JP2994104B2 - Method of forming P + type crystalline silicon thin film - Google Patents
Method of forming P + type crystalline silicon thin filmInfo
- Publication number
- JP2994104B2 JP2994104B2 JP3205120A JP20512091A JP2994104B2 JP 2994104 B2 JP2994104 B2 JP 2994104B2 JP 3205120 A JP3205120 A JP 3205120A JP 20512091 A JP20512091 A JP 20512091A JP 2994104 B2 JP2994104 B2 JP 2994104B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- crystalline silicon
- type crystalline
- forming
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、液晶ディスプレイ、
イメージセンサ等の駆動回路に用いる薄膜トランジスタ
の形成方法、特に、そのコンタクト層として用いられる
Ｐ型特にＰ+ 型結晶質シリコン薄膜の形成方法に関す
る。BACKGROUND OF THE INVENTION The present invention relates to a liquid crystal display,
The present invention relates to a method for forming a thin film transistor used for a drive circuit of an image sensor or the like, and more particularly to a method for forming a P-type, particularly P +, crystalline silicon thin film used as a contact layer thereof.
【０００２】[0002]
【従来の技術】従来より、多結晶シリコン（以下、単に
ポリＳｉ（ｐｏｌｙ−Ｓｉ）と称する場合がある。）を
用いた薄膜トランジスタ（以下、単にＴＦＴと称する場
合がある。）が提案されている。この薄膜トランジスタ
のコンタクト層（オーミック層）として用いられるＮ型
多結晶シリコン層またはＰ型多結晶シリコン層を得るた
めには、通常は、熱ＣＶＤ法を用いている。そして、Ｎ
型層の場合には、シラン（ＳｉＨ4 ）ガスや塩素化シラ
ン（ＳｉＨn-1 Ｃｌn ：但し、ｎは１〜４）ガスにフォ
スフィン（ＰＦ3 ）やアルシン（ＡｓＨ3 ）等を添加
し、また、Ｐ型層の場合には、ＳｉＨ4 ガスやＳｉＨ
n-1 Ｃｌn ガスにジボロン（Ｂ2 Ｈ6 ）を添加した原料
ガスを使用するのが一般的であった。2. Description of the Related Art Conventionally, a thin film transistor (hereinafter, sometimes simply referred to as TFT) using polycrystalline silicon (hereinafter, sometimes simply referred to as poly-Si) has been proposed. . In order to obtain an N-type polycrystalline silicon layer or a P-type polycrystalline silicon layer used as a contact layer (ohmic layer) of the thin film transistor, a thermal CVD method is usually used. And N
In the case of a mold layer, phosphine (PF 3 ), arsine (AsH 3 ), or the like is added to a silane (SiH 4 ) gas or a chlorinated silane (SiH n-1 Cl n : n is 1 to 4) gas. In the case of a P-type layer, SiH 4 gas or SiH
In general, a raw material gas obtained by adding diboron (B 2 H 6 ) to n-1 Cl n gas was used.
【０００３】[0003]
【発明が解決しようとする課題】しかし、この方法であ
ると、基板を６００℃〜８００℃という高温度に加熱し
ながら多結晶シリコン薄膜の成膜を行なう必要があっ
た。このため、基板に高価な石英基板を用いる必要があ
り、液晶ディスプレイ（ＬＣＤ）やセンサで通常用いら
れている、安価なガラス基板を使用することが出来ない
という問題があった。However, according to this method, it is necessary to form a polycrystalline silicon thin film while heating the substrate to a high temperature of 600 ° C. to 800 ° C. For this reason, it is necessary to use an expensive quartz substrate as a substrate, and there is a problem that an inexpensive glass substrate, which is generally used for a liquid crystal display (LCD) or a sensor, cannot be used.
【０００４】一方、基板温度を２００℃〜３００℃に
し、水素（Ｈ2 ）で希釈したＳｉＨ4 ガスにＢ2 Ｈ6 ガ
スを添加した原料ガスを用いて成膜すると、Ｐ型微結晶
Ｓｉ得られるが、成膜に当たり、例えば、０．５ｗ／ｃ
ｍ2 という大きなＲＦパワーを印加しなければ成膜でき
ないという問題点があった。On the other hand, when a substrate temperature is set to 200 ° C. to 300 ° C. and a film is formed using a source gas obtained by adding B 2 H 6 gas to SiH 4 gas diluted with hydrogen (H 2 ), P-type microcrystalline Si is obtained. However, when forming a film, for example, 0.5 w / c
There is a problem that film formation cannot be performed unless a large RF power of m 2 is applied.
【０００５】[0005]
【課題を解決するための手段】この発明の目的は、安価
ガラス基板を使用出来、しかも、電力消費の少ない方法
で、従来と同程度以上の電気伝導度の高い多結晶（微結
晶）シリコン薄膜を形成出来る方法を提供することにあ
る。SUMMARY OF THE INVENTION It is an object of the present invention to provide a polycrystalline (microcrystalline) silicon thin film having an electric conductivity equal to or higher than that of the conventional method by using a low-cost glass substrate and using less power. It is an object of the present invention to provide a method capable of forming
【０００６】かかる目的を達成するため、この発明のＰ
+ 型結晶質シリコン薄膜の形成方法は、プラズマＣＶＤ
法を用いてガラス基板上にＰ+ 型結晶質シリコン（Ｓ
ｉ）薄膜を形成するに当たり、ガラス基板を２５０℃〜
４００℃に加熱した状態で、原料ガスとして、シラン
（ＳｉＨ4 ）ガス、水素（Ｈ2 ）ガスおよび三フッ化ボ
ロン（ＢＦ3 ）の混合ガスを用いて、ガラス基板上にＰ
+ 型結晶質シリコン（Ｓｉ）薄膜を成膜する。In order to achieve such an object, the present invention
+ Type crystalline silicon thin film is formed by plasma CVD.
P + type crystalline silicon (S
i) In forming a thin film, a glass substrate is heated at 250 ° C.
In a state heated to 400 ° C., a mixed gas of silane (SiH 4 ) gas, hydrogen (H 2 ) gas and boron trifluoride (BF 3 ) is used as a source gas to form P on a glass substrate.
A + type crystalline silicon (Si) thin film is formed.
【０００７】[0007]
【０００８】この発明のＰ+ 型結晶質シリコン薄膜の形
成方法では、Ｐ+ 型結晶質シリコン薄膜を形成した後
で、ガラス基板の加熱温度よりも高い温度であって、し
かも、最大でも４００℃程度の温度で、Ｐ+ 型結晶質シ
リコン薄膜をアニールすることが望ましい。In the method of forming a P + -type crystalline silicon thin film according to the present invention, after forming the P + -type crystalline silicon thin film, the temperature is higher than the heating temperature of the glass substrate and at most 400 ° C. It is desirable to anneal the P + -type crystalline silicon thin film at a temperature of the order of magnitude.
【０００９】[0009]
【作用】このように、ＰＣＶＤ法において、原料ガスと
して、シラン（ＳｉＨ4 ）ガス、水素（Ｈ2 ）ガスおよ
び三フッ化ボロン（ＢＦ3 ）の混合ガスを用いて成膜を
行なうと、その理由は定かでは無いが、ガラス基板を低
温加熱した状態で、しかも、小さいＲＦパワーで、電気
伝導度の高いＰ+ 型多結晶（微結晶）シリコン薄膜が得
られる。また、３００℃程度以下の基板加熱温度で成膜
を行なった場合には、その後で、当該基板加熱温度より
も高い温度で、得られた薄膜に対しアニールを行なうこ
とにより、電気伝導度を高めることが出来る。As described above, in the PCVD method, when a film is formed by using a mixed gas of silane (SiH 4 ) gas, hydrogen (H 2 ) gas and boron trifluoride (BF 3 ) as a source gas, Although the reason is not clear, a P + -type polycrystalline (microcrystalline) silicon thin film having high electric conductivity can be obtained with the glass substrate heated at a low temperature and with a small RF power. Further, when the film is formed at a substrate heating temperature of about 300 ° C. or less, the obtained thin film is thereafter annealed at a temperature higher than the substrate heating temperature to increase the electric conductivity. I can do it.
【００１０】[0010]
【実施例】以下、図面を参照して、この発明の実施例に
つき説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１１】図１は、この発明のＰ+ 型結晶質シリコン
薄膜の形成方法の実施例の説明に供する、通常の成膜装
置の概略的構造を示す図である。この装置の構成自体
は、この発明の本質的部分では無いので、その詳細な説
明を省略するが、各構成成分について、簡単に説明す
る。この装置は、主として、反応炉（一般に、真空処理
装置とも言う。）１０と、真空排気系１２、原料ガス供
給系１４と、ＲＦ（高周波電力供給）系１６と、ヒータ
温度制御系１８とを具えている。反応炉１０中には、外
部のモータ２０によって、複数のガス吹き出し孔を有す
る一方の電極２２に対して、相対的に回動される、基板
ホルダ兼用の他方の電極２４と、基板加熱用のヒータ２
６とを、主として、具えている。真空排気系１２は、主
として、拡散ポンプ３０と、ロータリーポンプ３２と、
バルブ３４と、真空計３６とを具えている。ＲＦ系１６
は、主として、マッチングボックス４０と、高周波電源
４２とを具えている。原料ガス供給系１４は、この発明
では三種類のガスを使用するので、三種類ガス供給源、
例えば、ガスボンベ５０、５２および５４を具えてお
り、それぞれのボンベから対応するマスフローコントロ
ーラ５６、その他の所要のバルブ５８等を経て反応炉１
０へ、混合ガスを供給出来る構造となっている。この実
施例では、ガスボンベ５０、５２、５４にはＳｉＨ4 ガ
ス、ＢＦ3 ガスおよびＨ2 ガスをそれぞれ充填してお
く。FIG. 1 is a diagram showing a schematic structure of an ordinary film forming apparatus for explaining an embodiment of a method for forming a P + type crystalline silicon thin film according to the present invention. Since the configuration of this device is not an essential part of the present invention, a detailed description thereof will be omitted, but each component will be briefly described. This apparatus mainly includes a reaction furnace (generally referred to as a vacuum processing apparatus) 10, an evacuation system 12, a source gas supply system 14, an RF (high frequency power supply) system 16, and a heater temperature control system 18. I have it. In the reaction furnace 10, an external motor 20 is rotated relatively to one electrode 22 having a plurality of gas blowing holes, and the other electrode 24 also serving as a substrate holder, and another electrode 24 for heating a substrate. Heater 2
6 mainly. The evacuation system 12 mainly includes a diffusion pump 30, a rotary pump 32,
It has a valve 34 and a vacuum gauge 36. RF system 16
Mainly includes a matching box 40 and a high-frequency power supply 42. The raw material gas supply system 14 uses three kinds of gases in the present invention, so that three kinds of gas supply sources,
For example, the reactor 1 is provided with gas cylinders 50, 52 and 54, and from each cylinder via the corresponding mass flow controller 56 and other necessary valves 58 and the like.
0, it is possible to supply a mixed gas. In this embodiment, the gas cylinders 50, 52 and 54 are filled with SiH 4 gas, BF 3 gas and H 2 gas, respectively.
【００１２】次に、この装置を使用して、この発明の実
施例を説明する。まず、基板ホルダ２４に基板２８を搭
載する。この基板２８を例えば通常の安価なガラス基板
自体、或いは、設計に応じて既に所要の膜等が形成済の
ガラス基板等とする。各種ポンプ３０および３２を適当
に用いて、反応炉１０内を所要の真空度にまで、真空排
気した後、原料ガスを反応炉１０中に導入する。Next, an embodiment of the present invention will be described using this apparatus. First, the substrate 28 is mounted on the substrate holder 24. The substrate 28 is, for example, an ordinary inexpensive glass substrate itself, or a glass substrate on which a required film or the like has already been formed according to the design. The inside of the reaction furnace 10 is evacuated to a required degree of vacuum by appropriately using various pumps 30 and 32, and then the raw material gas is introduced into the reaction furnace 10.
【００１３】この場合の条件は、次の通りとする。ま
ず、混合するガスを、ＳｉＨ4 と、Ｈ2 と、ヘリウム
（Ｈｅ）で希釈されてモル比で１％程度のＢＦ3 ガスと
する。これらガスの流量を、この実施例では、［ＳｉＨ
4 ］＝７ＳＣＣＭ、［Ｈ2 ］＝４００ＳＣＣＭおよび
［ＢＦ3 （Ｈｅ）］＝１２００ＳＣＣＭとするか、或い
は、［ＳｉＨ4 ］＝７ＳＣＣＭ、［Ｈ2 ］＝４００ＳＣ
ＣＭおよび［ＢＦ3 （Ｈｅ）］＝１８２０ＳＣＣＭとす
る。勿論、これらの流量は他の値の組み合わせであって
も良い。好ましくは、水素の流量は、少なくとも、シラ
ンの５０倍程度あれば良い。この実施例では、成膜時の
基板温度（Ｔｓ）を２５０℃〜４００℃範囲内の適当な
温度に設定する。そして、反応気圧を４００パスカル
（Ｐａ）とし、ＲＦ周波数を１３．５６ＭＨｚとし、Ｒ
Ｆパワーを例えば８０ワット（Ｗ）（０．１Ｗ／ｃ
ｍ2 ）とする。このような条件のもとで、基板２８上に
結晶質シリコンを堆積して、成膜を行なった。いずれの
場合も、透過型電子顕微鏡（ＴＥＭ）で観察したとこ
ろ、Ｐ+ 型結晶質シリコン薄膜が形成されていることを
確認出来た。また、膜厚は２０００Ａ°（２００ｎｍ）
程度であった。この事実からも理解出来るように、この
発明の方法によれば、２５０℃〜４００℃という範囲の
低温での基板加熱温度で、しかも、０．１Ｗ／ｃｍ
2 （ｃｍの２乗）という低いＲＦパワーで、Ｐ+ 型結晶
質シリコン薄膜を成膜することが出来ることがわかっ
た。The conditions in this case are as follows. First, the gas to be mixed is diluted with SiH 4 , H 2 , and helium (He) to obtain a BF 3 gas having a molar ratio of about 1%. In this embodiment, the flow rates of these gases are set to [SiH
4 ] = 7 SCCM, [H 2 ] = 400 SCCM and [BF 3 (He)] = 1200 SCCM, or [SiH 4 ] = 7 SCCM, [H 2 ] = 400 SC
CM and [BF 3 (He)] = 1820 SCCM. Of course, these flow rates may be a combination of other values. Preferably, the flow rate of hydrogen is at least about 50 times that of silane. In this embodiment, the substrate temperature (Ts) at the time of film formation is set to an appropriate temperature in the range of 250 ° C. to 400 ° C. Then, the reaction pressure was set to 400 Pascal (Pa), the RF frequency was set to 13.56 MHz, and R
F power is, for example, 80 watts (W) (0.1 W / c
m 2 ). Under these conditions, crystalline silicon was deposited on the substrate 28 to form a film. In each case, observation with a transmission electron microscope (TEM) confirmed that a P + type crystalline silicon thin film was formed. The film thickness is 2000 A ° (200 nm).
It was about. As can be understood from this fact, according to the method of the present invention, at a substrate heating temperature of a low temperature in the range of 250 ° C. to 400 ° C. and 0.1 W / cm.
It has been found that a P + -type crystalline silicon thin film can be formed with a low RF power of 2 (cm 2).
【００１４】図２は、上述したこの発明の実施例により
得られたＰ+ 型結晶質シリコン薄膜の、基板温度（Ｔ
ｓ）と電気伝導度（σ）との関係を説明するための説明
図である。特に、基板温度をそれぞれ約２６０℃、約３
００℃、約３５０℃および約４００℃として成膜を行な
った場合をプロットして示してある。図２において、横
軸に基板温度（Ｔｓ）を（℃）の単位でとって示してあ
り、縦軸に電気伝導度（σ）を（Ｓ／ｃｍ）の単位で示
してある。この電気伝導度の基板温度依存性の実験結果
を、曲線ＩおよびＩＩで示す。曲線Ｉは、［ＢＦ3 ］／
［ＳｉＨ4 ］＝１．７程度とした場合であり、曲線ＩＩ
は、［ＢＦ3 ］／［ＳｉＨ4 ］＝２．６程度とした場合
の結果をそれぞれ示している。なお、この［ＢＦ3 ］
は、ＢＦ3 のみの流量を表している。この実験データか
らも理解出来るよように、曲線Ｉは２６０℃〜３５０℃
の範囲の基板温度での結果であり、また、曲線ＩＩは、
３００℃〜４００℃の範囲のき番温度での結果である
が、いずれの場合でも、基板温度が高くなるに従って、
電気伝導度が大となる傾向があることがわかる。FIG. 2 shows the substrate temperature (T.sub.T) of the P.sup. + Type crystalline silicon thin film obtained by the above-described embodiment of the present invention.
FIG. 4 is an explanatory diagram for explaining a relationship between s) and electric conductivity (σ). In particular, the substrate temperature is about 260 ° C. and about 3 ° C., respectively.
The case where film formation was performed at 00 ° C., about 350 ° C., and about 400 ° C. is plotted and shown. In FIG. 2, the horizontal axis shows the substrate temperature (Ts) in units of (° C.), and the vertical axis shows the electrical conductivity (σ) in units of (S / cm). The experimental results of the dependence of the electric conductivity on the substrate temperature are shown by curves I and II. Curve I is [BF 3 ] /
[SiH 4 ] = approximately 1.7, and curve II
Indicates the results when [BF 3 ] / [SiH 4 ] = approximately 2.6. This [BF 3 ]
Represents a flow rate of only BF 3. As can be understood from the experimental data, the curve I is from 260 ° C. to 350 ° C.
And the curve II is the result at a substrate temperature in the range of
Although the results are at the highest temperature in the range of 300 ° C. to 400 ° C., in any case, as the substrate temperature increases,
It can be seen that the electrical conductivity tends to be large.
【００１５】一方、図２にＰで示すデータは、基板温度
Ｔｓ＝３００℃で成膜を行なった後、得られたＰ+ 型結
晶質シリコン薄膜を、その後、約４００℃で、約１時
間、アニールした時の電気伝導度を示している。例え
ば、基板温度が約２５０℃では、電気伝導度は約１．５
×１０-3（１０のマイナス３乗）程度であり、また、約
４００℃では、１．５×１０-2（１０のマイナス２乗）
程度である。最初から基板温度を４００℃とした場合の
電気伝導度と、一旦成膜した後にこの膜を４００℃でア
ニールしたとき得られる電気伝導度とはほぼ同等な値で
あることがわかる。この事実から、基板温度を低い温度
に設定してＰ+ 型結晶質シリコン薄膜を、一旦、成膜し
た後で、成膜時の基板温度よりも高温で、しかも、最大
でも４００℃程度の温度でアニールを行なって、大きい
値の電気伝導度を得ても良い。なお、このアニールは、
電気伝導度の改善の目的で特別に行なっても良いし、或
いは、このＰ+型結晶質シリコン薄膜の成膜後の適当な
所要の工程で行なわれるアニールを利用して行っても良
い。On the other hand, the data indicated by P in FIG. 2 indicates that after forming a film at a substrate temperature Ts = 300 ° C., the obtained P + -type crystalline silicon thin film was then subjected to about 400 ° C. for about 1 hour. And the electrical conductivity after annealing. For example, at a substrate temperature of about 250 ° C., the electrical conductivity is about 1.5
It is about 10-3 ( 10-3 ), and at about 400 ° C, 1.510-2 (10-2).
It is about. It can be seen that the electrical conductivity when the substrate temperature is 400 ° C. from the beginning and the electrical conductivity obtained when the film is formed and then annealed at 400 ° C. are almost the same value. From this fact, after forming the P + -type crystalline silicon thin film once by setting the substrate temperature to a low temperature, the temperature is higher than the substrate temperature at the time of film formation, and at most about 400 ° C. May be performed to obtain a large value of electric conductivity. In addition, this annealing
It may be performed specially for the purpose of improving the electrical conductivity, or may be performed using annealing performed in an appropriate required step after the formation of the P + -type crystalline silicon thin film.
【００１６】[0016]
【発明の効果】上述したこの発明の形成方法によれば、
成膜用の原料ガスとして、シラン（ＳｉＨ4 ）ガス、水
素（Ｈ2 ）ガスおよび三フッ化ボロン（ＢＦ3 ）の混合
ガスを用いたので、従来の、安価なガラス基板を使用出
来るような低い基板温度で、しかも、従来よりも小さい
ＲＦパワーで、Ｐ+ 型結晶質シリコン薄膜を成膜するこ
とが可能となる。また、成膜したＰ+ 型結晶質シリコン
薄膜の電気伝導度も、従来と同程度か、或いは、それよ
りも大きい値とすることが出来る。このように、この発
明によれば、Ｐ+ 型結晶質シリコン薄膜の成膜を安価な
ガラス基板上に成膜出来ると共に、その成膜での電力消
費を従来よりも低く抑えることが出来る。また、得られ
た膜の電気伝導度も、少なくとも、従来と同程度以上と
することが出来る。従って、この発明は、ＴＦＴのコン
タクト層の形成に用いてとくに好適である。According to the above-described forming method of the present invention,
Since a mixed gas of silane (SiH 4 ) gas, hydrogen (H 2 ) gas and boron trifluoride (BF 3 ) was used as a source gas for film formation, a conventional, inexpensive glass substrate could be used. A P + -type crystalline silicon thin film can be formed at a low substrate temperature and with a smaller RF power than before. In addition, the electrical conductivity of the formed P + -type crystalline silicon thin film can be set to be equal to or larger than the conventional value. As described above, according to the present invention, the P + -type crystalline silicon thin film can be formed on an inexpensive glass substrate, and the power consumption in the film formation can be suppressed to be lower than that in the related art. Further, the electric conductivity of the obtained film can be at least as high as that of a conventional film. Therefore, the present invention is particularly suitable for use in forming a contact layer of a TFT.
【図１】この発明のＰ+ 型結晶質シリコン薄膜の形成方
法の説明に供する、成膜装置の概略を示す図である。FIG. 1 is a view schematically showing a film forming apparatus for explaining a method for forming a P + type crystalline silicon thin film of the present invention.
【図２】この発明の実施例で成膜されたＰ+ 型結晶質シ
リコン薄膜の、電気伝導度の基板温度依存性を説明する
ための曲線図である。FIG. 2 is a curve diagram for explaining substrate temperature dependence of electric conductivity of a P + type crystalline silicon thin film formed in an embodiment of the present invention.
１０：反応炉、 １２：真空排気
系 １４：原料ガス供給系、 １６：ＲＦ系 １８：ヒータ温度制御系、 ２０：モータ ２２：一方の電極、 ２４：他方の電
極 ２６：ヒータ、 ２８：（ガラ
ス）基板 ３０：拡散ポンプ、 ３２：ロータリ
ーポンプ ３４，５８：バルブ、 ３６：真空計 ４０：マッチングボックス、 ４２：高周波電
源 ５０：（ＳｉＨ4 用）ガス供給源、 ５２：（ＢＦ3
用）ガス供給源 ５４：（Ｈ2 用）ガス供給源、 ５６：マスフロ
ーコントローラ10: Reaction furnace, 12: Vacuum exhaust system 14: Source gas supply system, 16: RF system 18: Heater temperature control system, 20: Motor 22: One electrode, 24: The other electrode 26: Heater, 28: (Glass ) Substrate 30: Diffusion pump, 32: Rotary pump 34, 58: Valve, 36: Vacuum gauge 40: Matching box, 42: High frequency power supply 50: Gas supply source (for SiH 4 ), 52: (BF 3)
Gas supply source 54: (for H 2 ) gas supply source, 56: mass flow controller
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鶴岡 泰治 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 平１−272156（ＪＰ，Ａ) 特開 平２−4973（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/205 ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Taiji Tsuruoka 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd. (56) References JP-A 1-272156 (JP, A) JP Hei 2-4973 (JP, A) (58) Field surveyed (Int. Cl. 6 , DB name) H01L 21/205
Claims (2)
にＰ+ 型結晶質シリコン（Ｓｉ）薄膜を形成するに当た
り、 前記ガラス基板を２５０℃〜４００℃に加熱した状態
で、原料ガスとして、シラン（ＳｉＨ4 ）ガス、水素
（Ｈ2 ）ガスおよび三フッ化ボロン（ＢＦ3 ）の混合ガ
スを用いて、前記ガラス基板上に前記Ｐ+ 型結晶質シリ
コン（Ｓｉ）薄膜を成膜することを特徴とするＰ+ 型結
晶質シリコン薄膜の形成方法。In forming a P + -type crystalline silicon (Si) thin film on a glass substrate by using a plasma CVD method, silane is used as a raw material gas while the glass substrate is heated to 250 ° C. to 400 ° C. Forming the P + -type crystalline silicon (Si) thin film on the glass substrate using a mixed gas of (SiH 4 ) gas, hydrogen (H 2 ) gas and boron trifluoride (BF 3 ). A method for forming a P + type crystalline silicon thin film, which is characterized in that:
前記Ｐ+ 型結晶質シリコン薄膜を形成した後、前記ガラ
ス基板の加熱温度よりも高い温度であって、しかも、最
大でも４００℃程度の温度で、前記Ｐ+ 型結晶質シリコ
ン薄膜をアニールすることを特徴とするＰ+ 型結晶質シ
リコン薄膜の形成方法。2. After the P + -type crystalline silicon thin film is once formed according to the forming method according to claim 1, the temperature is higher than the heating temperature of the glass substrate and at most about 400 ° C. A method for forming a P + type crystalline silicon thin film, comprising annealing the P + type crystalline silicon thin film at a temperature.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3205120A JP2994104B2 (en) | 1991-08-15 | 1991-08-15 | Method of forming P + type crystalline silicon thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3205120A JP2994104B2 (en) | 1991-08-15 | 1991-08-15 | Method of forming P + type crystalline silicon thin film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0547790A JPH0547790A (en) | 1993-02-26 |
| JP2994104B2 true JP2994104B2 (en) | 1999-12-27 |
Family
ID=16501757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3205120A Expired - Fee Related JP2994104B2 (en) | 1991-08-15 | 1991-08-15 | Method of forming P + type crystalline silicon thin film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2994104B2 (en) |
-
1991
- 1991-08-15 JP JP3205120A patent/JP2994104B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0547790A (en) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2938361B2 (en) | Multi-stage CVD for thin film transistors | |
| JP2648746B2 (en) | Insulating film formation method | |
| JP4258476B2 (en) | Method for manufacturing thin film semiconductor device | |
| US20030219540A1 (en) | Pre-polycoating of glass substrates | |
| KR100413914B1 (en) | Film Formation Method | |
| JP2994104B2 (en) | Method of forming P + type crystalline silicon thin film | |
| JPH03289140A (en) | Manufacture of thin film semiconductor device | |
| JPH0845867A (en) | Semiconductor device manufacture and displaying device | |
| JPH0290568A (en) | Manufacture of thin film transistor | |
| JPH0393273A (en) | Manufacture of thin film semiconductor device | |
| JP3130660B2 (en) | Thin film transistor and method of manufacturing the same | |
| JPH07297404A (en) | Manufacture of thin film transistor | |
| JP3130661B2 (en) | Thin film transistor and method of manufacturing the same | |
| JP3284414B2 (en) | Method for manufacturing thin film semiconductor device | |
| JPH05182919A (en) | Manufacture of polycrytalline silicon thin film | |
| JPH0319340A (en) | Manufacture of semiconductor device | |
| JPH0845850A (en) | Growth method of doped polycrystalline semiconductor thin film | |
| JPH04163910A (en) | Semiconductor thin film production method | |
| JPH02211637A (en) | Manufacture of thin film transistor | |
| JPH0629536A (en) | Polycrystalline silicon thin-film transistor | |
| JP2995833B2 (en) | Method for manufacturing thin film semiconductor device | |
| JP3433736B2 (en) | Method for manufacturing semiconductor device | |
| KR0129817B1 (en) | Fabrication method of poly-si tft | |
| JP4023367B2 (en) | Semiconductor film forming method and semiconductor film manufacturing method | |
| JPH07153770A (en) | Film formation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991012 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |