JPH02211573A - Host and target machine system - Google Patents

Host and target machine system

Info

Publication number
JPH02211573A
JPH02211573A JP3245289A JP3245289A JPH02211573A JP H02211573 A JPH02211573 A JP H02211573A JP 3245289 A JP3245289 A JP 3245289A JP 3245289 A JP3245289 A JP 3245289A JP H02211573 A JPH02211573 A JP H02211573A
Authority
JP
Japan
Prior art keywords
machine
host
target machine
data
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3245289A
Other languages
Japanese (ja)
Inventor
Yoshishige Takagi
高木 善繁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3245289A priority Critical patent/JPH02211573A/en
Publication of JPH02211573A publication Critical patent/JPH02211573A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To execute the operation at high speed, and also, to verify a real time of the operation of a target machine by connecting a host machine and the target machine of a necessary minicomputer by the respective inter-device connecting devices. CONSTITUTION:A host machine 1 and a target machine 7 of a minicomputer which contains a CPU 3, a main storage device 4, a large capacity storage device 5, etc., and has a function for a data generation and a compiler of a program are connected by a bus 12 through the respective inter-device connecting devices 2, 8 and allowed to take an interface to an address bus. In such a state, data and a program of a compiler language generated by the machine 1 at high speed without using an external storage device are supplied to the machine 7 and the machine 7 operates without using a machine language. On the other hand, based on the data from the machine 7, an operating state of the machine 7 is verified in a real time by the machine 1. As a result, operation of the system at high speed, improvement of a data quality by a real time verification of the operation of the machine 7 are executed, and to the debug processing of the machine 7 is executed efficiently.

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は分離しているホストマシンとターゲットマシン
とを一体化した4;スト・ターゲットマシンシステムに
関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a four-host target machine system that integrates a separate host machine and target machine.

[従来の技術] 従来、ホストマシンとターゲットマシンとからなるシス
テムにおいて、ホストマシンで作成したプログラムやデ
ータは、磁気テープやディスクパック等の外部記憶装置
を介してターゲットマシンに供給する方法がとられてい
た。
[Prior Art] Conventionally, in a system consisting of a host machine and a target machine, programs and data created on the host machine are supplied to the target machine via an external storage device such as a magnetic tape or a disk pack. was.

[発明が解決しようとする課M] 然しなから、従来のシステムでは、ホストマシン上で作
成したプログラムやデータを外部記憶装置を介してター
ゲットマシンに転送するため時間がかかり、そのため、
プログラムやデータの修正に手間がかかりていた。また
、ターゲットマシン上でのデバッグ時においては、ター
ゲットマシンではプログラムやデータが機械語であるた
め、コンパイラ雪詰で作成されているプログラムやデー
タ等を、ソースイメージの形で即座に修正ができないと
ともに、ターゲットマシン上ですぐに検証ができないの
で、デバッグ期間の短縮やソフトウェアの品質向上が望
めない状況となっているという欠点かあった。
[Problem to be solved by the invention M] However, in conventional systems, it takes time to transfer programs and data created on a host machine to a target machine via an external storage device.
It took a lot of time to modify programs and data. In addition, when debugging on the target machine, since the programs and data on the target machine are in machine language, it is not possible to immediately modify the programs and data created with a compiler in the form of a source image. However, since verification cannot be performed immediately on the target machine, shortening the debugging period and improving the quality of the software cannot be expected.

[課題を解決するための手段] このような欠点を解決するための本発明の技術的手段は
、ホストマシンとターゲットマシンとを一体化したホス
ト・ターゲットマシンシステムであって、ホストマシン
として、データの作成やプログラムのコンパイラ機能を
有しているミニコンピユータを用い、ホストマシン及び
ターゲットマシンには夫々互いにハスて接続されターゲ
ットマシンのアドレスバスとのインタフェースをとる装
置間接続装置を設け、ミニコンピユータ上で作成された
データやプログラムを、装置間接続装置を介してターゲ
ットマシンに供給するホスト・ターゲットマシンシステ
ムにある。
[Means for Solving the Problems] The technical means of the present invention for solving these drawbacks is a host/target machine system that integrates a host machine and a target machine, in which, as the host machine, data A minicomputer is used that has the function of creating programs and compiling programs, and the host machine and target machine are each equipped with an inter-device connecting device that is connected to each other and interfaces with the address bus of the target machine. A host/target machine system that supplies data and programs created by a computer to a target machine via an inter-device connection device.

[実施例コ 以下、添付図面に基づいて本発明の実施例に係るホスト
・ターゲットマシンシステムを説明する。第1図は本発
明の実施例に係るホスト・ターゲットマシンシステムの
構成図である。図において、1はホストマシンであって
、ミニコンピユータが用いられている。2はホストマシ
ン1側の装置間接続装置であって、ターゲットマシン7
のアドレスバスとのインタフェースをとる機能を備えて
いる。3はバス13を介して装置間接続装置2に接続さ
れプロクラムやデータの処理を行なうホストマシン1の
中央処理装置、4はブロクラムやデータのためのホスト
マシン1の主記憶装置、5はプログラムやデータを記憶
しておくホストマシン1の大容量記憶装置、6はホスト
マシンの入出力装置である。7はターゲットマシンてあ
り、上記ホストマシン1の装置間接続装置2にバス12
を介して接続され該ターゲットマシン7のアドレスバス
とのインタフェースをとる装置間接続装置8を備えてい
る。9は装置間接続装置8に接続されたターゲットマシ
ン7の中央処理装置である。10はターゲットマシンの
主記憶装置、11はターゲットマシンの補助記憶装置で
あって、夫々上記装置間接続装置8及び中央処理装置9
にバス14を介して接続されている。
[Embodiment] Hereinafter, a host/target machine system according to an embodiment of the present invention will be explained based on the accompanying drawings. FIG. 1 is a configuration diagram of a host/target machine system according to an embodiment of the present invention. In the figure, 1 is a host machine, and a minicomputer is used. 2 is an inter-device connection device on the host machine 1 side, and is connected to the target machine 7.
It has the ability to interface with the address bus of 3 is the central processing unit of the host machine 1 which is connected to the inter-device connection device 2 via the bus 13 and processes programs and data; 4 is the main memory of the host machine 1 for programs and data; and 5 is the main memory of the host machine 1 for programs and data. A large capacity storage device of the host machine 1 stores data, and 6 is an input/output device of the host machine. 7 is the target machine, and the bus 12 is connected to the inter-device connection device 2 of the host machine 1.
The target machine 7 has an inter-device connecting device 8 connected thereto to interface with the address bus of the target machine 7. Reference numeral 9 denotes a central processing unit of the target machine 7 connected to the inter-device connecting device 8. 10 is a main storage device of the target machine, and 11 is an auxiliary storage device of the target machine, which are connected to the inter-device connection device 8 and the central processing unit 9, respectively.
via a bus 14.

次に、この実施例に係るホスト・ターゲットマシンシス
テムの機能をフローチャートに従って説明する。ホスト
マシン1からターゲットマシン7ヘプログラムやデータ
を転送する場合は、第2図に示すフローチャートに示す
ように、まず、ホストマシン1で作成したプログラムや
データを大容量記憶装置5から主記憶装置4に読み上げ
る(2−1)。次に、中央処理装置3において、プログ
ラムやデータをバス13を介して装置間接続装置2へ送
る(2−2)。その後、ホストマシン1からターゲット
マシン7へ、装置間接続装置2.8を介して、上記プロ
グラムやデータを送る(2−3)。これにより、ターゲ
ットマシン7 flll+の装置間接続装置8では、プ
ログラムやデータを、ホストマシン1の指示に従って主
記憶装置10または補助記憶装置11内に格納する。
Next, the functions of the host/target machine system according to this embodiment will be explained according to a flowchart. When transferring programs and data from the host machine 1 to the target machine 7, as shown in the flowchart shown in FIG. (2-1). Next, in the central processing unit 3, the program and data are sent to the inter-device connecting device 2 via the bus 13 (2-2). Thereafter, the program and data are sent from the host machine 1 to the target machine 7 via the inter-device connection device 2.8 (2-3). As a result, the inter-device connection device 8 of the target machine 7 fllll+ stores programs and data in the main storage device 10 or the auxiliary storage device 11 according to instructions from the host machine 1.

第3図は、ターゲットマシン7の動作内容を、ターゲッ
トマシン7の動作に影響を与えずに収集し、ホストマシ
ン1に転送してプログラムの動作状況を表示する場合の
手順を示したフローチャートである。この場合において
は、まず、ターゲットマシン7の中央処理装置9の動作
状況であるレジスタの内容やメモリの内容を、ターゲッ
トマシン7上の装置間接続装置8にて収集する(3−1
)。次に、この収集した情報を、装置間接続装置8.2
を介して、ホストマシン1へ転送する(3−2)。ホス
トマシン1においては、このターゲットマシン7からの
情報をホストマシン1上の中央処理装置3へ転送する(
3−3)。中央処理装置3においては、この情報を主記
憶装置4または大容量記憶装置5に格納する(3−4)
、その後、中央処理装置3によって上記格納した情報を
、入出力装置f6を介して表示する(3−5)。
FIG. 3 is a flowchart showing the procedure for collecting the operation contents of the target machine 7 without affecting the operation of the target machine 7, transferring it to the host machine 1, and displaying the operation status of the program. . In this case, first, the register contents and memory contents, which are the operating status of the central processing unit 9 of the target machine 7, are collected by the inter-device connection device 8 on the target machine 7 (3-1
). Next, this collected information is transferred to the inter-device connection device 8.2.
(3-2). The host machine 1 transfers the information from the target machine 7 to the central processing unit 3 on the host machine 1 (
3-3). In the central processing unit 3, this information is stored in the main storage device 4 or mass storage device 5 (3-4)
Thereafter, the central processing unit 3 displays the stored information via the input/output device f6 (3-5).

[発明の効果] 以上説明したように、本発明のホスト・ターゲットマシ
ンシステムによれば、ターゲット・マシン上での機械語
である情報の修正や作成を、ホストマシン上のコンパイ
ラ言語にてあつかう事が出来る。また、ターゲットマシ
ンの動作状況をホストマシンにおいて収集しホストマシ
ン上のソースイメージと照合させることにより、デバッ
グを機械語より人間に理解されやすいコンパイラ言語に
て行なう事が出来るので、デバッグの効率化が期待でき
る。更に、海外への輸出システムにおいては、現地にて
プログラムやデータの作成が容易に出来るので、工期の
大幅な短縮も可能となる。
[Effects of the Invention] As explained above, according to the host/target machine system of the present invention, the modification or creation of information in machine language on the target machine can be handled using the compiler language on the host machine. I can do it. In addition, by collecting the operating status of the target machine on the host machine and comparing it with the source image on the host machine, debugging can be performed in a compiler language that is easier to understand for humans than machine language, improving the efficiency of debugging. You can expect it. Furthermore, for systems exported overseas, programs and data can be easily created on-site, making it possible to significantly shorten the construction period.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例に係るホスト・ターゲットマシ
ンシステムの構成図、第2図はホストマシンからターゲ
ットマシンへプログラムやデータを転送する場合の手順
の一例を示したフローチャート、第3図はターゲットマ
シン上での動作状況をホストマシン上で表示する場合の
手順の一例を示したフローチャートで、ある。 1:ホストマシン   2:装置間接続装置3:中央処
理装r!l   4:主記憶装置5:大容量記憶装置 
 6:入出力装置7:ターゲットマシン 8:装置間接
続装置9:中央処理装置   10:主記憶装置11:
補助記憶装置 12.13,14:バス
FIG. 1 is a configuration diagram of a host/target machine system according to an embodiment of the present invention, FIG. 2 is a flow chart showing an example of the procedure for transferring programs and data from the host machine to the target machine, and FIG. This is a flowchart showing an example of a procedure for displaying the operating status on a target machine on a host machine. 1: Host machine 2: Inter-device connection device 3: Central processing unit r! l 4: Main storage device 5: Mass storage device
6: Input/output device 7: Target machine 8: Inter-device connection device 9: Central processing unit 10: Main storage device 11:
Auxiliary storage devices 12, 13, 14: bus

Claims (1)

【特許請求の範囲】[Claims] ホストマシンとターゲットマシンとを一体化したホスト
・ターゲットマシンシステムであって、ホストマシンと
して、データの作成やプログラムのコンパイラ機能を有
しているミニコンピュータを用い、ホストマシン及びタ
ーゲットマシンには夫々互いにバスで接続されターゲッ
トマシンのアドレスバスとのインタフェースをとる装置
間接続装置を設け、ミニコンピュータ上で作成されたデ
ータやプログラムを、装置間接続装置を介してターゲッ
トマシンに供給することを特徴とするホスト・ターゲッ
トマシンシステム。
This is a host/target machine system that integrates a host machine and a target machine, and uses a minicomputer as the host machine that has data creation and program compiler functions. It is characterized by providing an inter-device connecting device connected by a bus and interfacing with the address bus of the target machine, and supplying data and programs created on the minicomputer to the target machine via the inter-device connecting device. Host/target machine system.
JP3245289A 1989-02-10 1989-02-10 Host and target machine system Pending JPH02211573A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3245289A JPH02211573A (en) 1989-02-10 1989-02-10 Host and target machine system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3245289A JPH02211573A (en) 1989-02-10 1989-02-10 Host and target machine system

Publications (1)

Publication Number Publication Date
JPH02211573A true JPH02211573A (en) 1990-08-22

Family

ID=12359360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3245289A Pending JPH02211573A (en) 1989-02-10 1989-02-10 Host and target machine system

Country Status (1)

Country Link
JP (1) JPH02211573A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181770A (en) * 1991-12-26 1993-07-23 Sony Corp Control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181770A (en) * 1991-12-26 1993-07-23 Sony Corp Control system

Similar Documents

Publication Publication Date Title
JP2651916B2 (en) In-circuit emulator
JPS5841538B2 (en) Multiprocessor system instructions
JPS59201154A (en) Method and apparatus for adjusting execution of instruction by joint processor
EP1058189B1 (en) Microcomputer with debugging system
JPH02211573A (en) Host and target machine system
EP0560393B1 (en) Microprocessor and data processing system with register file
JPH096835A (en) Digital circuit simulator
JPS6049464A (en) Inter-processor communication system of multi-processor computer
JPH03152651A (en) Information transmission system
JP2657947B2 (en) Data processing device
JPH07121405A (en) Simulation system
JPS61224063A (en) Data transfer controller
JPS62212739A (en) Large scale integrated circuit
JPS59170943A (en) Loading method of program correction
JPS609294B2 (en) Tracing method in electronic computers
JPS60164849A (en) Program debugging system
JPS61175834A (en) Data processor provided with microprogram debug function
JPS58214956A (en) Calculator system with decentralized functions
JPH01258139A (en) Program debugging system
JPS6152768A (en) Interrupt control mechanism of multiprocessor system
JPH023822A (en) Data processor
JPS58134338A (en) Controlling system of digital computer
JPS63104148A (en) Developing device for microcomputer device
JPH1083316A (en) Multi cpu system
JPH01276241A (en) Multiple interrupting device