JPH02210911A - Frequency counter - Google Patents

Frequency counter

Info

Publication number
JPH02210911A
JPH02210911A JP921889A JP921889A JPH02210911A JP H02210911 A JPH02210911 A JP H02210911A JP 921889 A JP921889 A JP 921889A JP 921889 A JP921889 A JP 921889A JP H02210911 A JPH02210911 A JP H02210911A
Authority
JP
Japan
Prior art keywords
signal
frequency
sampling
counter
reference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP921889A
Other languages
Japanese (ja)
Inventor
Kazumi Sagawa
佐川 一美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP921889A priority Critical patent/JPH02210911A/en
Publication of JPH02210911A publication Critical patent/JPH02210911A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To keep the required measuring frequency resolution and to attain frequency measurement with high accuracy without multiplication of the frequency of a signal to be measured and the setting of a wave number by measuring the frequency through the use of the signal to be measured and a sampling value of a reference signal. CONSTITUTION:The input signal to be measured is synchronized with a synchronizing circuit comprising D FFs 1, 2 together with a sampling signal. Moreover, the number of waves of the signal to be measured is counted continuously by a counter 3, inputted to a D FF 4 as a 1st sampling means together with an output from the FF 2 and the number of waves of the sampled signal to be measured is outputted to an arithmetic circuit 10. Moreover, similarly, a reference signal generated from a reference signal generator 5 and the calculated value of the sampling reference signal are outputted via D FFs 6, 7, a binary counter 8 and a D FF 9 as a 2nd sampling means to the circuit 10. Then a ratio of both sampling differences to be inputted to the circuit 10 is operated to measure the frequency. Thus, the frequency of both the measures signals is measured with high accuracy.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は移動体からの電波を受信し、ドツプラ周波数を
計測するために使用される周波数カウンタに関し、特に
計測時刻が問題となる分野に用いる周波数カウンタに関
する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a frequency counter used to receive radio waves from a moving object and measure Doppler frequency, and is particularly suitable for use in fields where measurement time is a problem. Regarding frequency counters.

〔従来の技術〕[Conventional technology]

従来のこの種の周波数カウンタの異なる例を夫々第2図
、第3図に示す。
Different examples of conventional frequency counters of this type are shown in FIGS. 2 and 3, respectively.

第2図に示す周波数カウンタは、サンプリング信号に対
して一定時間を発生するゲート信号発生回路11を有し
、このゲート信号発生回路11の出力でアンドゲート1
2を開いて被測定信号をゲートし、この間の被測定信号
の波数を波数カウンタ13で計数するように構成してい
る。
The frequency counter shown in FIG. 2 has a gate signal generation circuit 11 that generates a fixed time for a sampling signal, and uses the output of this gate signal generation circuit 11 to generate an AND gate 1.
2 is opened to gate the signal under test, and the wave number of the signal under test during this period is counted by a wave number counter 13.

この構成では、計測周波数rはゲート信号発生回路11
によるゲート時間T、波数カウンタ13の計数値Nから
、 f−N/T の関係で求めることができる。
In this configuration, the measurement frequency r is the gate signal generation circuit 11
From the gate time T and the count value N of the wave number counter 13, it can be determined by the relationship f-N/T.

一方、第3図に示す周波数カウンタは、D型フリップフ
ロップ21.22で被測定信号とサンプリング信号とを
同期化し、この同期化された信号と被測定信号とをアン
ドゲート23を通して波数カウンタ24で計数する。こ
の波数カウンタ24の出力は比較器25において波数設
定値Nと比較され、この設定値を計数したときにゲート
信号を出力する。このゲート信号はアンドゲート27を
開いて基準信号26を通過させ、この基準信号を計数カ
ウンタ28で計数する。
On the other hand, the frequency counter shown in FIG. 3 synchronizes the signal under test and the sampling signal using D-type flip-flops 21 and 22, and passes the synchronized signal and the signal under test through an AND gate 23 to a wave number counter 24. Count. The output of this wave number counter 24 is compared with a wave number set value N in a comparator 25, and when this set value is counted, a gate signal is output. This gate signal opens the AND gate 27 to allow the reference signal 26 to pass through, and this reference signal is counted by the counting counter 28.

この構成では、被測定信号の平均周期を計測することに
よって周波数を得ることができる。即ち、計測周波数f
は、波数設定値N2基準信号の周波数fcLに、基準信
号の計数値Xから、f = N X f cLg / 
X となる。
With this configuration, the frequency can be obtained by measuring the average period of the signal under test. That is, the measurement frequency f
is the wave number setting value N2, the frequency fcL of the reference signal, and the count value X of the reference signal, f = N X f cLg /
It becomes X.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来の周波数カウンタの中、第2図のカウンタ
は、サンプリング周期の要求からゲート時間Tを必要以
上に長くすることは不可能であるため、計測周波数分解
能を向上する際には被測定信号fを等測的に逓倍する必
要がある。
Among the conventional frequency counters mentioned above, the counter shown in Fig. 2 cannot make the gate time T longer than necessary due to the requirements of the sampling period. It is necessary to multiply f equimetrically.

また、第3図のカウンタは、計測周波数分解能は入力の
被測定信号の周波数に無関係となり、基準信号の周波数
f CLKを上げることにより向上するが、サンプリン
グ周期に応じて波数設定値Nはその都度変えて設定する
必要がある。
In addition, the measurement frequency resolution of the counter in Fig. 3 is independent of the frequency of the input signal under test, and can be improved by increasing the frequency f of the reference signal (CLK), but the wave number setting value N changes depending on the sampling period. You need to change the settings.

更に、いずれのカウンタも、計測の起点はサンプリング
信号の起点であり、計測の終了時刻はゲート時間の終点
であるため、被測定信号の周波数計測を行わない時間が
必然的に存在し、計測精度が低下されるという問題があ
る。
Furthermore, in both counters, the starting point of measurement is the starting point of the sampling signal, and the end time of measurement is the end point of the gate time, so there is inevitably a time when the frequency of the signal under test is not measured, which may affect the measurement accuracy. There is a problem that the amount of energy is reduced.

本発明は上述した問題を解消し、高精度の計測を実現す
る周波数カウンタを提供することを目的とする。
An object of the present invention is to provide a frequency counter that solves the above-mentioned problems and realizes highly accurate measurement.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の周波数カウンタは、被測定信号と基準信号とを
夫々サンプリング信号に同期させてクロック信号とする
同期化回路と、この被測定信号を連続的に計数する累進
カウンタと、この累進カウンタの出力を前記クロック信
号に基づいてサンプリングする第1のサンプリング手段
と、前記基準信号を連続的に計数する累進カウンタと、
この累進カウンタの出力を前記クロック信号に基づいて
サンプリングする第2のサンプリング手段と、前記第1
及び第2のサンプリング手段の出力に基づいて被測定信
号の周波数を演算する演算回路とで構成している。
The frequency counter of the present invention includes a synchronization circuit that synchronizes a signal under test and a reference signal with a sampling signal to generate a clock signal, a progressive counter that continuously counts the signal under test, and an output of the progressive counter. a first sampling means that samples the reference signal based on the clock signal; a progressive counter that continuously counts the reference signal;
a second sampling means for sampling the output of the progressive counter based on the clock signal;
and an arithmetic circuit that calculates the frequency of the signal under test based on the output of the second sampling means.

この演算回路においては、被測定信号の波数値及び基準
信号の計数値の夫々における現在のサンプリング値とそ
の前のサンプリング値の差を求め、これら両者の比によ
って比測定信号の周波数を算出する。
In this arithmetic circuit, the difference between the current sampling value and the previous sampling value in each of the wave number of the signal under test and the count value of the reference signal is determined, and the frequency of the ratio measurement signal is calculated from the ratio of the two.

〔作用〕[Effect]

上述した構成では、被測定信号と基準信号のサンプリン
グ値を利用して求めるため、被測定信号の周波数の逓倍
や波数設定値の設定を行うことなく必要な計測周波数分
解能を維持しつつ、高精度の周波数計測を実現する。
In the above-mentioned configuration, the sampling values of the signal under test and the reference signal are used for calculation, so the required measurement frequency resolution is maintained without having to multiply the frequency of the signal under test or set the wave number setting, and high accuracy is achieved. frequency measurement.

〔実施例〕〔Example〕

次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.

入力される被測定信号はサンプリング信号と共に、D型
フリップフロップ1.2で構成した同期回路によって同
期化される。また、被測定信号の波数は累進カウンタ、
ここではバイナリカウンタ3によって連続的に計数され
、D型フリップフロップ4に出力されている。そして、
前記同期化されたサンプリング信号は第1のサンプリン
グ手段としてのD型フリップフロップ4のクロック信号
となり、サンプリングされた被測定信号の波数が演算回
路10に出力される。 、 同様に、基準信号発生器5から発生する基準信号は、サ
ンプリング信号と共にD型フリップフロップ6.7で構
成した同期回路によって同期化される。また、基準信号
は累進カウンタ(バイナリカウンタ)8により連続的に
計数され、第2のサンプリング手段としてのD型フリッ
プフロップ9に出力されている。そして、前記同期化さ
れたサンプリング信号はD型フリップフロップ9のクロ
ック信号となり、サンプリングされた基準信号の計数値
が演算回路10に出力される。
The input signal under test is synchronized with the sampling signal by a synchronization circuit composed of a D-type flip-flop 1.2. In addition, the wave number of the signal under measurement is determined by a progressive counter,
Here, it is continuously counted by a binary counter 3 and output to a D-type flip-flop 4. and,
The synchronized sampling signal serves as a clock signal for the D-type flip-flop 4 as a first sampling means, and the wave number of the sampled signal under test is output to the arithmetic circuit 10. Similarly, the reference signal generated from the reference signal generator 5 is synchronized with the sampling signal by a synchronization circuit constituted by a D-type flip-flop 6.7. Further, the reference signal is continuously counted by a progressive counter (binary counter) 8 and outputted to a D-type flip-flop 9 as second sampling means. The synchronized sampling signal becomes a clock signal for the D-type flip-flop 9, and the count value of the sampled reference signal is output to the arithmetic circuit 10.

演算回路10は、現在サンプリングされた被測定信号の
波数N (k)と、その前にサンプリングされた被測定
信号の波数N (k−1)と、同様に現在サンプリング
された基準信号の計数値X (k)と、その前にサンプ
リングされた基準信号の計数値X (k−1)とで次の
演算を行い、被測定信号の周波数fを算出する。
The arithmetic circuit 10 calculates the wave number N (k) of the currently sampled signal under test, the wave number N (k-1) of the previously sampled signal under test, and the count value of the currently sampled reference signal. The following calculation is performed using X (k) and the count value X (k-1) of the previously sampled reference signal to calculate the frequency f of the signal under test.

但し、f CLKは基準信号の周波数。However, f CLK is the frequency of the reference signal.

したがって、この周波数カウンタでは、基準信号の周波
数を上げることで、計測周波数の分解能を向上すること
ができる。また、被測定信号の周波数の逓倍や、波数設
定値を設定する必要がないため、計数を容易に行うこと
ができる。更に、サンプリング信号と被測定信号及び基
準信号が夫々同期されて計数を実行するため、高精度の
計数を行うことができる。
Therefore, in this frequency counter, the resolution of the measurement frequency can be improved by increasing the frequency of the reference signal. Further, since there is no need to multiply the frequency of the signal under test or set a wave number setting value, counting can be easily performed. Furthermore, since counting is performed while the sampling signal, the signal under test, and the reference signal are each synchronized, highly accurate counting can be performed.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、同期化されたクロックに
基づいて被測定信号の波数と基準信号の計数とをサンプ
リングし、これらサンプリング値の差の比を求めて周波
数の計測を行っているので、必基準信号の周波数を上げ
ることで、被測定信号の周波数の逓倍や波数設定値の設
定を行うことなく計測周波数の分解能の向上が実現でき
る。また、サンプリング信号や被測定信号に同期化され
たクロック信号により計数を行うので、被測定信号の周
波数を高精度に計測できるという効果もある。
As explained above, the present invention samples the wave number of the signal under test and the count of the reference signal based on a synchronized clock, and measures the frequency by finding the ratio of the difference between these sampling values. By increasing the frequency of the necessary reference signal, it is possible to improve the resolution of the measurement frequency without multiplying the frequency of the signal under test or setting the wave number setting value. Furthermore, since counting is performed using a clock signal synchronized with the sampling signal or the signal under test, there is also the effect that the frequency of the signal under test can be measured with high precision.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の周波数カウンタの一実施例のブロック
図、第2図及び第3図は夫々異なる従来の周波数カウン
タを示すブロック図である。 1.2・・・D型フリップフロップ、3・・・バイナリ
カウンタ、4・・・D型フリップフロップ、5・・・基
準信号、6.7・・・D型フリップフロップ、8・・・
バイナリカウンタ、9・・・D型フリップフロップ、1
0・・・演算回路、11・・・ゲート信号発生回路、1
2・・・アンドゲート、13・・・波数カウンタ、21
.22・・・D型フリップフロップ、23・・・アンド
ゲート、24・・・波数カウンタ、25・・・比較器、
26・・・基準信号、27・・・アンドゲート、2°8
・・・計数カウンタ。 縛
FIG. 1 is a block diagram of an embodiment of the frequency counter of the present invention, and FIGS. 2 and 3 are block diagrams showing different conventional frequency counters. 1.2... D-type flip-flop, 3... Binary counter, 4... D-type flip-flop, 5... Reference signal, 6.7... D-type flip-flop, 8...
Binary counter, 9...D type flip-flop, 1
0... Arithmetic circuit, 11... Gate signal generation circuit, 1
2...And gate, 13...Wave number counter, 21
.. 22... D-type flip-flop, 23... AND gate, 24... Wave number counter, 25... Comparator,
26...Reference signal, 27...And gate, 2°8
...counter. bondage

Claims (1)

【特許請求の範囲】[Claims] 1、被測定信号と基準信号とを夫々サンプリング信号に
同期させてクロック信号とする同期化回路と、この被測
定信号を連続的に計数する累進カウンタと、この累進カ
ウンタの出力を前記クロック信号に基づいてサンプリン
グする第1のサンプリング手段と、前記基準信号を連続
的に計数する累進カウンタと、この累進カウンタの出力
を前記クロック信号に基づいてサンプリングする第2の
サンプリング手段と、前記第1及び第2のサンプリング
手段の出力に基づいて被測定信号の周波数を演算する演
算回路とを備えることを特徴とする周波数カウンタ。
1. A synchronization circuit that synchronizes the signal under test and the reference signal with a sampling signal to generate a clock signal, a progressive counter that continuously counts the signal under test, and an output of the progressive counter as the clock signal. a progressive counter that continuously counts the reference signal; a second sampling means that samples the output of the progressive counter based on the clock signal; 1. A frequency counter comprising: an arithmetic circuit that calculates the frequency of a signal under measurement based on the output of the sampling means of No. 2.
JP921889A 1989-01-18 1989-01-18 Frequency counter Pending JPH02210911A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP921889A JPH02210911A (en) 1989-01-18 1989-01-18 Frequency counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP921889A JPH02210911A (en) 1989-01-18 1989-01-18 Frequency counter

Publications (1)

Publication Number Publication Date
JPH02210911A true JPH02210911A (en) 1990-08-22

Family

ID=11714303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP921889A Pending JPH02210911A (en) 1989-01-18 1989-01-18 Frequency counter

Country Status (1)

Country Link
JP (1) JPH02210911A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015161567A (en) * 2014-02-27 2015-09-07 株式会社メガチップス frequency comparator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100866A (en) * 1982-12-01 1984-06-11 Hitachi Ltd Digital type speed detector

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100866A (en) * 1982-12-01 1984-06-11 Hitachi Ltd Digital type speed detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015161567A (en) * 2014-02-27 2015-09-07 株式会社メガチップス frequency comparator

Similar Documents

Publication Publication Date Title
CN100451666C (en) Improved method and apparatus for measuring stability of frequency of time domain signal
CA1085459A (en) Digital phase and frequency meter
CN105182069A (en) High resolution group quantization phase processing method under pilot frequency architecture
JPH05346305A (en) Method and device for measuring position of moving object and the time of the position measurement
JPS5819068B2 (en) Denshiki Denryokuriyokei
JPH02210911A (en) Frequency counter
US3924183A (en) Frequency measurement by coincidence detection with standard frequency
JP2003157142A (en) Phase digitizer
JPS6263885A (en) Time width measuring instrument
CN101458278A (en) Modulation domain analysis measuring set based on time scale phase shift and error compensation method thereof
Dong et al. Ultra-high resolution phase difference measurement method
JPH01124773A (en) Frequency measuring instrument
EP0471307A2 (en) Advanced clock measurement system
RU2225012C2 (en) Phase-meter
RU2278390C1 (en) Digital frequency meter
JP3099327B2 (en) Phase measurement circuit
JPH01182784A (en) Laser doppler speedometer
CN106645945A (en) Novel modulation domain analysis method based on FFT
JPS62147366A (en) Frequency measuring circuit
JPH0455274B2 (en)
SU1709233A1 (en) Digital phase meter of medium shift of phases between signals with known frequency shift
RU2071067C1 (en) Phasemeter
SU1705801A1 (en) Pulse time delay measuring method
SU1559303A1 (en) Device for measuring phase characteristics of four-terminal network
SU1596269A1 (en) Digital low-frequency phase meter