JPH02208743A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、キャッシュメモリ等バッファ記憶装置を備
え、ハードウェアのプログラム例外を検出するようにし
たデータ処理装置に関するものである。

（従来の技術゛） プログラムを実行するデータ処理装置には、プログラム
の誤りを検出する機能を持つものがあり、その機能の一
つとして、プログラム実行時にハードウェアが行うプロ
グラム例外を検出するものがある。このプログラム例外
は、個々の命令に対応して定義されており、例えば存在
しない命令コードを検出した場合の命令例外や、オペラ
ンド内に期待しないデータのタイプを検出した場合のデ
ータ例外などがある。

従来のデータ処理装置においては、上記プログラムに例
外を検出すると、プログラム例外割込みにより制御プロ
グラムに対する通知を行う。その結果、制御プログラム
は例えばプログラム例外を発生させたプログラムを強制
終了させてシステムから除くことにより、システムの回
復処理を行っている。

一方、バッファ記憶装置の採用により、主記憶装置内の
データのコピーが複数分散して存在するようになり、各
データ間の一致性の保証が必要とされている。これに対
して、従来のデータ処理装置においては、主記憶装置と
バッファ記憶装置内のデータ移動経路やバッファ記憶装
置内のデータ保持回路にハードウェア障害検出回路を設
けることにより、データの一致性を保証している。

しかし、このハードウェア障害検出回路は、例えばパリ
ティチエツク回路のように、同時に二つ以上のハードウ
ェア障害が発生することは無いとする原則に基づく場合
が多く、従って検出不可能なハードウェア障害により主
記憶装置内のデータとバッファ記憶装置内のデータに不
一致が発生することがある。さらに、これによりプログ
ラム例外が検出されても、ハードウェアとしての回復処
理機能が無いため、バッファ記憶装置内に不正なデータ
がいつまでも残るようになる。

（発明が解決しようとする課題） 従来のデータ処理装置は以上のように構成されているの
で、検出不可能なハードウェア障害によって生じる主記
憶装置内のデータとバッファ記憶装置内のデータとの不
一致を原因として、システムで頻繁に用いられるプログ
ラムにプログラム例外が検出される場合があり、この時
、制御プログラムによる回復処理が行われても同一のプ
ログラム例外が頻発することになり、システムが使用不
可能状態となるという問題点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、ハードウェア障害によるプログラム例外の
発生からシステムが使用不可能状態となるのを防止した
データ処理装置を得ることを目的としている。

（課題を解決するための手段〕 この発明に係るデータ処理装置は、主記憶装置と、この
主記憶装置内のデータの一部をコピー記憶するバッファ
記憶装置と、プログラム命令を実行する命令処理装置と
を備え、上記命令処理装置にプログラム例外を検出する
検出回路を設け、プログラム例外を検出した時に上記バ
ッファ記憶装置内の対応するデータを無効にするように
構成したものである。

（作用） この発明のデータ処理装置においては、プログラム例外
が検出されるとバッファ記憶装置内の対応するデータが
無効にされ、主記憶装置内のデータが再びバッファ記憶
装置にコピーされる。

（実施例） 第１図はこの発明の一実施例によるデータ処理装置の構
成を示すブロック図である。図において、１は主記憶装
置、２はこの主記憶装置１内のデータの一部をコピー記
憶するバッファ記憶装置で、主記憶装置１内のデータに
対する最小コピー単位であるブロックを複数有している
。３．４はバッファ記憶装置２内のバッファ・タグ・ア
レイ及びバッファ・データ・アレイ、５はプログラム命
令を実行する命令処理装置、６はこの命令処理装置５に
設けたプログラム例外を検出するプログラム例外検出回
路で、プログラム例外を検出すると、そのプログラム例
外の原因となるバッファ記憶装置２内の対応するデータ
を含むブロックを無効にする。

第２図は上記バッファ記憶装置２の詳細を示す構成図で
ある。図中、７．８はそれぞれ命令処理装置５内のプロ
グラム例外検出回路６よりバッファ記憶装置２に対する
ブロック無効化要求を伝達するためのブロック無効化要
求信号及びプログラム例外の原因となフたデータのアド
レス情報を伝達するためのアドレス信号、９は上記アド
レス信号が入力されるバッファ・アドレス・レジスタ、
１０はバッファ・データ・アレイ４内の各ブロックに対
応しこれを管理するためのタグ情報、１１はバッファ・
アドレス・レジスタ９内のアドレス情報のうちバッファ
・タグ・アレイ３のアドレスとして用いられない部分と
バッファ・タグ・アレイ３より読み出されたタグ情報１
０内に含まれるアドレス情報とを比較する比較回路、１
２は上記ブロック無効化要求信号７と比較回路１１の出
力とバッファ・タグ・アレイ３から読出されたタグ情報
１０内のブロック有効ビットとが入力されるブロック無
効化制御回路、１３はブロック無効化制御回路１２から
出力されるブロック無効化制御信号である。

また、第３図は上記タグ情報１０の内容の一例を示した
もので、このタグ情報１０はアドレス情報１４及びバッ
ファ・データ・アレイ４内の対応ブロック・データの有
効性を示すブロック有効ビット１５を有し、ブロック有
効ビット１５は有効の時“１”、無効の時“０”となる
。

上記バッファ記憶装置２において、ブロック・アドレス
・レジスタ９内のアドレス情報で示されるデータ・ブロ
ックがバッファ・データ・アレイ４内に存在するか否か
は次のようにして決定される。まず、バッファ・アドレ
ス・レジスタ９内のアドレス情報の一部により、バッフ
ァ・タグ・アレイ３から複数のタグ情報１０を読み出す
。

そして、これらのタグ情報１０のうち、ブロック有効ビ
ットが“１”でかつ比較回路１１で一致したタグ情報１
０が検出された場合、そのタグ情報１０に対応するバッ
ファ・データ・アレイ４中のブロックに求めるデータが
存在することになる。

またこの時、ブロック無効化要求信号７が有ると、ブロ
ック無効化制御回路１２は、ブロック無効化制御信号１
３を出力して、上記のように求めるブロックに対応する
タグ情報１０中のブロック有効ビットを“０″にするよ
うに作用する。

次に、゛このように構成されたデータ処理装置の動作に
ついて説明する。

このデータ処理装置における命令の実行は、命令処理装
置５が命令語や命令実行で使用するデータをバッファ記
憶装置２から取り出して行う。この時、必要なデータが
バッファ記憶装置２に無ければ、主記憶装置１からバッ
ファ記憶装置２ヘデータがコピー記憶される。そして、
命令の実行によりプログラム例外がプログラム例外検出
回路６で検出されると、ブロック無効化要求信号７とプ
ログラム例外の原因となったデータのアドレスを示すア
ドレス信号８とがバッファ記憶装置２へ送出される。バ
ッファ記憶装置２では、そのブロック無効化要求信号７
によりアドレス信号８をバッファ・アドレス・レジスタ
９に填り込み、そのアドレス情報を用いてバッファ・タ
グ・アレイ３内のタグ情報１０を検索し、無効化すべき
ブロックがバッファ・データ・アレイ４に含まれている
か否かを調べる。また、バッファ・タグ・アレイ３から
読み出された複数のダグ情報１０についてのアドレス情
報１４が比較回路１１に入力され、バッファ・アドレス
・レジスタ９内のアドレス情報のうちバッファ・タグ・
アレイ３のアドレスとして用いられない部分との比較が
行われる。この比較により一致が検出されたダグ情報１
０のブロック有効ビット１５が”１”の場合、これらの
情報とブロック無効化要求信号７とを入力したブロック
無効化制御回路１２は、対応するブロックを無効化する
ように作用し、ブロック無効化制御信号１３を出力する
。このブロック無効化制御信号１３は、上記の検索によ
り求められたタグ情報１０中のブロック有効ビットを“
０”にするように働き、これにより、プログラム例外の
原因となったデータを含むバッファ・データ・アレイ４
中のブロックが無効化される。

なお、このブロックがバッファ・データ・アレイ４中に
存在しない場合は、バッファ・タグ・アレイ３の検索に
より読み出されたタグ情報１０について比較回路１１に
おける結果が不一致となるか、またはバッファ有効ビッ
トがＯ”となるので、ブロック無効化制御回路１２は作
用しない。

このように、プログラム例外の原因となったデータをバ
ッファ記憶装置２から除くことができ、−時的なハード
ウェア障害によるプログラム例外の発生を一回に抑える
ことができる。また、プログラム例外の原因となるデー
タが再利用される場合は、再び主記憶装置１からバッフ
ァ記憶装置２へのコピーが行われ、正しいデータを用い
てプログラムか実行される。従って、ハードウェア障害
によるプログラム例外の発生からシステムが使用不可能
状態となるのが防止される。

なお、バッファ記憶装置にデータをコピーする技術及び
プログラム例外の検出技術については、周知であるので
その動作説明は省略する。

（発明の効果） 以上のように、この発明によれば、プログラム命令を実
行する命令処理装置にプログラム例外を検出する回路を
設け、プログラム例外を検出した時にバッファ記憶装置
内の対応するデータを無効にするようにしたため、ハー
ドウェア障害によるプログラム例外の発生からシステム
が使用不可能状態となるのを防止することができるとい
う効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるデータ処理装置の構
成を示すブロック図、第２図は第１図のバッファ記憶装
置の詳細を示す構成図、第３図は第２図のタグ情報の構
成図である。 １−一主記憶装置 ２−・−バッファ記憶装置 ３−−バッファ・タグ・アレイ ４−・−バッファ・データ・アレイ ５−−−−−−命令処理装置 ６・・・−プログラム例外検出回路 なお、図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　主記憶装置と、この主記憶装置内のデータの一部をコ
   ピー記憶するバッファ記憶装置と、プログラム命令を実
   行する命令処理装置とを備えたデータ処理装置において
   、上記命令処理装置にプログラム例外を検出する検出回
   路を設け、プログラム例外を検出した時に上記バッファ
   記憶装置内の対応するデータを無効にすることを特徴と
   するデータ処理装置。