JPH02207358A - 切り換え情報格納方式，キャッシュメモリ試験方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 請求項１の発明の実施例 ■、実施例と第１図との対応関係 ■、実施例の構成及び動作 ■、実施例のまとめ ■０発明の変形態様 請求項２の発明の実施例 発明の効果 格納方式において、導入されるアドレスデータに基づい
てヒツト信号を作成するヒツト検出手段と、ヒツト信号
が供給されたときに、アドレスデータに基づいた格納領
域がアクセス可能になるデータ格納手段と、系の切り換
え動作に応じた切り換え信号に応じて、ヒツト信号をデ
ータ格納手段に供給するヒツト固定手段とを備え、系の
切り換え時にデータ格納手段を常にアクセス可能な状態
にして系の切り換えに必要な情報を格納するように構成
する。

〔概　要〕

キャッシュメモリを用いて処理を行なう電子交換機シス
テム等において、キャッシュメモリを常にヒツト状態に
するようにした切り換え情報格納方式、キャッシュメモ
リ試験方式に関し、系の切り換え時の情報の受は渡しの
効率向上とメモリ試験の効率向上を目的とし、 多重化されたシステムの系の切り換えに必要な情報をキ
ャッシュメモリに格納する切り換え情報〔産業上の利用
分野〕 本発明は、キャッシュメモリを用いて処理を行なう電子
交換機システム等において、キャッシュメモリを常にヒ
ツト状態にするようにした切り換え情報格納方式、キャ
ッシュメモリ試験方式に関するものである。

〔従来の技術〕

電子交換機システムは、運用性格上極めて高い信頼性が
要求される。そのため二重化構成を採っており、障害発
生に対処できるようになっている。

このような電子交換機システムの系の切り換えは、定期
にあるいは障害発生時に行なわれる。

最近、このような電子交換機システムにおいては、処理
内容の複雑高度化に伴って処理の高速化が要求されてい
る。処理の高速化に応えるものとしては中央処理部自体
を高性能にする方法も考えられるが、キャッシュメモリ
を介して中央処理部と主記憶装置との間のデータ転送を
行なう方法もある。

〔発明が解決しようとする課題〕

ところで、上述した従来の電子交換機システムにあって
は、障害発生時に系の切り喚えを行なう場合（例えば運
用系から予備系に切り換える場合）、発生した障害の状
況や状態を系の切り換え前に主記憶装置に格納しておき
、系の切り換え後にこれらの情報を読み出すことにより
処理の連続性を保っていた。

ところが、中央処理部と主記憶装置とが異なるプリント
板上に実装される場合に該当する主記憶装置が未実装で
あったり、中央処理部と同一のプリント板上に専用のレ
ジスタを設けると装置規模が大きくなったりして、系の
切り換え時の情報の受は渡しを効率良く行なうことがで
きないという問題点があった。

特に、キャッシュメモリを用いた電子交換機システムに
おいては、中央処理部とキャッシュメモリとは同一のプ
リント板上に搭載されていることが多いため、このキャ
ッシュメモリを利用して情報の受は渡しを行なうことが
できれば便利である。

第４図に、キャッシュメモリの構成を示す。図において
、６１１はタグメモリを、６２１は比較回路を、６３１
はデータメモリをそれぞれ示している。

電子交換機システムの中央処理部から出力されるアドレ
スデータの一部（インデックス部）がタグメモリ６１１
にアドレス入力され、該当するデータが出力される。こ
のタグメモリ６１１の出力データとアドレスデータの一
部（タグ部）とが−致したときに、比較回路６２１から
ヒツト信号が出力される。このヒツト信号がデータメモ
リ６３１に供給され、このときアドレスデータの一部（
ワードセレクト部）によって指定されるデータがデータ
メモリ６３１から出力される。

このような構成のキャッシュメモリは、外部から供給さ
れるアドレスデータによってヒツト信号が作成されるの
で、デーダメモリ６３１の任意の領域を指定することが
不可能であるため、このキャッシュメモリを主記憶装置
と同等に取り扱うことができなかった。

また、このようなキャッシュメモリ内のデータメモリ６
３１のメモリ試験を行なう場合にも、上述した理由（任
意の領域を指定することが不可能）により、効率良く試
験を行なうことができないという問題点があった。

例えば、第４図に示したキャッシュメモリにおいてデー
タメモリ６３１を試験するためには、タグメモリ６１１
が正常であることが前提となるため、このタグメモリ６
１１を試験した後でなければデータメモリ６３１を試験
することができない。

本発明は、このような点にかんがみて創作されたもので
あり、系の切り換え時の情報の受は渡しを効率良く行な
うようにした切り換え情報格納方式を提供することを目
的としている。

また、効率良くメモリ試験を行なうことができるキャッ
シュメモリ試験方式を提供することを目的としている。

〔課題を解決するための手段〕

第１図は、本発明の切り換え情報格納方式及びキャッシ
ュメモリ試験方式の原理ブロック図である。

１　！ンＪ１の　■ 図において、多重化されたシステムの系の切り換えに必
要な情報をキャッシュメモリに格納する切り換え情報格
納方式におけるヒツト検出手段１１１は、導入されるア
ドレスデータに基づいてヒツト信号を作成する。

データ格納手段１２１は、ヒツト信号が供給されたとき
に、アドレスデータに基づいた格納領域がアクセス可能
になる。

ヒツト固定手段１３１は、系の切り換え動作に応じた切
り換え信号に応じて、ヒツト信号をデータ格納手段１２
１に供給する。

従って、全体として、系の切り換え時にデータ格納手段
１２１を常にアクセス可能な状態にして系の切り換えに
必要な情報を格納するように構成されている。

ｌ　　ン゛Ｉ　２　の　　■ 図において、ヒツト検出手段１１１は、導入されるアド
レスデータに基づいてヒツト信号を作成する。

データ格納手段１２１は、ヒツト信号が供給されたとき
に、アドレスデータに基づいた格納領域がアクセス可能
になる。

ヒツト固定手段１３１は、データ格納手段１２１のメモ
リ試験を行なうための試験信号に応じて、ヒツト信号を
データ格納手段１２１に供給する。

従って、全体として、データ格納手段１２１を常にアク
セス可能な状態にしてメモリ試験を行なうように構成さ
れている。

〔作　用〕

１１ン１１の　■ 請求項１の切り換え情報格納方式において、ヒツト検出
手段１１１はアドレスデータに基づいてヒツト信号を出
力する。このヒツト信号に応じてデータ格納手段１２１
のアクセスが可能になる。

ヒツト検出手段１１１の出力（ヒツト信号）はヒツト固
定手段１３１を介してデータ格納手段１２１に供給され
ており、このヒツト固定手段１３１に系の切り換えに応
じた切り換え信号が導入されたときは、ヒツト検出手段
１１１の出力状態に関わらず、ヒツト信号がデータ格納
手段１２１に供給される。

本発明にあっては、系の切り換え時に常にヒツト信号供
給してデータ格納手段１２１をアクセス可能な状態にす
ることにより、データ格納手段ｌす。また、第３図はキ
ャッシュメモリの構成を示す。

■　　　　と　１　との ここで、本発明の実施例と第１図との対応関係を示して
おく。

ヒツト検出手段１１１は、タグメモリ４１１゜比較回路
４２１に相当する。

データ格納手段１２１は、データメモリ４３１に相当す
る。

ヒツト固定手段１３１は、オアゲート４４１゜アンドゲ
ート４４３，４４５．フリップフロップ４５１に相当す
る。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

■、　−１の　ｒ　　び　　・ 第２図において、実施例の電子交換機システムは、電子
交換機システム全体の制御を行なう主制御部２００と、
呼の接続処理を行なう複数の呼処理部３００〜９００と
を備えている。

主制御部２００は、主制御部２００全体の制御を行なう
中央処理部（ＣＣ）２１１と、中央処理部（ＣＣ）２１
１の実行プログラムや処理データを格納するメインメモ
リ（ＭＭ）２１３と、中央処理部（ＣＣ）２１１と各構
成部とのデータや指示のやりとりを行なうためのチャネ
ル制御部（ＣＨＣ）２１５と、不揮発性の記録媒体を持
つファイルメモリ（ＦＭ）２２１と、障害解析等の処理
を行なうためのワークシテーション（ＷＳ）２５工と、
ワークシテーション（ＷＳ）２５１と構成各部とのやり
とりを行なうためのシリアルインタフェースアダプタ（
ＳｒＡ）２５３と、呼処理部のそれぞれとのやりとりを
行なうためのチャネルアダプタ（ＣＣＡ）２３１〜２４
１とを備えている。

主制御部２００のこれらの各構成部は二重化構成を為し
ており、定期的にあるいは障害発生時に系の切り換えが
行なわれ、一方が運用系として他方が予備系として動作
する。尚、第２図において、一方の系を添え字「。」で
、他方の系を添え字「１」で表した。

また、呼処理部３００は、呼処理部３００全体の制御を
行なう中央処理部（ＣＣ）３１１と、実行プログラムや
データを格納するメインメモリ（ＭＭ）３１３と、中央
処理部（ＣＣ）３１１と構成各部とのやりとりを行なう
ためのチャネル制御部（ＣＨＣ）３１５と、ファイルメ
モリ　（ＦＭ）３２１と、他の交換機システムとの間の
信号のやりとりを制御する共通線信号装置（Ｃ３Ｅ）３
６Ｉと、チャネルアダプタ（ＣＣＡ）３７１とを、備え
ている。

また、この呼処理部３００は、中央処理部（ＣＣ）３１
１の制御によって通話路の形成を行なう複数の通話路部
（ＮＷ）３３１〜３３９と、加入者線との接続を行なう
ライン回路（ＬＣ）３４１〜３４９と、呼び出し信号等
の処理を行なうトランク（ＴＲＫ）３５１〜３５９とを
備えている。

呼処理部３００のこれらの各構成部（各ライン回路及び
各トランクを除く）は、二重化構成を為しており、定期
的にあるいは障害発生時に系の切り換えが行なわれ、一
方が運用系として他方が予備系として動作する。尚、第
２図において、一方の系を添え字「。」で、他方の系を
添え字「１」で表した。

このような構成の電子交換機システムにおいて、「Ｏｊ
系あるいは「１」系の一方が運用系として動作中に障害
が発生し、他方の系に切り換えを行なう。この障害発生
時の系の切り換えに関する情報（障害状況、状態）は、
後述するキャッシュメモリに格納するものとする。

第３図（イ）に、中央処理部（ＣＣ）２１１（中央処理
部（ＣＧ）２１１．．２１１．）あるいは中央処理部（
ＣＣ）３１１（中央処理部（ＣＣ）３１１゜、３１１．
）の内部に備わったキャッシュメモリの構成を示す。

第３図（イ）において、４１１はタグメモリを、４２１
は比較回路を、４３１はデータメモリを、４４１はオア
ゲートを、４５１はフリップフロップ（ＦＦ）をそれぞ
れ示している。

例えば、中央処理部（ＣＣ）２１１がメインメモリ（Ｍ
Ｍ）２１３の格納データを読み出す場合、アドレスバス
に出力されたアドレスデータの一部（インデックス部）
がタグメモリ４１１に入力され、このインデックス部に
よって指定される該当データが出力される。このタグメ
モリ４１１の出力データとアドレスデータの一部（タグ
部）とが一致したときに、比較回路４２１からヒツト信
号が出力される。このヒツト信号はオアゲート４４１を
介してデータメモリ４３１に供給され、このときアドレ
スデータの一部（ワードセレクト部）によって指定され
るデータがデータメモリ４３１から出力される。

また、障害が発生して「０」系から「１」系に切り換え
る場合、中央処理部（ＣＣ）２１１゜から中央処理部（
ＣＣ）２１１１に系の切り換え情報の受は渡しを行なう
必要が生じる。

先ず、導入される障害発生通知信号に応じてフリップフ
ロップ４５１が々ットされる。この障害発生通知信号は
、例えば中央処理部（ＣＣ）２１１゜内部のマイクロプ
ロセッサ（Ｍ　Ｐ　Ｕ　）が障害を検出したとき、ある
いは構成各部からの障害通知を受は取ったときに発生す
るパルスであり、このパルスがフリップフロップ４５１
に供給されると、以後フリップフロップ４５１の出力は
“１°゛に固定される。

フリップフロップ４５１の出力“ｌ”は、オアゲート４
４１を介してヒツト信号としてデータメモリ４３１に供
給される。

以後、データメモリ４３１は、導入される全てのアドレ
スデータに対してヒツトした状態になるため常にアクセ
ス可能となる。

従って、中央処理部（ＣＣ）２１１．（中央処理部（Ｃ
Ｃ’）２１１゜内部のマイクロプロセッサ）は、中央処
理部（ＣＣ）２　Ｌ　Ｌに受は渡しを行なう系の切り換
え情報をデータメモリ４３１に格納することができる。

系の切り換えが実施された後、中央処理部（ＣＣ）２１
１．は、このデータメモリ４３１に格納された系の切り
換え情報を読み出して、必要な処理を継続実施する。

また、第３図（ロ）に、別なキャッシュメモリの構成を
示す。アドレスバスと制御空間用のバスとが物理的に異
なる場合の構成であり、セレクタ４６１を追加した構成
になっている。このセレクタ４６１の入力端の一方には
アドレスバスからのアドレスデータが入力され、他方に
は制御空間バスを介したアドレスデータが入力される。

通常動作においては、セレクタ４６１は、アドレスバス
から供給されるアドレスデータを選択してデータメモリ
４３１に供給する。従って、（イ）に示したキャッシュ
メモリと同様に、ヒツト信号がデータメモリ４３１に供
給されたときのみデータメモリ４３１のアクセスが可能
になる。

障害が発生した場合には、フリップフロップ４５１から
論理“°１″が出力される。このフリップフロップ４５
１の出力“１”に応じて、データメモリ４３１が常時ア
クセス可能になると共に、セレクタ４６１では制御空間
バスからのアドレスデータを選択してデータメモリ４３
１に供給する。

従って、制御空間上に系の切り換え情報を格納すること
が可能になる。

また、第３１（ハ）に、別なキャッシュメモリの構成を
示す。通常のメモリ空間、制御空間等を同一のアドレス
バスを介して指定し、この各空間の指定を空間指定バス
を介して行なう場合の構成である。第３図（イ）の構成
に、２つのアントゲ−）４４３，４４５と、空間指定バ
スを介して供給される指定データに応じて空間を識別す
る空間識別部４７１とを追加した構成になっている。

通常動作においては、空間識別部４７１は、空間指定バ
スを介した所定ビット数（例えば３ビツト）の指定デー
タに応じて通常のメモリ空間指定であることを識別する
。このとき、アンドゲート４４３の一方の入力端に論理
１１１″゛が、アンドゲート４４５の一方の入力端に論
理“０”が供給される。アンドゲート４４３の他方の入
力端には比較回路４２１の出力端が接続されているため
、比較回路４２１からヒツト信号が出力されたときのみ
データメモリ４３１がアクセス可能になる。

障害が発生した場合には、系の切り換え情報を制御空間
上に格納するために、制御空間を指定するための指定デ
ータが空間指定バスを介して空間識別部４７１に供給さ
れる。このとき、アンドゲート４４３の一方の入力端に
論理“０”が供給され、アンドゲート４４５の一方の入
力端に論理“１”が供給される。アンドゲート４５１の
他方の入力端にはフリップフロップ４５１の出力ＩＩ　
Ｉ　１１が供給され、アンドゲート４４５の出力ＩＩ　
Ｉ　ＩＩは、オアデート４４１を介してヒツト信号とし
てデータメモリ４３１に供給される。従って、データメ
モリ４３１が常時アクセス可能な状態になり、制御空間
上に系の切り換え情報を格納することが可能になる。

■　　　　のまとめ このように、障害の発生に応じた障害通知信号に応じて
フリップフロップ４５１がセットされる。

このフリップフロップ４５１の出力°“１パは、オアゲ
ート４４１あるいはアンドゲート４４５とオアゲート４
４１を介してデータメモリ４３１にヒツト信号として供
給される。以後、データメモリ４３１がアクセス可能な
状態になり、系の切り換え情報の格納が行なわれる。

また、系の切り換え後も同様にして、データメモリ４３
１をアクセス可能な状態にして格納データの読み出しを
行なう。

従って、中央処理部（ＣＣ）２１１（あるいは中央処理
部（ＣＣ）３１１）に密接な関係にあるキャッシュメモ
リ内のデータメモリ４３１にデータを格納することがで
きので、系の切り換え時の情報の受は渡しを効率良く行
なうことが可能になる。

特に、第３図（ロ）、（ハ）に示したキャッシュメモリ
においては、制御空間上に系の切り換え情報を格納する
ことができるので、メモリ空間上のデータを破壊するお
それがないという特長を有する。

Ｌ二色肌迎Ｊ」υ劇撮 なお、上述した本発明の実施例にあっては、障害発生時
に生じる障害通知信号をフリップフロップ４５１でラッ
チするようにしたが、系の切り換え動作に応じたパルス
をフリップフロップ４５１でラッチすればよく、また、
系の切り換え時に論理“１”′が継続する信号であれば
フリップフロップ４５１を介さずに直接オアゲート４４
１あるいはアンドゲート４４５に供給するようにしても
よい。

また、実施例では、キャッシュメモリが中央処理部（Ｃ
Ｃ）２１１の内部に備わったものとしたが、このキャッ
シュメモリの設置場所は中央処理部（ＣＣ）２１１の外
部であってもよい。

更に、ｒ■、実施例と第１図との対応関係」において、
請求項１の発明と実施例との対応関係を説明しておいた
が、これに限られることはなく、本発明には各種の変形
態様があることは当業者であれば容易に推考できるであ
ろう。

〔請求項２の発明の実施例］ 請求項２のキャッシュメモリ試験方式を適用した実施例
の全体構成は、第２図に示した電子交換機システムを考
える。また、試験を行なうキャッシュメモリ（中央処理
部（ＣＣ）２１１あるいは中央処理部（ＣＣ）３１１の
内部に備わっているものとする）の構成は、第３図（イ
）、（ロ）。

（ハ）に示したものを考える。

例えば、中央処理部（ＣＣ）２１１ｏが内部に備わった
キャッシュメモリのメモリ試験を行なう場合、先ず、メ
モリ試験に先立ってフリップフロップ４５１に試験開始
信号が供給される。フリップフロップ４５１はこの信号
に応じてセットされ、論理“１”を出力する。

このフリップフロップ４５１の出力“°１°”に応じて
第３図（イ）、（ロ）、（ハ）に示したデータメモリ４
３１がアクセス可能な状態になるため、このデータメモ
リ４３１への試験パターンの書き込み、読み出しを行な
ってメモリ試験が実施される（尚、請求項２の実施例の
キャッシュメモリの動作は、〔請求項１の発明の実施例
〕における「障害発生通知信号」を「試験開始信号」に
置き換えたもので、構成各部の動作は全く同様であり、
詳細な説明は省略する）。

従って、データメモリ４３１を試験する際に出力される
試験開始信号によってフリップフロップ４５１がセット
され、以後データメモリ４３１が常にアクセスできるの
で（常にヒツトした状態になるので）、データメモリ４
３１への試験データの書き込み、読み出しを行なうメモ
リ試験が可能になる。

特に、第３図（ロ）、（ハ）に示したキヤ・νシュメモ
リでは、制御空間上でデータメモリ４３１のメモリ試験
を実施することが可能になるので、メモリ空間上の運用
データを破壊するおそれがないという特長を有する。

なお、請求項２の実施例にあっては、第２図に示した電
子交換機システムに使われるキャッシュメモリを試験す
るようにしたが、電子交換機システム以外に使用される
キャッシュメモリあるいは単独のキャッシュメモリに対
するメモリ試験に本発明を適用することができる。

〔発明の効果〕

上述したように、請求項１の発明によれば、系の切り換
えに応じて常にヒツト信号供給してデータ格納手段をア
クセス可能な状態にすることにより、データ格納手段へ
の系の切り換え情報の格納が可能になるので、系の切り
換え時の情報の受は渡しを効率良く行なうことができる
。

また、請求項２の発明によれば、データ格納手段のメモ
リ試験時に、試験信号に応じてヒツト信号を供給するこ
とによりデータ格納手段を常にアクセスすることが可能
になり、データ格納手段のメモリ試験を効率良く行なう
ことができる。

【図面の簡単な説明】

第１図は本発明の切り換え情報格納方式、キャッシュメ
モリ試験方式の原理ブロック図、第２図は本発明の一実
施例による電子交換機システムの構成図、 第３図は実施例のキヤ・ンシュメモリの構成図、第４図
は従来例のキヤ・ンシュメモリの構成図である。 図において、 １１１はヒツト検出手段、 １２１はデータ格納手段、 １３１はヒツト固定手段、 ４１１はタグメモリ、 ４２１は比較回路、 ４３１はデータメモリ、 ４４１はオアゲート、 ４４３．４４５はアンドゲート、 ４５１はフリップフロ・ンブ（ＦＦ）、４６１はセレク
タ、 ４７１は空間識別部である。

Claims (2)

【特許請求の範囲】
1. （１）多重化されたシステムの系の切り換えに必要な情
   報をキャッシュメモリに格納する切り換え情報格納方式
   において、 導入されるアドレスデータに基づいてヒット信号を作成
   するヒット検出手段（１１１）と、前記ヒット信号が供
   給されたときに、前記アドレスデータに基づいた格納領
   域がアクセス可能になるデータ格納手段（１２１）と、 系の切り換え動作に応じた切り換え信号に応じて、ヒッ
   ト信号を前記データ格納手段（１２１）に供給するヒッ
   ト固定手段（１３１）と、 を備え、系の切り換え時に前記データ格納手段（１２１
   ）を常にアクセス可能な状態にして系の切り換えに必要
   な情報を格納するように構成したことを特徴とする切り
   換え情報格納方式。
2. （２）導入されるアドレスデータに基づいてヒット信号
   を作成するヒット検出手段（１１１）と、前記ヒット信
   号が供給されたときに、前記アドレスデータに基づいた
   格納領域がアクセス可能になるデータ格納手段（１２１
   ）と、 前記データ格納手段（１２１）のメモリ試験を行なうた
   めの試験信号に応じて、ヒット信号を前記データ格納手
   段（１２１）に供給するヒット固定手段（１３１）と、 を備え、前記データ格納手段（１２１）を常にアクセス
   可能な状態にしてメモリ試験を行なうように構成したこ
   とを特徴とするキャッシュメモリ試験方式。