JPH02206179A - 光半導体装置及びその製造方法 - Google Patents

光半導体装置及びその製造方法

Info

Publication number
JPH02206179A
JPH02206179A JP1027232A JP2723289A JPH02206179A JP H02206179 A JPH02206179 A JP H02206179A JP 1027232 A JP1027232 A JP 1027232A JP 2723289 A JP2723289 A JP 2723289A JP H02206179 A JPH02206179 A JP H02206179A
Authority
JP
Japan
Prior art keywords
optical semiconductor
fixing
semiconductor element
element chip
die bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1027232A
Other languages
English (en)
Other versions
JP2724191B2 (ja
Inventor
Masayuki Sakakibara
榊原 正之
Kenzo Hayatsu
健造 早津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP1027232A priority Critical patent/JP2724191B2/ja
Publication of JPH02206179A publication Critical patent/JPH02206179A/ja
Application granted granted Critical
Publication of JP2724191B2 publication Critical patent/JP2724191B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光半導体装置及びその製造方法に関し、特に詳
細には、光半導体チップが所定の固定部材に正確に位置
決め固定されている光半導体装置及びその製造方法に関
する。
〔従来技術〕
近年、光半導体素子を利用した光学装置が開発されてき
ている。そしてこのような光学装置では、そこに備えら
れた光半導体素子の光半導体素子チップ上の光機能部を
光学装置内の所定の位置に正確に配置固定しておく必要
がある。
そこで、従来の光学装置では、第4図に示すように、樹
脂モールド型の光半導体素子40の2側面41.42を
補強板43の開口部44の2辺45.46それぞれに当
接させ、位置決めした後、その光半導体素子40のリー
ド線47を補強板43に固定した可撓性配線基板48(
以下、FPCという)上の配線端子49にハンダつけに
より固定していた。そして、この補強板43には、取り
付は大罪用の位置決め穴43a、43bが設けられ、こ
の位置決め穴43a、43bは補強板43の開口部44
に対して位置決め形成されている。このように構成して
、光半導体素子40の側面に対して光半導体素子チップ
50を光半導体素子内の所定の位置にマウントさせ、補
強板43上の位置決め穴43a、43bを光学装置(図
示せず)内の所定の位置にあるガイドピン(図示せず)
に挿入固定することにより、光半導体素子チップ50を
光学装置内の所定の位置に正確に固定していた。
〔発明が解決しようとする課題〕
しかし、上記のような従来の方法では、まず、光半導体
素子40の樹脂モールドパッケージの外形と半導体素子
チップとの取り付は精度が±200μm以上もあり、更
にハンダ付けの際の取り付は精度が加わると、最終的に
は、光学装置と光半導体素子チップ50との取り付は精
度は±300μm程度になってしまっていた。そのため
、光学装置に補強板43を取り付ける際、実際に光学装
置を稼動させて、微調整をしなければならず、調整作業
が繁雑になるばかりでなく、高性能な光学装置を製作す
ることが難しかった。
そこで、上記問題点を解決するため、本発明では光半導
体素子チップを光学装置に正確に位置決め固定されてい
る光半導体装置及びその製造方法を提供することを目的
とする。
〔課題を解決するための手段〕
本発明の光半導体装置では、光半導体素子チップと、前
記光半導体素子チップがダイボンディングされるダイボ
ンディングパッドを有する可撓性配線基板と、位置決め
手段を有し、前記可撓性配線基板が固定されている固定
部材とを含み、前記光半導体素子チップが、前記可撓性
配線基板上の前記ダイボンディングパッド上に、前記位
置決め手段に対して位置決めダイボンディングされてい
ることを特徴とする。
更に本発明の光半導体装置の製造方法は、ダイボンディ
ングパッドを有する可撓性配線基板を、位置決め手段を
有する固定部材の所定の位置に固定する固定工程と、前
記固定工程後、前記位置決め手段を利用して光半導体チ
ップを前記ダイボンディングパッド上に正確に位置決め
ダイポンデイジグするダイボンディング工程とを含むこ
とを特徴とする。
〔作用〕
本発明では、光半導体素子チップのダイボンディング位
置を固定部材の位置決め手段に対して直接的に定めるこ
とにより、位置決め手段と光半導体素子チップとの位置
関係を正確に保っている。
そのため、この位置決め手段を光学装置の所定の位置に
正確に固定するだけで、光半導体素子チップを光学装置
の所定の位置に正確に位置決め出来る。これにより光半
導体素子チップの光学装置に於ける固定位置精度を高め
るとともに、繁雑な調整作業の簡略化を図っている。
〔実施例〕
以下図面を参照しつつ本発明に従う実施例について説明
する。
同一符号を付した要素は同一機能を有するため重複する
説明は省略する。
第1図は本発明に従う光半導体装置の一実施例の斜視図
を示す。
第1図に示すように、実施例の光半導体装置は、光半導
体素子チップ1と、この光半導体素子チップ1かダイボ
ンディングされるフレキシブル・プリント回路基板(以
下FPCという)2と、このFPC2が固定される固定
部材3とより構成されている。FPC2の固定部材3が
とりつけられた面と反対側には、固定部材3の開口部4
をふさぐように遮光用補強板10かとりつけられている
この固定部材3には、第1及び第2の位置決め六3a、
3bか形成されている。このように2つの位置決め穴を
設け、一方を長穴にしているのは、固定の際、取付けを
容易にするためである。更に、固定部材3の内側には開
口部4が設けられている。
そしてこの固定部材3は一般に剛性の高い金属プレート
から構成されている。また、FPC2には、光半導体素
子チップ1がダイボンディングされるダイボンディング
領域5と、ダイボンディングされた光半導体素子チップ
上のポンディングパッド1aと金線7等で電気的に接続
される複数のワイヤポンディングパッド領域6が設けら
れ、このワイヤボンディング領域6からは電気配線かF
PC内を伸び、FPCの出力端子(図示せず)に接続さ
れている。
更にこの光半導体装置には第2図aに示すように、固定
部材3の開口部4を覆う封止ガラス8か設けられている
。これは、光半導体素子チップ1を保護するためである
。この様な封止ガラス8を設ける代わりに、第2図(b
)に示すように、赤外光・可視光など被11111定光
を透過する樹脂9を注入して光半導体素子チップ1を保
護するようにしてもよい。一方、光半導体素子チップ1
がダイボンディングされているFPC2の裏面側には、
開口部4のサイズより大きい銅箔等の遮光性の金属部材
JOが張り付けられている。これはFPC2の裏面側か
ら光が入射して光半導体素子チップ1の光機能部に入射
しないようにするためであり、更にFPC2を補強する
ためでもある。
ここで、光半導体素子チップ1−は、固定部材3に固定
されたFPC2に対して、固定部材3上に形成された位
置決め穴等を利用して、そのダイボンディングパッド5
上にダイボンディングされている。そのため、固定部材
3の位置決め穴等と光半導体素子チップ1とは常にダイ
ボンディング精度内で正確な位置関係を保つ。したがっ
て、位置決め穴等が挿入固定される光学装置内の固定ピ
ン(図示せず)に対して正確な位置に設置されている他
の部材、光学装置内の他の光学素子、レンズ等は、光半
導体素子チップ1に対しても正確な位置関係を有するこ
とになる。
次に、上記光半導体装置を製造する方法について説明す
る。
まず、上記光半導体装置を多量に製造するには、上記固
定部材3が、第3図(a、 )に示すように一連となっ
て連結している部材11をブ[/ス加工等で形成する。
この一連化された固定部材11−(以下、−連化固定部
材11という)は、第3図(a)に示すように、個々の
固定部材を構成する部分13と、個々の固定部材を連結
する連結部12より構成されており、この連結部12に
は少なくとも2つの全体位置決め用穴17a、17bが
形成されている。
なお、個々の固定部材13a、13b等にはそれぞれ、
この固定部材を光学装置等に位置決め固定するための位
置決め固定穴15a、15b1]、6a、16b等が設
けである。ここで、この位置決め固定穴15a、15b
、16a、16b等及び全体位置決め用穴17a、17
b等はプレス加工等により同時に形成されているため、
これらの位置決め固定穴及び全体位置決め用穴の相対位
置が正確である。そしてこの全体位置決め用穴17a、
]、]7の間隔pはできるだけ長くしておくことが好ま
しい。これは、個々の固定部材13a、]−3b等上に
固定されたFPC18a、18bのそれぞれに光半導体
素子チップをダイボンデングする際、この全体位置決め
用穴17a1]、 7 bにダイボンディング装置のガ
イドピン(図示せず)を挿入して、一連化固定部材11
を位置決め固定するためである。すなわち、この位置決
め用穴17a、17bの間隔pが長ければ長いほど位置
精度を高く、この一連化固定部材11をダイボンディン
グ装置に位置決め固定できるからである。
次に、この一連化固定部材11の個々の固定部材13a
、13bに対してそれぞれFPC18a、18bを第3
図(b)に示すように固定する。この固定の際、FPC
18a、18b内のダイボンディングパッド19a、1
9bが個々の固定部材13a、13bに対してほぼ正確
な位置にくるように固定する。
次に、上記のように複数のFPC18a。
18bが固定された一連化固定部材11をダイボンディ
ング装置(図示せず)に設置する。この設置の際、ダイ
ボンディング装置の位置決め用のガイドピン(図示せず
)をこの一連化固定部材11の位置決め用穴17a、1
7bに挿入し、位置決めした後、光半導体素子チップ1
のダイボンディングを行う(第3図(c)参照)。この
ダイボンディングによりFPC18a、18b上に固定
された半導体素子チップ1は、位置決め固定穴15a、
15b等に対して正確に位置決め固定される。これは、
この位置決め固定穴15a115b等が先に説明したよ
うに位置決め用穴17a、17bに対して正確な位置に
形成されているため、位置決め用穴17a、17bに対
して光半導体素子チップ1を正確に位置決め固定すれば
、位置決め固定穴15a、15bに対しても正確に位置
決めされるからである。そしてこのダイボンディングの
のちに、ワイヤボンディングを行なう。
次に、ここの固定部材13a、13bの開口部に封止ガ
ラスを接着する。
最後に上記のように形成された一連化固定部材を第3図
(d)に示す点線に沿って個々に分離切断して、光半導
体装置を製作する。
上記の方法で光半導体装置を製作したところ、位置決め
固定穴に対して光半導体素子チップをマウント精度±5
0μm以内に固定できることが確認できた。
本発明は上記実施例に限定されるものでなく、種々の変
形例が考えられ得る。
〔発明の効果〕
本発明の光半導体装置では、先に説明したように、その
上にマウントされた光半導体素子チップが位置決め固定
用の穴に対して正確に位置決めされているので、単に位
置決め固定穴を光学装置等の所定の固定ピンに挿入する
だけで、光半導体素子チップを光学装置等に正確に位置
決め固定することができる。
また、本発明の光半導体装置のFPCの裏面側に遮光用
補強板を張り付けることにより、光半導体チップに裏面
側から不要な光が洩れて入射することがないので、光ノ
イズを遮断した光半導体装置を実現できる。
また更に、本発明の光半導体装置の製造方法では、光半
導体素子チップを位置決め固定穴に対して正確に位置決
め固定できるばかりでなく、従来必要であったハンダ付
は工程を省略することができ製造工程を簡略化できる。
【図面の簡単な説明】
第1図は本発明に従う光半導体装置の一実施例の斜視図
、第2図は第1図に示す光半導体装置に保護部材等を組
み込んだ状態を示す図、第3図は本発明に従う光半導体
装置の製造方法の一実施例の製造工程の状態を示す図、
及び第4図は従来の光半導体装置を示す図である。 1・・・光半導体素子チップ、2・・・FPC,3・・
・固定部材、3 a % 3 b・・・位置決め固定穴
、4・・・開口部、5・・・ダイボンディング領域、6
・・・リード線、8・・・封止ガラス、9・・・透明樹
脂、10・・・金属部材。 特許出願人  浜松ホトニクス株式会社代理人弁理士 
  長谷用  芳  樹間         寺   
崎   史   朗手 続 十市正書 11件の表示 平成1 発明の名称 年 特11′1願 第27232号 光半導体装置及びその製造方法 補正をする者 事件との関係 特11出願人 人 浜松ホトニクス株式会社 (郵便番号 101) 東京都千代田区岩本町三丁目5番地2号フォアサイトビ
ル4階 明細書の「発明の詳細な説明」及び「図面の簡単な説明
」の欄 6 補正の内容 (1)  明細書第5頁第11行目の「ダイボンディン
グパッド」を「ダイボンディングパッド」に補正す゛る
。 (2)  明細書第8頁第6行目の「されている。」の
後に、「ポンディングパッド1aとワイヤボンディング
領域6とは、金線以外の導電線材、例えばアルミ線等で
電気的に接続してもよい。」を挿入する。 (3)  明細書第10頁第13行目から第11頁第5
行目の「そして・・・ある。」を削除し、以下の文章を
挿入する。 「そして全体位置決め穴17a、17b等は間隔pで、
一連化固定部材11上に配列形成されており、ダイボン
ディング装置に固定する際は、例えばn個離れた複数の
全体位置決め穴にダイボンディング装置のガイドビン(
図示せず)を挿入して、一連化固定部材11を位置決め
固定する。すなわち、この場合、ガイドピンが挿入され
る全体位置決め穴の間隔はnXpとなり、このnxpを
長くすれば、すなわち「1を大きくすればするほど、こ
の一連化固定部月11を位置:h’i度高くダイボンデ
ィング装置に位置決め同定できる。そして、上記のよう
にダイボンディング装置に固定された一連化固定部材1
1上の個々の固定部tA’ 13 a 。 1、3 b環上に固定されたFPC18a、18bのそ
れぞれに光半導体素子チップをダイボンディングする。 」 以  上

Claims (1)

  1. 【特許請求の範囲】 1、光半導体素子チップと、 前記光半導体素子チップがダイボンディングされるダイ
    ボンディングパッドを有する可撓性配線基板と、 位置決め手段を有し、前記可撓性配線基板が固定されて
    いる固定部材とを含み、 前記光半導体素子チップが、前記可撓性配線基板の前記
    ダイボンディングパッド上に、前記位置決め手段に対し
    て位置決めダイボンディングされている光半導体装置。 2、前記可撓性配線基板の前記ダイボンディングパッド
    の裏面側に光を透過しない補強板が張り付けられ、裏面
    側からの光の入射を防止している請求項1記載の光半導
    体装置。 3、光半導体装置の製造方法において、 ダイボンディングパッドを有する可撓性配線基板を、位
    置決め手段を有する固定部材の所定の位置に固定する固
    定工程と、 前記固定工程後、前記位置決め手段を利用して光半導体
    チップを前記ダイボンディングパッド上に正確に位置決
    めダイボンディングするダイボンディング工程とを含む
    光半導体装置の製造方法。 4、前記固定工程において、前記固定部材が複数の固定
    部材が一連となっている固定部材連続体で、この固定部
    材連続体に全体位置決め手段が設けられているものを使
    用し、個々の固定部材のそれぞれに可撓性配線基板を固
    定し、 前記ダイボンディング工程において、前記全体位置決め
    手段を利用し、それぞれの固定部材に対応する可撓性配
    線基板上のダイボンディングパッドに光半導体チップを
    ダイボンディングし、更にダイボンディング工程の後、
    個々の固定部材を切断分離する切断分離工程を含む請求
    項3記載の光半導体装置の製造方法。
JP1027232A 1989-02-06 1989-02-06 光半導体装置及びその製造方法 Expired - Fee Related JP2724191B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1027232A JP2724191B2 (ja) 1989-02-06 1989-02-06 光半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1027232A JP2724191B2 (ja) 1989-02-06 1989-02-06 光半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH02206179A true JPH02206179A (ja) 1990-08-15
JP2724191B2 JP2724191B2 (ja) 1998-03-09

Family

ID=12215331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1027232A Expired - Fee Related JP2724191B2 (ja) 1989-02-06 1989-02-06 光半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2724191B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002017405A1 (de) * 2000-08-23 2002-02-28 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu dessen herstellung, modul und vorrichtung mit einem solchen modul

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171462U (ja) * 1983-05-04 1984-11-16 ソニー株式会社 固体撮像素子の取付け構造
JPS6316676A (ja) * 1986-07-08 1988-01-23 Canon Inc 光半導体装置
JPS6365253A (ja) * 1986-09-04 1988-03-23 Osaka Gas Co Ltd 給湯装置
JPS6365253U (ja) * 1986-10-20 1988-04-30

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171462U (ja) * 1983-05-04 1984-11-16 ソニー株式会社 固体撮像素子の取付け構造
JPS6316676A (ja) * 1986-07-08 1988-01-23 Canon Inc 光半導体装置
JPS6365253A (ja) * 1986-09-04 1988-03-23 Osaka Gas Co Ltd 給湯装置
JPS6365253U (ja) * 1986-10-20 1988-04-30

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002017405A1 (de) * 2000-08-23 2002-02-28 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu dessen herstellung, modul und vorrichtung mit einem solchen modul
JP2004507114A (ja) * 2000-08-23 2004-03-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電的構成素子及びその製造方法並びに複数の光電的構成素子を備えたモジュール及びそのようなモジュールを備えた装置
US7446347B2 (en) 2000-08-23 2008-11-04 Osram Opto Semiconductors Gmbh Optoelectronic component and method for the production thereof, module and device comprising a module of this type
DE10041328B4 (de) 2000-08-23 2018-04-05 Osram Opto Semiconductors Gmbh Verpackungseinheit für Halbleiterchips

Also Published As

Publication number Publication date
JP2724191B2 (ja) 1998-03-09

Similar Documents

Publication Publication Date Title
JP3507251B2 (ja) 光センサicパッケージおよびその組立方法
US5995229A (en) Optical displacement measuring apparatus
EP0390996B1 (en) IC card module
EP1351319A2 (en) Package for optical semiconductor
US20060239034A1 (en) Light system with an attachment structure that is insert molded to a light guide
JPH04254807A (ja) 光組立体
US6144107A (en) Solid state pickup device excellent in heat-resistance and method of manufacturing the device
JPH10253652A (ja) センサ装置及びその製造方法並びにその製造に用いられるリードフレーム
EP0484062B1 (en) A semiconductor device comprising two integrated circuit packages
JP2001035972A (ja) 半導体装置及びその製造方法
US4829362A (en) Lead frame with die bond flag for ceramic packages
CN108933151B (zh) 一种影像传感芯片的封装结构以及封装方法
US5105261A (en) Semiconductor device package having particular lead structure for mounting multiple circuit boards
JP2002176184A (ja) 赤外線データ通信モジュールおよびその製造方法
JPH02206179A (ja) 光半導体装置及びその製造方法
SE515880C2 (sv) Sätt att tillverka en optisk kopplingsenhet
US20020067554A1 (en) Optical module
US20030113076A1 (en) Optical electronic device
KR100208634B1 (ko) 표면 실장형 반도체 장치
US5877545A (en) Encapsulated printed circuit assembly and method and manufacturing the same
KR100208635B1 (ko) 표면 실장형 반도체 장치
TWI785195B (zh) 半導體裝置
US6973227B2 (en) Optical communication device
JPS6236563U (ja)
JPH05114751A (ja) 光半導体装置

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071128

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees