JPH02203616A - Ｅｃｌバイアス回路 - Google Patents
Ｅｃｌバイアス回路Info
- Publication number
- JPH02203616A JPH02203616A JP1022610A JP2261089A JPH02203616A JP H02203616 A JPH02203616 A JP H02203616A JP 1022610 A JP1022610 A JP 1022610A JP 2261089 A JP2261089 A JP 2261089A JP H02203616 A JPH02203616 A JP H02203616A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ecl
- bias
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は交流結合した信号に直流バイアスを与えてＥＣ
Ｌ （Ｅｋｎｉ ｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉ
ｃ ） Ｉ Ｃ出力波形をデユティ５０％にする回路に
係シ、特にＥＣＬＩＣの出力安定を実現するためのＥＣ
Ｌバイアス回路に関するものである。
Ｌ （Ｅｋｎｉ ｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉ
ｃ ） Ｉ Ｃ出力波形をデユティ５０％にする回路に
係シ、特にＥＣＬＩＣの出力安定を実現するためのＥＣ
Ｌバイアス回路に関するものである。
従来のＥＣＬバイアス回路の一例を第３図に示し説明す
る。
る。
従来、との種の交流結合した信号に直流バイアスを与え
てＥＣＬ ＩＣ出力波形をデユティ５０％にする回路は
、この第３図に示すように、信号に対しバッファとなる
トランジスタ２１と抵抗器２２、直流成分をカットする
コンデンサ２３および新たにＥＣＬ ＩＣ出力波形をデ
ユティ５０％にするために直流バイアスを供給する４つ
の抵抗器２４．２５，２６．２７によって構成されてい
た。
てＥＣＬ ＩＣ出力波形をデユティ５０％にする回路は
、この第３図に示すように、信号に対しバッファとなる
トランジスタ２１と抵抗器２２、直流成分をカットする
コンデンサ２３および新たにＥＣＬ ＩＣ出力波形をデ
ユティ５０％にするために直流バイアスを供給する４つ
の抵抗器２４．２５，２６．２７によって構成されてい
た。
２８はＥＣＬ ＩＣ，２９は抵抗器である。なお、Ａは
信号入力部を示し、Ｂは信号出力部、Ｃは負電圧電源を
示す。
信号入力部を示し、Ｂは信号出力部、Ｃは負電圧電源を
示す。
そして、ＥＣＬ ＩＣ出力波形にデユティ５０％を得
るために第３図に示す抵抗器２４，２５．２６゜２７に
よって供給される直流バイアスレベルは第４図に示すよ
うにＥＣＬＩＣ２Ｂの入力識別レベルとほぼ同じ電圧レ
ベルとなっている。
るために第３図に示す抵抗器２４，２５．２６゜２７に
よって供給される直流バイアスレベルは第４図に示すよ
うにＥＣＬＩＣ２Ｂの入力識別レベルとほぼ同じ電圧レ
ベルとなっている。
第４図は第３図の動作説明に供する波形図で、（ａ）お
よびΦ）は「信号有」のときのＦＪＣＬ ＩＣおよび
ＢＣＬ ＩＣ出力を示したものであｌ、（ｃ）および
（ｄ）は「信号熱」のときのＥＣＬ ＩＣ入力および
ＥＣＬ ＩＣ出力を示したものである。
よびΦ）は「信号有」のときのＦＪＣＬ ＩＣおよび
ＢＣＬ ＩＣ出力を示したものであｌ、（ｃ）および
（ｄ）は「信号熱」のときのＥＣＬ ＩＣ入力および
ＥＣＬ ＩＣ出力を示したものである。
上述した従来のＥＣＬバイアス回路では、信号入力があ
るときは第４図の（ｂ） Ｋ示すように、ＥＣＬＩＣは
デユティ５０％の良好な波形を出力するが、信号入力が
無くなったとき供給しているバイアスレベルとＥＣＬ
ＩＣの識別レベルがほぼ同じのため、雑音、電圧変動
によシ第４図に示したように供給レベルが変動し、信号
がないにもかかわらず第４図の（ｄ）に示すようにＥＣ
Ｌ ＩＣ出力に不要な波形が現われてしまうという課
題があった。
るときは第４図の（ｂ） Ｋ示すように、ＥＣＬＩＣは
デユティ５０％の良好な波形を出力するが、信号入力が
無くなったとき供給しているバイアスレベルとＥＣＬ
ＩＣの識別レベルがほぼ同じのため、雑音、電圧変動
によシ第４図に示したように供給レベルが変動し、信号
がないにもかかわらず第４図の（ｄ）に示すようにＥＣ
Ｌ ＩＣ出力に不要な波形が現われてしまうという課
題があった。
〔課題を解決するための手段〕
本発明のＥＣＬバイアス回路は、交流結合した信号に直
流バイアスを与えてＥＣＬ ＩＣ出力波形をデユティ
５０％にする回路において、信号入力を検出する回路と
、この回路の出力を入力とじ信号の有無を判定する回路
と、直流バイアスをＥＣＬレベルの「Ｌ」レベルまで引
き込んでしまう回路と、この回路の出力を入力とし抵抗
器で構成された直流バイアス回路を備えてなるものであ
る。
流バイアスを与えてＥＣＬ ＩＣ出力波形をデユティ
５０％にする回路において、信号入力を検出する回路と
、この回路の出力を入力とじ信号の有無を判定する回路
と、直流バイアスをＥＣＬレベルの「Ｌ」レベルまで引
き込んでしまう回路と、この回路の出力を入力とし抵抗
器で構成された直流バイアス回路を備えてなるものであ
る。
本発明においては、ＥＣＬ ＩＣの出力を安定にし、
不要な出力波形を発出しない。
不要な出力波形を発出しない。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明によるＥＣＬバイアス回路の一実施例を
示す回路図である。
示す回路図である。
図において、１はトランジスタ、２は抵抗器、３は直流
成分をカットするコンデンサで、これらは信号に対しバ
ッファとなる。
成分をカットするコンデンサで、これらは信号に対しバ
ッファとなる。
４はピーク検出回路で、このピーク検出回路４は信号入
力を検出する回路を構成している。５゜６は抵抗器、Ｔ
は比較判定回路で、これらは信号の有無を判定する回路
を構成している。また、この比較判定回路７は直流バイ
アスをＥＣＬレベルの「Ｌ」レベルまで引き込んでしま
う回路を構成している。８，９．１０．１１は抵抗器で
、これらは直流バイアス供給回路を構成している。１２
はＥＣＬ ＩＣ，１３は抵抗器である。そして、人は
信号入力部を示し、Ｂは信号出力部、Ｃは負電圧電源を
示す。
力を検出する回路を構成している。５゜６は抵抗器、Ｔ
は比較判定回路で、これらは信号の有無を判定する回路
を構成している。また、この比較判定回路７は直流バイ
アスをＥＣＬレベルの「Ｌ」レベルまで引き込んでしま
う回路を構成している。８，９．１０．１１は抵抗器で
、これらは直流バイアス供給回路を構成している。１２
はＥＣＬ ＩＣ，１３は抵抗器である。そして、人は
信号入力部を示し、Ｂは信号出力部、Ｃは負電圧電源を
示す。
第２図は第１図の動作説明に供する波形図で、（ａ）お
よび（ｂ）は「信号有」のときのＥＣＬ ＩＣ入力お
よびＥＣＬ ＩＣ出力を示したものであり、（Ｃ）お
よび（ｄ）は「信号熱」のときのＥＣＬ ＩＣ入力Ｅ
ＣＬ ＩＣ出力を示したものである。
よび（ｂ）は「信号有」のときのＥＣＬ ＩＣ入力お
よびＥＣＬ ＩＣ出力を示したものであり、（Ｃ）お
よび（ｄ）は「信号熱」のときのＥＣＬ ＩＣ入力Ｅ
ＣＬ ＩＣ出力を示したものである。
つぎに第１図に示す実施例の動作を第２図を参照して説
明する。
明する。
まず、信号入力があるとき、ＥＣＬＩＣ１２の直流レベ
ル供給は抵抗器８，９，１０．１１によって行なわれ、
第２図に示すように、直流バイアス電圧はＥＣＬ Ｉ
Ｃ識別レベルにほぼ同じでＥＣＬＩＣ１２は第２図Φ）
に示すようにデユティ５０％の波形を出力する。
ル供給は抵抗器８，９，１０．１１によって行なわれ、
第２図に示すように、直流バイアス電圧はＥＣＬ Ｉ
Ｃ識別レベルにほぼ同じでＥＣＬＩＣ１２は第２図Φ）
に示すようにデユティ５０％の波形を出力する。
つぎに、信号入力がないときには、信号がないことをピ
ーク検出回路４で検出し、比較判定回路７にて信号入力
がないことを判定し、ＥＣＬ ＩＣに入力している直
流バイアスのレベルをＥＣＬの「Ｌ」レベルに引き込ん
でしまい、雑音、電圧変動があってもＥＣＬＩＣ１２の
識別レベルと直流バイアスレベルに電圧差があるため、
第２図（ｄ）に示すようにＥＣＬ ＩＣ出力は「Ｌ」
固定となシ、不要な出力波形は現われない。
ーク検出回路４で検出し、比較判定回路７にて信号入力
がないことを判定し、ＥＣＬ ＩＣに入力している直
流バイアスのレベルをＥＣＬの「Ｌ」レベルに引き込ん
でしまい、雑音、電圧変動があってもＥＣＬＩＣ１２の
識別レベルと直流バイアスレベルに電圧差があるため、
第２図（ｄ）に示すようにＥＣＬ ＩＣ出力は「Ｌ」
固定となシ、不要な出力波形は現われない。
以上説明したように本発明は、信号入力を検出する回路
と、信号の有無を判定する回路と、直流バイアスをＥｃ
Ｌレベルの「Ｌ」レベルまで引き込んでしまう回路と、
直流バイアスを供給する回路を備えることによ、ｉｊ）
、ＥＣＬ ＩＣの出力を安定にし、不要表出力波形を
発出しない効果がある。
と、信号の有無を判定する回路と、直流バイアスをＥｃ
Ｌレベルの「Ｌ」レベルまで引き込んでしまう回路と、
直流バイアスを供給する回路を備えることによ、ｉｊ）
、ＥＣＬ ＩＣの出力を安定にし、不要表出力波形を
発出しない効果がある。
第１図は本発明によるＥＣＬバイアス回路の一実施例を
示す回路図、第２図は第１図の動作説明に供する波形図
、第３図は従来のＥＣＬバイアス回路の一例を示す回路
図、第４図は第３図の動作３・・・・コンデンサ、４・
・・・ピーク検出回路、５．６・−・・抵抗器、Ｔ・・
・・比較判定回路、８〜１１・・・−抵抗器、１２・―
番ＩＩＥＣＬ ＩＣ，１３・拳・・抵抗器。
示す回路図、第２図は第１図の動作説明に供する波形図
、第３図は従来のＥＣＬバイアス回路の一例を示す回路
図、第４図は第３図の動作３・・・・コンデンサ、４・
・・・ピーク検出回路、５．６・−・・抵抗器、Ｔ・・
・・比較判定回路、８〜１１・・・−抵抗器、１２・―
番ＩＩＥＣＬ ＩＣ，１３・拳・・抵抗器。
Claims (1)
- 交流結合した信号に直流バイアスを与えてＥＣＬＩＣ出
力波形をデユテイ５０％にする回路において、信号入力
を検出する回路と、この回路の出力を入力とし信号の有
無を判定する回路と、直流バイアスをＥＣＬレベルの「
Ｌ」レベルまで引き込んでしまう回路と、この回路の出
力を入力とし抵抗器で構成された直流バイアス回路を備
えてなることを特徴とするＥＣＬバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1022610A JPH02203616A (ja) | 1989-02-02 | 1989-02-02 | Ｅｃｌバイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1022610A JPH02203616A (ja) | 1989-02-02 | 1989-02-02 | Ｅｃｌバイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02203616A true JPH02203616A (ja) | 1990-08-13 |
Family
ID=12087609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1022610A Pending JPH02203616A (ja) | 1989-02-02 | 1989-02-02 | Ｅｃｌバイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02203616A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457508A (ja) * | 1990-06-27 | 1992-02-25 | Nec Corp | 受信回路 |
| JPH07321615A (ja) * | 1994-05-26 | 1995-12-08 | Nec Corp | クロックデューティー補償回路 |
-
1989
- 1989-02-02 JP JP1022610A patent/JPH02203616A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457508A (ja) * | 1990-06-27 | 1992-02-25 | Nec Corp | 受信回路 |
| JPH07321615A (ja) * | 1994-05-26 | 1995-12-08 | Nec Corp | クロックデューティー補償回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5729208A (en) | Apparatus for detecting open circuit in hard disk drive | |
| JPH02203616A (ja) | Ｅｃｌバイアス回路 | |
| JPH04290966A (ja) | 低電源電圧検出回路 | |
| GB2295702A (en) | Control device for power conservation | |
| EP0589164A1 (en) | Data slicer with hold | |
| TWI837730B (zh) | 快速放電之升壓轉換器 | |
| JP3282402B2 (ja) | 直線検波回路 | |
| JPS63305755A (ja) | スイッチング電源制御回路 | |
| JP3269184B2 (ja) | スイッチ信号の入力回路 | |
| KR100532378B1 (ko) | 오프셋 전류방지회로를 가지는 전파 정류기 | |
| JP2517667B2 (ja) | 整流回路 | |
| JPS6267466A (ja) | 増幅器の出力表示回路 | |
| JPS59187826U (ja) | 安定化電源回路 | |
| JP2586732B2 (ja) | 検波回路 | |
| JPS6018017A (ja) | リセツト回路 | |
| JPS60249867A (ja) | スイッチングレギュレータのパルス幅制御回路 | |
| JPH0351903A (ja) | パワーオンリセット監視回路 | |
| JPS586012Y2 (ja) | 定電圧電源回路 | |
| JPH0682496A (ja) | 電圧比較回路 | |
| JPS5873665U (ja) | 電圧抑制回路 | |
| JPH04319814A (ja) | パルス回路 | |
| JPS6024707A (ja) | バイアス回路 | |
| JPH0349168B2 (ja) | ||
| JPH046281B2 (ja) | ||
| JPS6186807A (ja) | プログラマブルコントロ−ラの入力回路 |