JPH02194731A - Ｆ／ｖコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は周波数／電圧変換器（以下、Ｆ／Ｖコンバータ
）における応答速度の改善に関するものである。

〈従来の技術〉 従来のＦ／Ｖコンバータは、例えば被測定信号を整流し
、周波数に応じたパルス密度の信号を得ている。そして
この整流波形をＲＣフィルタで平滑して、被測定信号の
周波数に比例した直流電圧を得ている。

〈発明が解決しようとする課題〉 しかしＲＣフィルタを用いているため被測定信号の周波
数が変化した場合、定常値に到達するまで数サイクルを
必要とする。即ち、応答性が悪い問題がある。また、被
測定信号が低周波の信号であると、得られる直流電圧に
含まれるリップルが大きくなる問題もある。

本発明の目的は、定常状態に達するまでの時間が短く、
かつリップルの無いＦ／Ｖコンバータを提供することで
ある。

〈課題を解決するための手段〉 本発明は、上記課題を解決するために 被測定信号の周期に応じた期間基準クロックを計数し、
周期に応じた計数値（Ｎ１）を出力するカウンタと、 基準電圧（Ｖｒ）を発生する基準電圧発生器と、 後述する乗算形ＤＡＣの出力端と基準電圧発生器の出力
端とが反転入力端子に接続される演算増幅器と、 この演算増幅器の出力電圧（Ｖ）をリファレンス電圧と
して導入するとともに前記カウンタの計数値（Ｎ１）を
導入し、（Ｎ１・ν）に比例した信号（Ｊａｎ　）を出
力する乗算形ＤＡＣと、 からなる手段を講じたものである。

く作用〉 本発明では乗算形ＤＡＣを演算増幅器の帰還回路に挿入
している。そして演算増幅器の反転入力端子には乗算形
ＤＡＣの出力電流■ａを加え、これが抵抗Ｒ１を経由し
て基準電圧発生器４へ流れる（電流ＩＴ）ように構成し
ている。即ち乗算形［ＩＡＣの出力電流１１１１ｔ＝Ｉ
ｒである０乗算形ＤＡＣは、この演算増幅器の出力電圧
（Ｖ）をリファレンス電圧として導入するとともに被測
定信号の周波数（ｆχ）に反比例したデジタル信号（Ｎ
１）を導入し、この乗算をして出力している。従って、 Ｉ　ｒ＝　Ｉ　１ＩＩｔ＝Ａ−８１・Ｖなる関係がある
（Ａは定数）、従ッテ、Ｖ　＝　Ｉ　ｒ　／Ａ−Ｎ１＝
に−ｆｘとなり、周波数に比例した電圧信号を得ること
ができる（Ｋは定数）。

〈実施例〉 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明に係るＦ／Ｖコンバータの一実施例を示
す図、第２図はカウンタ制御回路から出力されるラッチ
信号とクリア信号のタイミングを示すタイムチャート、
第３図は第２図のラッチ信号とクリア信号の発生部を時
間的に拡大して描いた図である。

第１図において、１はカウンタ制御回路であり被測定信
号（入カニ第２図（１）参照）を導入し、カウンタ２ヘ
ラッチ信号とクリア信号を出力するものである。第２図
と第３図を用いて説明すると、カウンタ制御回路１は入
力の被測定信号の立上がりエツジ（立下がりエツジでも
よい）を検出するたびに第２図、第３図（３）に示すラ
ッチ信号を出力する。更にこのラッチ信号を出力した後
、第２図。

第３図の（４）に示すようにクリア信号を出力する。

このようなｔＩ４能のカウンタ制御回路ｌは論理素子等
を用いて容易に構成することができるので具体的構成の
説明は省略する。カウンタ制御回路１は被測定信号の周
期ごとにラッチ信号とクリア信号を出力する。

基準クロック発生器３は周波数／ｒが一定（既知）な基
準クロック（第２図ａ）参照）をカウンタ２へ出力する
。

２はカウンタであり被測定信号の周期ごとに基準クロッ
クを計数し、周期に応じた計数値（Ｎ１）を出力するも
のである。説明を加えると、カウンタ２は基準クロック
のパルス数を計数するが、カウンタ制御回路１からラッ
チ信号（第２図（３）参照）が加えられるたびに、この
加えられた時点での計数値を保持して後述する乗算形Ｄ
ＡＣ６へ出力する。

そしてカウンタ制御回路１からクリア信号（第２図（４
）参照）が加えられるたびに、それまで計数した内容を
クリアし、再び０”から計数を開始する。即ちカウンタ
１からは被測定信号の周期に応じた計数値（Ｎ１）が出
力される。

４は基準電圧発生器であり、基準電圧（Ｖｒ）を出力す
る。５は演算増幅器であり、抵抗Ｒ１を介して反転入力
端子に基準電圧発生器４が接続される。更にこの反転入
力端子に後述する乗算形ＤＡＣの出力端子が接続される
。非反転入力端子は例えば共通電位に接続される。

６は乗算形ＤＡＣであり、入力抵抗Ｒ２を持ち、演算増
幅器５の出力電圧（Ｖ）をリファレンス電圧として導入
している。第１図において乗算形ＤＡＣ６の内部回路は
、等価アナログ回路として描いたものである。ブラック
ボックスＢＸ部は、Ｎ１・Ｖの演算を行う部分であるが
、この部分は本発明と関係がないのでその説明は省略す
る０以上のような乗１形ＤＡＣはＩＣパッケージに組込
まれ市販されているものを使用できる。

要するに乗算形ＤＡＣ６は入力抵抗Ｒ２を持ち、リファ
レンス電圧Ｖが加えられると、その入力電流は、Ｉ　ｔ
ｒｔ　＝　Ｖ　／　Ｒ２で表わされる。そしてカウンタ
２の計数値（Ｎ１）を導入し、Ｎ１・Ｖに比例した信号
電流１吋を演算増幅器５の反転入力端子へ帰還する。

増幅器５の出力端から後述するように被測定信号の周波
数に比例した電圧信号が得られる。

以下、動作説明をする０本発明は乗算形ＤＡＣ６を演算
増幅器５の帰還回路に挿入しており以下のように特徴的
動作を行わせることができる。カウンタ２は基準クロッ
クを計数し、被測定信号の周期に応じた計数値（Ｎ１）
を乗算形ＤＡＣ６へ加えている。ここで基準クロックの
周波数を／ｒとし、被測定信号の周波数をＩχとすれば
カウンタ計数値（Ｎ１）と周波数との間には（１）式の
関係がある。

／ｚ・Ｎ１＝／ｒ　　　　　　　　　　　　　　（１）
一方、乗算形ＤＡＣ６の入力電流は上述のようにＩｎ＝
Ｖ／Ｒ２である。まな、カウンタ２からデジタル人力Ｎ
１を導入しているので、乗算形ＤＡＣ６の最大入力デジ
タル値をＮＮとすると、ｆ！算形ＤＡＣ６の出力電流Ｉ
　０１１１は（２）式で表わされる。

Ｉ　ｎ＝Ｎ１　・Ｉ　ｌｒＬ／ＮＨ ＝（Ｎ１・ν）　／　（ＮＨ−Ｒ２）　　　　　　　（
２）基準電圧発生器４の出力電圧（Ｖｒ）により抵抗Ｒ
１に流れる電流Ｉ　ｒ　（＝−Ｖｒ　／Ｒ１）は、乗算
形ＤＡＣ６の出力端から流れるので、 Ｉ　ｒ　＝　Ｉ呟 である、従って、（３）式が成立つ。

Ｉ　ｒ　＝＝ｖｒ／旧 ＝　（８１，Ｖ　）　／　（ＮＭ、　Ｒ２）　　　　　
　（３）ここで Ｒ１＝８２ に設定すると Ｖ　＝ＮＨ−ｖｒ／Ｎ１ ＝ｆｘ　・ＮＨ−Ｖｒ／／ｒ ＝に−ｆχ なお　ｋ　＝Ｉ４Ｈ−Ｖｒ　／　／　ｒ従って、入力（
被測定信号）の周波数Ｉχのレンジに合わせてｋを設定
しておけば、Ｉχに比例した電圧Ｖを演算増幅器５から
取出すことができる。

なお、入力である被測定信号の周波Ｒ／χが基準クロッ
クの周波数／ｒに近似する程高い場合は、カウンタ２の
計数値（Ｎ１）が小さくなり正確性を損う、そこでこの
ような場合はカウンタ制御回路１において被測定信号を
分周することができる。

また、被測定信号の周波数Ｉχが基準クロックの周波数
／ｒに比べて非常に低周波の場合は、被測定信号の周期
内においてカウンタ２の計数がオーバフローする。この
ような場合、基準クロックを分周し、この分周した基準
クロックをカウンタ２へ加えることができる。

く本発明の効果〉 以上述べたように本発明によれば１周期のカウント結果
がでた直後にリップルのない周波数Ｉχに比例した直流
電圧を得ることができる。従って発明の目的を達成する
ことができる。

【図面の簡単な説明】

第１図は本発明に係るＰ／Ｖコンバータの一実綿例を示
す図、第２図はカウンタ制御回路から出力されるラッチ
信号とクリア信号のタイミングを示すタイムチャート、
第３図は第２図のラッチ信号とクリア信号の発生部を時
間的に拡大して描いた図である。 ２・トカウンタ、３・・・基準タロツク発生器、４・・
・基準電圧発生器、５・・・演算増幅器、６・・・乗算
形ＤＡＣ０

Claims (1)

1. 【特許請求の範囲】 被測定信号の周期に応じた期間基準クロックを計数し、
   周期に応じた計数値（Ｎ１）を出力するカウンタと、 基準電圧（−Ｖｒ）を発生する基準電圧発生器と、 後述する乗算形デジタル・アナログ変換器（以下単に乗
   算形ＤＡＣと記す）の出力端と基準電圧発生器の出力端
   とが反転入力端子に接続される演算増幅器と、 この演算増幅器の出力電圧（Ｖ）をリファレンス電圧と
   して導入するとともに前記カウンタの計数値（Ｎ１）を
   導入し、（Ｎ１・Ｖ）に比例した信号（Ｉｏｕｔ）を出
   力する乗算形ＤＡＣと、 を備え演算増幅器から被測定信号の周波数に比例した電
   圧を得るようにしたＦ／Ｖコンバータ。