JPH02194476A - 論理回路変換方式 - Google Patents
論理回路変換方式Info
- Publication number
- JPH02194476A JPH02194476A JP1014312A JP1431289A JPH02194476A JP H02194476 A JPH02194476 A JP H02194476A JP 1014312 A JP1014312 A JP 1014312A JP 1431289 A JP1431289 A JP 1431289A JP H02194476 A JPH02194476 A JP H02194476A
- Authority
- JP
- Japan
- Prior art keywords
- rule
- conversion
- order
- circuit
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 3
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理回路の変換方式に関し、特にルールベース
に格納された変換ルールにしたがって変換を行なう方式
に関する。
に格納された変換ルールにしたがって変換を行なう方式
に関する。
従来、この種の方式では、変換時にルール適用で競合が
生ずる場合の競合解消法には、主として以下の２つの方
法があった。１つは、変換前に適用順を指定しておくこ
とによって変換実行時の競合を回避する方法、もう１つ
は、変換実行時に適当に設定された基準にしたがって競
合解消をする方法である。
生ずる場合の競合解消法には、主として以下の２つの方
法があった。１つは、変換前に適用順を指定しておくこ
とによって変換実行時の競合を回避する方法、もう１つ
は、変換実行時に適当に設定された基準にしたがって競
合解消をする方法である。
上述した従来の競合解消法のうち、変換前に適用順を決
めておく方法では、変換後の論理回路の速度、ゲート数
、配線数等の基準が変わると、適用順を格納したルール
適用順序ファイルを人手で修正しなければならないとい
う欠点がある。また、実行時に競合解消をする方法では
、変換処理が複雑となり、処理時間が増大するという欠
点がある。
めておく方法では、変換後の論理回路の速度、ゲート数
、配線数等の基準が変わると、適用順を格納したルール
適用順序ファイルを人手で修正しなければならないとい
う欠点がある。また、実行時に競合解消をする方法では
、変換処理が複雑となり、処理時間が増大するという欠
点がある。
本発明の論理回路変換方式の構成は、あるテクノロジで
実現された論理回路をルールベースに格納されたルール
にしたが−）て他の論理回路へ変換する論理回路変換方
式において、変換後の回路が適当な基準にり、たがって
ｎ適化されるように変換ルールの適用順を変換処理し２
て先立って決定しておくルール優先順位決定部と、この
ルール適用順位決定部が出力したルール適用順序ファイ
ルと前記ルールベースとを入力して論理回路を変換する
変換処理部とを含んで構成されることを特徴とする。
実現された論理回路をルールベースに格納されたルール
にしたが−）て他の論理回路へ変換する論理回路変換方
式において、変換後の回路が適当な基準にり、たがって
ｎ適化されるように変換ルールの適用順を変換処理し２
て先立って決定しておくルール優先順位決定部と、この
ルール適用順位決定部が出力したルール適用順序ファイ
ルと前記ルールベースとを入力して論理回路を変換する
変換処理部とを含んで構成されることを特徴とする。
〔実施例］
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のデータの流れを中心に示す
ブロック図であり、変換ルールベース１１には、変換前
のテクノロジの回路またはブロックと、その回路または
ブロックと論理的に等価な変換後のテクノロジの回路ま
たはブロックとが対になったルールが格納されている。
ブロック図であり、変換ルールベース１１には、変換前
のテクノロジの回路またはブロックと、その回路または
ブロックと論理的に等価な変換後のテクノロジの回路ま
たはブロックとが対になったルールが格納されている。
第２図にそのルールの例を示す。図中２１は変換前テク
ノロジの回路であり、図中２り２は２１と論理的に等価
な変換後のチク、フロンのブロックである。
ノロジの回路であり、図中２り２は２１と論理的に等価
な変換後のチク、フロンのブロックである。
このルールは、変換前のテクノロジの回路２１、が、変
換後のテクノロジでは１つのプロ・ツク２２で実現でき
ることを示している。一般に、１つの変換前のテクノロ
ジの回路またはブロックを変換後のテクノロジで実現す
る際１、ごは、複数の等価回路またはブロックが考えら
れるが、それらも変換ルールベースに格納されている。
換後のテクノロジでは１つのプロ・ツク２２で実現でき
ることを示している。一般に、１つの変換前のテクノロ
ジの回路またはブロックを変換後のテクノロジで実現す
る際１、ごは、複数の等価回路またはブロックが考えら
れるが、それらも変換ルールベースに格納されている。
ルール優先順位決定部１２には、変換ルールベース１１
のルールの優先順位を決定し、ルール適用順序ファイル
１３にイの順番を格納する。優先順位の基準としては、
速度、ゲート数、配線数を与−えることができる。
のルールの優先順位を決定し、ルール適用順序ファイル
１３にイの順番を格納する。優先順位の基準としては、
速度、ゲート数、配線数を与−えることができる。
速度を基準として指定した場合には、論理的に等価な変
換後の回路、または、ブロックを有するルールのうちで
、遅延時間が最小の変換後の回路またはブロックをもつ
ル・−ルを選ぶ。そのようにして選んだルールのうち、
変換前の回路またはブロックの遅延時間が大きく、かつ
、変換後の回路、Ｊたは、ブロックの遅延時間との比が
大きいルールに高い優先順位を与える。ゲート数、配線
数を基準として指定した場合も同様である。
換後の回路、または、ブロックを有するルールのうちで
、遅延時間が最小の変換後の回路またはブロックをもつ
ル・−ルを選ぶ。そのようにして選んだルールのうち、
変換前の回路またはブロックの遅延時間が大きく、かつ
、変換後の回路、Ｊたは、ブロックの遅延時間との比が
大きいルールに高い優先順位を与える。ゲート数、配線
数を基準として指定した場合も同様である。
変換処理部１４は、変換対生となる変換前回路１５に対
して変換ルールベース１１の中のルールを、ルール適用
順序ファイル１３の中の順にしたがって適用して変換後
回路１６を出力する。
して変換ルールベース１１の中のルールを、ルール適用
順序ファイル１３の中の順にしたがって適用して変換後
回路１６を出力する。
以Ｅ説明したように本発明は、速度、ゲート数、配線数
を最適にするようにルール適用順を自動決定することに
よって、ルール適用順序ファイルの人手編集が不要にな
るという効果がある。
を最適にするようにルール適用順を自動決定することに
よって、ルール適用順序ファイルの人手編集が不要にな
るという効果がある。
また、ルール適用順を予め決定しておくことにより、変
換処理を単純、かつ、高速にできるという効果がある。
換処理を単純、かつ、高速にできるという効果がある。
中心に示すブロック図、第２図は変換ルールの一例を示
す回路図である。
す回路図である。
１１・・・変換ルールベース、］２・・ルール優先順位
決定部、１３・・・ルール適用順序ファイル５１４・・
・変換処理部、１５・・・変換前回路、１６・・・変換
後回路、２１・・・変換ルールの変換前テクノロジの回
路、２２・・・変換ルールの変換後テクノロジのブロッ
ク。
決定部、１３・・・ルール適用順序ファイル５１４・・
・変換処理部、１５・・・変換前回路、１６・・・変換
後回路、２１・・・変換ルールの変換前テクノロジの回
路、２２・・・変換ルールの変換後テクノロジのブロッ
ク。
Claims (1)
- あるテクノロジで実現された論理回路をルールベースに
格納されたルールにしたがって他の論理回路へ変換する
論理回路変換方式において、変換後の回路が適当な基準
にしたがって最適化されるように変換ルールの適用順を
変換処理して先立って決定しておくルール優先順位決定
部と、このルール適用順位決定部が出力したルール適用
順序ファイルと前記ルールベースとを入力して論理回路
を変換する変換処理部とを含むことを特徴とする論理回
路変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1014312A JPH02194476A (ja) | 1989-01-23 | 1989-01-23 | 論理回路変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1014312A JPH02194476A (ja) | 1989-01-23 | 1989-01-23 | 論理回路変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02194476A true JPH02194476A (ja) | 1990-08-01 |
Family
ID=11857583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1014312A Pending JPH02194476A (ja) | 1989-01-23 | 1989-01-23 | 論理回路変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02194476A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06180736A (ja) * | 1992-12-14 | 1994-06-28 | Nec Corp | 論理回路最適化装置 |
-
1989
- 1989-01-23 JP JP1014312A patent/JPH02194476A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06180736A (ja) * | 1992-12-14 | 1994-06-28 | Nec Corp | 論理回路最適化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02194476A (ja) | 論理回路変換方式 | |
| JP2734966B2 (ja) | 順序回路の遅延最適化システム | |
| JPH052479A (ja) | デイジタルシグナルプロセツサ | |
| JP2001265399A (ja) | 音声ファイル編集方法及び装置 | |
| JPS63123156A (ja) | 画面エデイタにおけるテキスト編集制御方式 | |
| JPH03131976A (ja) | 論理回路の製造方法 | |
| JP2850651B2 (ja) | 静的遅延解析用並列処理システム | |
| JPH01205332A (ja) | リンケージエディタ方式 | |
| JPH06224707A (ja) | 同期式論理回路 | |
| JPS615330A (ja) | 情報処理装置 | |
| JPH02238523A (ja) | シーケンス表生成処理方式 | |
| JP3015454B2 (ja) | 同期式カウンタ | |
| JPH07160513A (ja) | 多分岐処理方式 | |
| JPH05274119A (ja) | 構成定義方式 | |
| JPH0226069A (ja) | ゲートアレイ配置方式 | |
| JPS6476278A (en) | Automatic forming system for graphic editing system | |
| JPH01241677A (ja) | 回路変換方式 | |
| JPH04137177A (ja) | 論理回路合成方式 | |
| JPH0324629A (ja) | タスク管理方法 | |
| JPH03192437A (ja) | ストリングディレクトリソート併合方式 | |
| JPH02118728A (ja) | リンケージエディタにおける多重未定義時の高速処理方式 | |
| JPS613272A (ja) | 優先順による出力情報決定方法 | |
| JPH1078973A (ja) | 順序処理記述の変換方法および装置 | |
| JPH03260722A (ja) | ソート方式 | |
| JPH04127376A (ja) | 論理回路の合成システム |