JPH02192716A - 電子ビーム描画方法 - Google Patents

電子ビーム描画方法

Info

Publication number
JPH02192716A
JPH02192716A JP1292889A JP1292889A JPH02192716A JP H02192716 A JPH02192716 A JP H02192716A JP 1292889 A JP1292889 A JP 1292889A JP 1292889 A JP1292889 A JP 1292889A JP H02192716 A JPH02192716 A JP H02192716A
Authority
JP
Japan
Prior art keywords
film
resist film
electron beam
electrons
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1292889A
Other languages
English (en)
Inventor
Akinobu Kawatsu
川津 昭信
Susumu Hoshinouchi
星之内 進
Akio Yoshida
章男 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1292889A priority Critical patent/JPH02192716A/ja
Publication of JPH02192716A publication Critical patent/JPH02192716A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、基板の導体層上に塗布したレジスト膜に、
電子ビーム露光により上記導体層のパターンを描画する
為のパターンを描画する方法に関するものである。
〔従来の技術〕
第3図は従来の電子ビーム描画方法における基板とレジ
スト膜の部分を示す断面図である。
図において、(1)は基板で、接地された導体層(2)
と樹脂層(3)から成り、]4)は上記導体層(2)上
に塗布されたレジスト膜、(5)は上記レジスト膜(4
)に向は照射された露光用の電子ビーム、(6)は上記
レジスト膜(4)の内部に進入した電子がレジスト膜(
4)を構成する高分子に衝突してエネルギを失い、上記
レジスト膜(4)の内部に滞留する電子滞留部、(7)
は上記電子滞留部(6)が作る電界による上記レジスト
膜(4)上の空間の電気力線である。
次に描画工程について説明する。電子ビーム(5)がレ
ジスト膜 ポリメタクリル酸メチル)に衝突して上記高
分子鎖を切断し、上記高分子の分子量は低下する。上記
レジスト膜(4)において、電子ビーム(5)が照射さ
れた部分と照射されない部分の分子量の違いを利用して
現象を行ない、パターンを形成する。上記の工程におい
て、電子ビームf5)はレジスト膜(4)に衝突してエ
ネルギを失い、上記レジスト膜(4)中に電子が滞留す
るが、導体層(2)は接地されているので、その電子の
一部は上記導体層(2)に吸収される。しかし、レジス
ト膜(4)が絶縁体であるので大部分の電子は上記レジ
スト膜(4)の内部に残留する。この残留した電子によ
り図示の電気力線(7)が生じ、電子ビーム(5)は、
この電気力線(7)の影響を受けて、進路を(5a)の
ように曲げられる。その後、レジスト膜(4)内部に進
入した電子ビーム(5)は電子滞留部16)の電子によ
って(5b)のように散乱される。
以上のように、従来の電子ビーム描画方法では一レジス
ト膜内部に滞留する電子によって上記レジスト膜上の空
間に生成される電界の影響を受けて電子ビームの進路が
曲げられ、上記電子ビームのレジスト膜に到達する位置
が本来描画すべき位置からずれ、さらにレジスト膜内部
でも滞留する電子による散乱を受けて、本来描画すべき
パターンとは異なったパターンが描画される欠点があっ
た。
上記のような欠点を解消するための他の電子ビーム描画
方法がある。
第4図は例えば特開昭53−39078号公報に示され
た別の従来の電子ビーム描画方法における基板とレジス
ト膜の部分を示す断面図である。図において、(8)は
4体層(2)に可変の正の電位を与える直流電源である
上記方法による描画工程を説明する。電子ビーム(5)
の照射により発生した滞留電子は、直流電源(8)の作
用で導電層(2)に吸収され電子滞留部(6)から除去
される。しかし、直流電源(8)の負極側は接地されて
導電層(2)とアースの間にあるレジスト膜(4)とそ
は上記レジスト膜(4)に直接加えられた場合に比較し
て弱く、上記レジスト膜(4)中の電子滞留部(6)か
ら電子を十分に除去することができず、電子ビーム(5
)の進路のすれ(5a)は残る。
また、第5図は例えば特開昭54−116883号公報
に示された電子ビーム描画方法における基板とレジスト
膜の部分を示す断面図である。図において。
(9)はレジスト膜(4)の表面に形成された導電性被
膜で−その一端は接地されている。
上記方法による描画工程において、導電性被膜(9)を
設けた効果を説明する。レジスト膜(4)中の電子滞留
部(6)によって生成する電界が遮蔽され、上記レジス
ト膜(4)上の空間で上記電界の電気力線(7)の方向
は基板(1)に垂直となり、電子ビーム+5+は導電性
被膜(9)に到達するまでに進路を曲げられることはな
くなる。しかし、上記導電性被膜(9)を透過して上記
レジスト膜(4)に進入した電子ビーム(5)によって
生じる電子はm一部導電体(2)と導電性被膜(9)に
吸収され残りが上記レジスト膜(4)内部に滞留するの
で一上記しシスト膜(4)に進入した電子ビーム(5)
は−電子滞留部(6)で滞留電子による散乱を受は進路
が(5b)のように曲げられる。
〔発明が解決しようとする課題〕
従来の電子ビーム描画方法は、以上説明したようにレジ
スト膜内部に滞留した電子を十分に除去することができ
す、上記レジスト膜の電子滞留部が作る電界による上記
レジスト膜上の空間における電子ビームの進路の曲がり
、また、上記電子滞留部の電子による上記電子ビームの
散乱が起こり描画歪みを生じるなどの問題点があった。
以上の状況をさらに詳しく説明すると、電子ビーム描画
工程において、レジスト膜の滞留電子存在率はレジスト
膜厚みの2乗に比例するので、従来の電子ビーム描画方
法を、レジスト膜厚が0.5μm〜1μmと比較的薄い
半導体ウェハ露光用マスク製造プロセス等にレジスト膜
厚が30μm〜50μm と厚いプリント基板製造プロ
セス等に従来の方法を用いた場合、レジスト膜の滞留電
子を十分除去できず描画歪みが生じるので、特に問題と
なっている。
この発明は上記のような問題点を解消するためになされ
たもので、レジスト膜に生成する滞留電子を除去して、
歪みのない高精度の描画パターンが描ける電子ビーム描
画方法を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る電子ビーム描画方法は、基板の4体層上
に塗布したレジスト膜に、電子ビーム露光により上記導
体層のパターンを形成する為のパターンを描画する方法
において、上記レジスト膜表面に導電性被膜を形成し、
上記導体層と上記導電性被膜の間に直流電圧を印加する
とともに、上記導体層と上記導電性被膜のいずれか一方
を接地するようにしたものである。
〔作用〕
この発明における電子ビーム描画方法は、基板の導体層
とレジスト膜表面に形成された上記導電性被膜との間に
印加された直流電圧により、電子ビーム描画工程におい
てレジスト膜中に生成する滞留電子が強制的に除去され
る。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。第1
図において、(8)は電圧可変の直流電源で、導体層(
2)が正に、導電性被膜(9)が負になるようにこれら
に電圧を印加する。この直流電源(8)の負極側は接地
されている。
その他の部分については一第5図の従来の装置と同様で
ある。
次に、電子ビーム描画工程における動作について説明す
る。レジ(9)の遮幣効果によって基板(1)に垂直と
なり、電子ビーム(5)は電気力線(7)の影響を受け
ず一上記導電性被膜19)に向って真っすぐに進む。そ
して、導電性被膜19)を透過した電子ビーム(5)は
、レジスト膜(4)に進入し、レジスト膜(4)を構成
する高分子や導体層(2)に衝突して、自らの運動エネ
ルギを失って上記レジスト膜(4)中に滞留する。
この時滞留電子は、直流電源(8)によって導体層(2
)と導電性被膜(9)の間に印加されている電界によっ
て、正極性の導体層(2)の方へ強制的に引き寄せられ
る。したがって、レジスト膜(4)中に電子滞留部(6
)は存在せず、レジスト膜(4)に進入した電子ビーム
(5)は滞留電子による散乱を受けることがなくなる。
ここで、直流電源(8)の極性の方向を第1図の場合と
逆にした場合、レジスト膜(4)中め滞留電子は一正極
性の導電性被膜(9)の方へ強制的に引き・寄せられて
、上記の場合と同様の効果が得られる。
また、レジスト膜(4)の厚みに応じて、直流電源(8
)の電圧を変化させることができる。
また、導電性被膜(9)は電子ビームを透過し易い材料
が好ましく一上記被膜(9)の形成方法としては、導電
性粒子の塗布、導電性フィルムの貼り附は又は導電性材
料の蒸着等が適している。
また、上記実施例ではレジスト膜(4)の表面に直接導
電性被膜(9)を形成したが−例えばレジスト膜の表面
に保護膜のあるドライフィルムレジスト膜に対しては、
第2図に示すように、保護膜+lotの表面に導電性被
膜19)を形成しても同様な効果が得られる。この実施
例は、例えばプリント基板の製造プロセスに用いられる
ので−レジスト膜としてドライフィルムレジストが用い
られることが多い。
ドライフィルムレジストとしてはレジストに保護膜をラ
ミネートしたものが用いられるが、予め導電性被膜を表
面に形成した保護膜をレジストにラミネートすることに
より、電子ビーム描画工程において保護膜の除去と4電
性被膜の形成を新たに行なう必要がなく、膜を形成する
方法としては、例えば−アルミニウム等の金属あるいは
炭素を蒸着する方法が適している。
(発明の効果〕 以上のように、この発明によれば導体層とレジスト膜表
面に形成された導電性被膜との間に直流電圧を印加し、
レジスト膜内部の滞留電子を強力にしかも効果的に除去
するようにしたので、描画パターンの歪みを防止し、描
画精度を向上する効果が得られる。
【図面の簡単な説明】
第1図はこの発明による一実施例を示す電子ビーム描画
方法における基板とレジスト膜の部分を示す断面図、第
2図はこの発明の他の実施例における基板とレジスト膜
の部分を示す断面図−第3図は従来の方法における基板
とレジスト膜の部分を示す断面図、第4及び第5図は別
の従来の方法における基板とレジスト膜の部分を示す断
面図である。 図において、(1)は基板、(2)は導体層、(3)は
樹脂層、(4)はレジスト膜、(5)は電子ビーム−(
6)は電子滞留部−(7)は電気力線、(8)は直流電
源、(9)は導電性被膜である。 なお、図中、同一符号は同−一又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1.  基板の導体層上に塗布したレジスト膜に、電子ビーム
    露光により上記導体層のパターンを形成する為のパター
    ンを描画する方法において、上記レジスト膜表面に導電
    性被膜を形成し、上記導体層と上記導電性被膜の間に直
    流電圧を印加すると共に、上記導体層と上記導電性被膜
    のいずれか一方を接地することを特徴とする電子ビーム
    描画方法。
JP1292889A 1989-01-20 1989-01-20 電子ビーム描画方法 Pending JPH02192716A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1292889A JPH02192716A (ja) 1989-01-20 1989-01-20 電子ビーム描画方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1292889A JPH02192716A (ja) 1989-01-20 1989-01-20 電子ビーム描画方法

Publications (1)

Publication Number Publication Date
JPH02192716A true JPH02192716A (ja) 1990-07-30

Family

ID=11818980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1292889A Pending JPH02192716A (ja) 1989-01-20 1989-01-20 電子ビーム描画方法

Country Status (1)

Country Link
JP (1) JPH02192716A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293458A (ja) * 1995-04-21 1996-11-05 Nec Corp レジストパターン形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293458A (ja) * 1995-04-21 1996-11-05 Nec Corp レジストパターン形成方法

Similar Documents

Publication Publication Date Title
Hatzakis Electron resists for microcircuit and mask production
US6007969A (en) Ultra-fine microfabrication method using an energy beam
US5047649A (en) Method and apparatus for writing or etching narrow linewidth patterns on insulating materials
US7579050B2 (en) Method for focusing patterning nano-sized structure
JPH02192716A (ja) 電子ビーム描画方法
JPS58124230A (ja) 微細パタ−ン形成方法
WO2004006307A1 (ja) 電子ビーム露光方法及びその装置
Bell et al. Atomic lithography
US7038293B2 (en) Dissipation of a charge buildup on a wafer portion
JP3022948B2 (ja) 超微細加工法
JPS5925370B2 (ja) 半導体装置の製造方法
JPH04258109A (ja) X線露光装置及びx線露光方法
JP3078164B2 (ja) 微細加工方法
KR100352492B1 (ko) 미세회로 형성방법
JP2002223059A (ja) 微細パターン形成方法
JPS60178623A (ja) 荷電ビ−ム露光方法
JPH02174216A (ja) 半導体装置の製造方法
JPH02103046A (ja) 半導体製造用マスクの製作方法及びハードマスクブランク載置台
JP2592214B2 (ja) 誘導電流による電子ビーム・リソグラフィ・プロセス
JPS6358436A (ja) 電子線レジストパタ−ン形成方法
JPH08293458A (ja) レジストパターン形成方法
JP2009063799A (ja) パターン形成方法、パターン形成装置、並びにフォトマスクおよびその製造方法
JPS63151020A (ja) 微細パタ−ンの形成方法
JPS6324619A (ja) X線露光装置
JPH10274700A (ja) 超微細加工方法