JPH02189093A - アナログ映像信号伝送位相差補正装置 - Google Patents
アナログ映像信号伝送位相差補正装置Info
- Publication number
- JPH02189093A JPH02189093A JP910589A JP910589A JPH02189093A JP H02189093 A JPH02189093 A JP H02189093A JP 910589 A JP910589 A JP 910589A JP 910589 A JP910589 A JP 910589A JP H02189093 A JPH02189093 A JP H02189093A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- signal
- analog video
- transmission
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 71
- 238000001514 detection method Methods 0.000 claims abstract description 5
- 238000002347 injection Methods 0.000 claims abstract description 3
- 239000007924 injection Substances 0.000 claims abstract description 3
- 230000008054 signal transmission Effects 0.000 claims description 7
- 230000010363 phase shift Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 18
- 230000003111 delayed effect Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は映像を構成するＲ、Ｇ、Ｂなどの色別のアナロ
グ映像信号を伝送ケーブルを介し遠方へ伝送する際に伝
送回路のバラツキなどによって生ずる前記色別アナログ
映像信号間の位相差を補正する装置としてのアナログ映
像信号伝送位相差補正装置に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
グ映像信号を伝送ケーブルを介し遠方へ伝送する際に伝
送回路のバラツキなどによって生ずる前記色別アナログ
映像信号間の位相差を補正する装置としてのアナログ映
像信号伝送位相差補正装置に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
第７図は、この種のアナログ映像信号を伝送する装置の
構成図である。同図において点線で囲まれた部分６は伝
送ケーブル、Ｈ３は水平同期信号、ｖＳは垂直同期信号
、Ｒはアナログ映像信号（赤）、Ｇはアナログ映像信号
（緑）である。なおアナログ映像信号には、この他に青
信号Ｂ等があるが、簡単のためここでは省略して説明す
る。 第８図は、第７図に示す装置を説明するための各部信号
波形図である。第８図においてＲ３，ＶＳ、Ｒ，Ｇは前
述の信号の送信側での信号波形であり、Ｈ３Ｉ、ＶＳｌ
、Ｒ１，Ｇ１はそれぞれ前記送信側の信号に対応する受
信側での信号波形である。 次に第８図を参照しつつ第７図の動作を説明する。各信
号Ｈ３，ＶＳ、Ｒ，Ｇは図外の映像信号出力機器から取
り込むが、ここでは第８図のようにアナログ映像信号Ｒ
，Ｇを仮に同位相とした場合を説明する。この信号Ｒ，
Ｇが伝送ケーブル６を介して遠方へ伝送された際の受信
側でのアナログ映像信号は、第８図のＲ１，Ｇｌとなり
、映像信号の位相に差が生じることになる。これは、信
号の伝搬速度が次の式（１）により求められ、各々の信
号が個別のケーブルにより伝送されるため、ケーブルの
ＬとＣのバラツキにより信号の伝搬速度が異なるためで
あり、伝送距離が長くなるほどこの位相差は大きくなる
。 ■ｏｃｊ「７で−−−−−−−（１） 但し、ｖ：信号の伝搬速度 Ｌ：伝送ケーブルのインダクタンス （分布定数系） Ｃ：伝送ケーブルの容量 （分布定数系）
構成図である。同図において点線で囲まれた部分６は伝
送ケーブル、Ｈ３は水平同期信号、ｖＳは垂直同期信号
、Ｒはアナログ映像信号（赤）、Ｇはアナログ映像信号
（緑）である。なおアナログ映像信号には、この他に青
信号Ｂ等があるが、簡単のためここでは省略して説明す
る。 第８図は、第７図に示す装置を説明するための各部信号
波形図である。第８図においてＲ３，ＶＳ、Ｒ，Ｇは前
述の信号の送信側での信号波形であり、Ｈ３Ｉ、ＶＳｌ
、Ｒ１，Ｇ１はそれぞれ前記送信側の信号に対応する受
信側での信号波形である。 次に第８図を参照しつつ第７図の動作を説明する。各信
号Ｈ３，ＶＳ、Ｒ，Ｇは図外の映像信号出力機器から取
り込むが、ここでは第８図のようにアナログ映像信号Ｒ
，Ｇを仮に同位相とした場合を説明する。この信号Ｒ，
Ｇが伝送ケーブル６を介して遠方へ伝送された際の受信
側でのアナログ映像信号は、第８図のＲ１，Ｇｌとなり
、映像信号の位相に差が生じることになる。これは、信
号の伝搬速度が次の式（１）により求められ、各々の信
号が個別のケーブルにより伝送されるため、ケーブルの
ＬとＣのバラツキにより信号の伝搬速度が異なるためで
あり、伝送距離が長くなるほどこの位相差は大きくなる
。 ■ｏｃｊ「７で−−−−−−−（１） 但し、ｖ：信号の伝搬速度 Ｌ：伝送ケーブルのインダクタンス （分布定数系） Ｃ：伝送ケーブルの容量 （分布定数系）
従来の映像信号伝送装置では、上述のように映像信号を
遠方へ伝送した場合、映像信号相互間の位相がずれる事
により、例えばこの信号をＣＲＴデイスプレィに接続し
た場合、色ずれが生じるという欠点があった為に、送信
側の装置と受信装置としてのＣＲＴデイスプレィ間の距
離は、例えば約１．５ｍ以上伸ばせない状態にあった。 そこで本発明は、受信側でのアナログ映像信号相互間の
位相を送信時の位相と同位相とするアナログ映像信号伝
送位相差補正装置を提供することにより、ＣＲＴデイス
プレィ等に色ずれが生じないようにすることを課題とす
る。
遠方へ伝送した場合、映像信号相互間の位相がずれる事
により、例えばこの信号をＣＲＴデイスプレィに接続し
た場合、色ずれが生じるという欠点があった為に、送信
側の装置と受信装置としてのＣＲＴデイスプレィ間の距
離は、例えば約１．５ｍ以上伸ばせない状態にあった。 そこで本発明は、受信側でのアナログ映像信号相互間の
位相を送信時の位相と同位相とするアナログ映像信号伝
送位相差補正装置を提供することにより、ＣＲＴデイス
プレィ等に色ずれが生じないようにすることを課題とす
る。
前記の課題を解決するために本発明の装置は、ｒ映像を
構成する色別のアナログ映像信号（ＲＧなと）を伝送ケ
ーブル（６など）を介し伝送することによって生ずる前
記色別アナログ映像信号間の位相差を補正する装置であ
って、 前記映像の非表示期間に、前記伝送ケーブル内の前記色
別アナログ映像信号ごとの各伝送ラインへそれぞれ同相
のパルスを注入するパルス注入手段（ワンショットパル
ス発生器１、ＡＮＤゲート０１．０２など）と、 前記伝送ケーブルによって伝、送された前記パルス間の
位相差を求める位相差検出手段（ＡＮＤゲート７〜９．
カウンタ１０．１１など）と、前記の伝送の前または後
の前記色別アナログ映像信号間に、（該信号の伝送前に
おけるＤ／Ａ変換前、またはその伝送後におけるＡ／Ｄ
変換後の状態などにおいて）前記の伝送に基ずく前者の
位相差を打消すように、前記位相差検出手段によって検
出された後者の位相差に等しい位相差を付加する位相差
付加手段（シフトレジスタ１３〜１５．１７〜１９．デ
ータセレクタ２０．２１など）と、を備えたｊものとす
る。
構成する色別のアナログ映像信号（ＲＧなと）を伝送ケ
ーブル（６など）を介し伝送することによって生ずる前
記色別アナログ映像信号間の位相差を補正する装置であ
って、 前記映像の非表示期間に、前記伝送ケーブル内の前記色
別アナログ映像信号ごとの各伝送ラインへそれぞれ同相
のパルスを注入するパルス注入手段（ワンショットパル
ス発生器１、ＡＮＤゲート０１．０２など）と、 前記伝送ケーブルによって伝、送された前記パルス間の
位相差を求める位相差検出手段（ＡＮＤゲート７〜９．
カウンタ１０．１１など）と、前記の伝送の前または後
の前記色別アナログ映像信号間に、（該信号の伝送前に
おけるＤ／Ａ変換前、またはその伝送後におけるＡ／Ｄ
変換後の状態などにおいて）前記の伝送に基ずく前者の
位相差を打消すように、前記位相差検出手段によって検
出された後者の位相差に等しい位相差を付加する位相差
付加手段（シフトレジスタ１３〜１５．１７〜１９．デ
ータセレクタ２０．２１など）と、を備えたｊものとす
る。
本発明は、送信側または受信側にて各色別のアナログ映
像信号を伝送する個別の伝送ラインへそれぞれ同位相の
パルスを注入し、ケーブルを介して遠方へ伝送し、受信
側または送信側にてこのパルス間の位相差を検知し、位
相差が生じていれば、伝送後または伝送前の各色別アナ
ログ映像信号間に該位相差に等しい位相差を付加して色
別アナログ映像信号の伝送に基ずく位相差を補正するも
のである。
像信号を伝送する個別の伝送ラインへそれぞれ同位相の
パルスを注入し、ケーブルを介して遠方へ伝送し、受信
側または送信側にてこのパルス間の位相差を検知し、位
相差が生じていれば、伝送後または伝送前の各色別アナ
ログ映像信号間に該位相差に等しい位相差を付加して色
別アナログ映像信号の伝送に基ずく位相差を補正するも
のである。
次に第１図ないし第６図に基づいて本発明の詳細な説明
する。第１図は本発明の第一の実施例としての構成図で
ある。同図において、ｌはワンショットパルス発生器、
２．３はＯＲゲート、４゜５、２５．２６はＤ／Ａコン
バータ、点線で囲まれた部分６は伝送ケーブル、７，８
，９，２３．２４はＡＮＤゲート、１０．１１はカウン
タ、１２．１６はＡ／Ｄコンバータ、１３．１４．１５
．１？、 １８．１９はシフトレジスタ、２０．２１は
データセレクタ、２２はＮＯＴ素子である。 第２図は第１図の動作を説明するための各部信号波形図
であり、図外のアナログ映像信号出力機器が出力する水
平同期信号Ｈ３，垂直同期信号■Ｓ、伝送前アナログ映
像信号Ｒ，Ｇを遠方へ伝送し、伝送後の水平同期信号Ｈ
３１，伝送後の垂直同期信号ＶＳＩ、最終アナログ映像
信号ＲＯ，Ｇｏを出力するまでの過程を示している。 次に第２図を参照しつつ第１図の回路動作を説明する。 第２図Ｈ３，ＶＳ、ＲＤＯ〜ＲＤ７． Ｇ Ｄｏ〜ＧＤ
７に示される信号は、それぞれ映像信号出力機器におけ
る水平同期信号、垂直同期信号、入力ディジタル映像信
号（赤）１人カディジタル映像信号（緑）であるが、簡
単のためＲＤＯ−ＲＤ７とＧＤＯ−ＧＤ７は全く同様な
信号としである。なお垂直同期信号ｖＳがハイレベル時
は非表示期間であるから、この垂直同期信号■Ｓの立上
り時にワンショットパルス発生器１により、ワンショッ
トパルス１ａを発生させ、これをＯＲゲート２゜３によ
り、入力ディジタル映像信号ＲＤ７． ＣＤ７に付加し
である。この入力ディジタル映像信号ＲＤＯ−ＲＤ７．
Ｇ ＤＯ−Ｇ Ｄ７はそれぞれＤ／Ａコンバータ４，
５によりアナログ信号に変換され、第２図（Ａ） 、
（１１）伝送前アナログ映像信号Ｒ１Ｇのような波形と
なる。これらの信号Ｈ３，ＶＳ。 Ｒ，Ｇは、伝送ケーブル６により遠方へ伝送されると、
第２図（＾）、０り〜θつのＨＳＬ Ｖ Ｓｔ、 ＲＬ
Ｃ１のような波形となり、伝送前はアナログ映像信号
Ｒ，Ｇ内に付加されているワンショットパルス１ａがそ
れぞれ同位相であったが、伝送後は位相差が生じる。 次にこの位相差を検知し、同位相となるように補正する
回路動作を説明する。図外のクロック発生回路により、
第２図（Ａ）、（１６）のようなりロックパルスＣＬＫ
を発生させ、このクロックパルスＣＬＫに同期してＡ／
Ｄコンバータ１２により伝送後アナログ映像信号（赤）
Ｒ１＠ＡＩＤ変換して得られるディジタル信号のうち、
最上位ビット、つまり出力端子Ｑ７の出力信号１２−Ｃ
７（第２図（Ａ）。 （３３） ）を取出し、このＡ／Ｄコンバータ出力信号
１２−Ｃ７と、前記のクロック信号ＣＬＫと、転送後垂
直同期信号■Ｓ１との論理積をＡＮＤゲート８を介して
求めることにより、 またクロック信号ＣＬＫに同期して、Ａ／Ｄコンバータ
１６により伝送後アナログ映像信号（緑）ＧｌをＡ／Ｄ
変換して得られるディジタル信号のうち、最上位ビット
、つまり出力端子Ｑ７の出力信号１６−Ｃ７（第２図（
Ｂ） 、 （４９） ）を取出し、このＡ／Ｄコンバー
タ出力信号１６−Ｃ７と、前記クロック信号ＣＬＫと、
転送後垂直同期信号ＶＳＩとの論理積をＡＮＤゲート９
を介して求めることにより、 それぞれ伝送後アナログ映像信号Ｒ１，Ｇｌ内に付加さ
れているワンショットパルス１ａの波形内に含まれるク
ロック数がＡＮＤゲート８．９から求められて、それぞ
れ第２図（Ａ）の０７）、 ０８）の信号１Ｏ−ＣＬＫ
、１ｌ−ＣＬＫが出力され、この出力信号がそれぞれカ
ウンタ１０．１１の入力信号となる。 またＡＮＤゲート７は、転送後垂直同期信号ＶＳｌと、
Ａ／Ｄコンバータ１２および１６の各最上位ビット出力
信号１２−Ｑ？および１６−Ｃ７とのＡＮＤ演算を行い
、各伝送後アナログ映像信号Ｒ１，Ｇｌ中のワンショッ
トパルスが互いに重なり合う部分を抽出した第２図（＾
）、側の信号１０．１１−Ｒを出力する。そしてこの信
号がカウンタ１０および１１に対するリセット信号とな
る。 カウンタ１０．１１はこのリセット信号１０．１１−
Ｒの立上りで今迄の計数値をクリヤし、同信号の立下り
から改めて入力パルス数をカウントする。そしてその計
数結果をその３ ｂｉｔの出力端子ＱＯ，Ｑｌ。 Ｃ２に出力するからカウンタ１０の出力端子ＱＯ。 Ｑｌ、Ｃ２はそれぞれは第２図（八）、（２０）〜（２
２）の各信号１Ｏ−Ｑｏ、１Ｏ−Ｑｌ、１Ｏ−Ｃ２のよ
うに初めの計数値はクリヤされて最終的に“′０゛を出
力し、他方、カウンタＱ８の出力端子ＱＯ，Ｑｌ、Ｑ２
はそれぞれ第２図（Ａ） 、 （２３）〜（２５）の信
号１１− Ｑｏ、１１Ｑ１．１ｌ−Ｃ２を出力する。即
ちカウンタ１１は“３″を出力することになる。このよ
うにして伝送された映像信号Ｒ１，Ｇｌの位相関係は信
号Ｒ１Ｏ方が信号Ｇ１より３クロック進んでいることを
検知できる。 一方では、前述のように伝送後アナログ映像信号Ｒ１，
ＧｌがＡ／Ｄコンバータ１２．１６の入力端子りにそれ
ぞれ入力され、このＡ／Ｄコンバータ１２および１６の
出力端子ＱＯ−Ｑ７には、それぞれ第２図（八） 、
（２６）〜（３３）の信号１２−ＱＯ，〜、１２−Ｇ７
および同図（Ｂ） 、 （４２）〜（４９）の信号１６
− ＱＯ，〜、１６−Ｑ７のようなＡ／Ｄ変換された８
ｂｉｔのディジタル信号が出力される。これらの信号
はシフトレジスタ１３および１７０入力端子Ｄｏ−０７
にそれぞれ入力される。このシフトレジスタ１３．１７
は取り込んだ入力信号を次のクロックパルスＣＬＫの立
上りでその出力端子ＱＯ−Ｑ７に出力する。以下同様に
この出力信号が次のシフトレジスタ１４．１８にそれぞ
れ入力され、さらにこのシフトレジスタ１４．１８の出
力信号が次のシフトレジスタ１５．１９にそれぞれ入力
される。つまり各シフトレジスタ１３〜Ｉ５および１７
〜１９は、入力信号を１クロツクずつ遅延させて出力す
ることになるから、例えばシフトレジスタ１５の出力端
子ＱＯ−Ｑ７の出力信号波形は、第２図（Ａ） 、 （
３４）〜（４１）の信号１５−ＱＯ，〜１５−Ｑ７のよ
うに、Ａ／Ｄコンバータ１２の出力信号を基準に３クロ
ツク分遅延されており、また同様にシフトレジスタ１９
の出力端子ＱＯ−Ｑ７の出力信号波形は、第２図（Ｂ）
、 （５０）〜（５７）の信号１９−ＱＯ，〜、１９
−Ｑ７のように、Ａ／Ｄコンバータ１６の出力信号を基
準に３クロツク分遅延されている。 これらＡ／Ｄコンバータ１２．シフトレジスタ１３゜１
４、１５の各出力端子ＱＯ−Ｑ７の出力信号は、データ
セレクタ２０の入力端子Ｄ４０〜Ｄ４７． Ｄ３０〜
Ｄ３７、 Ｄ２０−Ｄ２７． ＤＩＯ〜Ｄ１７にそ
れぞれ入力され、また同様にＡ／Ｄコンバータ１６．
シフトレジスタ１７、１８．１９の各出力端子ＱＯ−
Ｑ７の出力信号は、データセレクタ２１０入力端子Ｄ４
０〜Ｄ４７． Ｄ３０〜Ｄ３７． Ｄ２０〜Ｄ２７
． ＤＩＯ〜Ｄ１７にそれぞれ入力される。 データセレクタ２０のセレクト端子３０． Ｓｌ、 Ｓ
２には前記のカウンタ１０の出力信号１Ｏ−Ｑｏ、１Ｏ
−Ｑｌ、１Ｏ−Ｇ２が入力され、同様にデータセレクト
２１のセレクト端子ＳＯ，Ｓｌ、Ｓ２には前記のカウン
タ１１の出力信号１ｌ−Ｑｏ、１ｌ−Ｑｌ、１ｌ−Ｇ２
が入力される。 従ってデータセレクタ２０では、入力端子ＤＩＯ〜Ｄ１
７からの入力信号、つまりＡ／Ｄコンバータ１２の出力
信号を３クロツク遅延させた信号が選択され、データセ
レクタ２１では、入力端子Ｄ４０〜Ｄ４７からの入力信
号、つまりＡ／Ｄコンバータ１６の出力信号そのものが
選択される。これにより、データセレクタ２０および２
１の各出力端子ＱＯ−Ｑ７からはそれぞれ第２図（Ａ）
、 （３４）〜（４１）の信号１５−ＱＯ，〜、１５
−Ｑ７および同図（Ｂ） 、 （４２）〜（４９）の信
号１６− ＱＯ，〜、１６−Ｑ７のように互に位相、波
形の等しい信号がそれぞれ出力されるから、伝送後アナ
ログ映像信号Ｒ１，Ｇ１相互間の位相差を取除くことが
できる。データセレクタ２０．２１の出力信号は、さら
にＤ／Ａコンバータ２５．２６の入力端子に接続される
が、データセレクタ２０および２１のＧ７から出力され
る最上位ｂｉｔ信号、つまり第２図（Ａ） 、 （４１
）の信号１５− Ｑ？、および第２図（Ｂ） 、 （４
９）の信号１６−Ｇ７は転送後垂直同期信号ＶＳＩ ｔ
−Ｎ。 Ｔ素子２２により反転させた第２図（Ｂ） 、 （５８
）の信号７丁とＡＮＤゲート２３．２４によりそれぞれ
ＡＮＤ演算されることにより、信号１５−Ｇ７．１６−
Ｇ７内に前述のように付加されているワンショットパル
ス１ａの部分が除去された第２図（Ｂ） 、 （５９）
、 （６０）の信号２５−Ｄ７．２６−Ｄ７がＤ／Ａ
コンバータ２５゜２６の入力端子Ｄ７にそれぞれ入力さ
れて、このＤ／Ａコンバータ２５．２６の各出力端子Ｑ
からは、第２図（Ｂ）の（６１） 、 （６２）の信号
ＲＯ，Ｇｏのようなアナログ信号に変換されたこの回路
の最終的なアナログ映像信号が得られる。この最終アナ
ログ映像信号ＲＯ，Ｇｏはアナログ映像信号出力機器か
ら出力された第２図（Ａ） 、 （１１）の伝送前アナ
ログ映像信号Ｒ，Ｇと同様に互に位相関係が一致するこ
とが明らかである。 尚、上述のように伝送後アナログ映像信号Ｒ１゜Ｇ１相
互間の位相差は補正できたが、第２図かられかるように
伝送直後のアナログ映像信号Ｒ１と位相補正後のアナロ
グ映像信号ＲＯとの間に遅延が生じていることが明らか
である。この遅延時間が大きくなりすぎると、例えばＣ
ＲＴデイスプレィに接続した場合、画面の位置関係が乱
れることもあり得るが、これは水平同期信号Ｈ３にも上
述のような遅延回路を付加することにより解決できる。 また伝送後、映像信号相互間の位相差が伝送前に付加し
たワンショットパルス１ａのパルス幅以上となれば、カ
ウンタ１０，１１に対するリセット信号１０．１１−Ｒ
が得られず位相を補正することができないため、位相差
を見込んだ上でワンショットパルス１ａのパルス幅を調
整する必要がある。 逆に、位相差がクロックパルスＣＬＫのパルス幅より小
さくなれば位相ずれを検知できない場合があるため、必
要とする位相補正の精度によりクロックパルスＣＬＫの
周波数を調整する必要がある。 従って本実施例では、シフトレジスタ１３〜１５および
１７〜１９の遅延能力はそれぞれ総計３クロツクまでで
あるが、上述のワンショットパルスのパルス幅やクロッ
クパルスの周波数によっては、カウンタ、シフトレジス
タ、データセレクタをそれぞれいくつか接続し、カウン
タの計数範囲やシフトレジスタの遅延能力を向上させる
必要がある。 また、この実施例では伝送前に、入力ディジタル映像信
号の最上位ｂｉｔ信号ＲＤ７． Ｇ Ｄ７にワンショッ
トパルスＩａを付加し、伝送後の遅延検出の際、Ａ／Ｄ
コンバータ１２．１６の出力信号のうち最上位ｂｉｔ信
号からワンショットパルスを検出しているが、これは、
伝送前と比較し伝送後でもアナログ映像信号の電圧降下
が起きないと仮定した場合であり、もしも電圧降下が起
きる場合は、それを見込んだ上で、Ａ／Ｄコンバータ１
２．１６の出力信号のうち、どの信号から伝送前に付加
したワンショットパルスを検出するかを決定する必要が
ある。 第３図は本発明の第二の実施例としての構成図である。 同図は第１図のワンショットパルス発生器１に代わり、
水平同期信号Ｈ３と垂直同期信号■Ｓとを入力信号とす
るＡＮＤゲート０１が用いられている点以外は第３図と
同じ構成となっている。 第４図は第３図の動作を説明するための各部信号波形図
であり、第２図（Ａ）に対応するものである。第４図の
第２図（八）に対する相違は第４図（２Ａ）に示される
ようなＡＮＤゲート０１の出力）ＩＳＯの波形が新たに
付加されていること、および第４図（１０）〜（１２）
、（１４）、（１５）、 （１７）〜（２１） 、 （
２３） 、 （２４）の波形が第２図（Ａ）の同番号の
波形と一部異なることのみで、その他の波形は全て第２
図（八）の同番号の波形と同じである。また第２図ＣＢ
）は本実施例にもそのまま適用される。 次に第４図を参照しつつ第３図の回路動作を第１図との
相違を主体に説明する。第４図Ｈ３，ＶＳ、ＲＤＯ〜Ｒ
Ｄ７． Ｇ ＤＯ〜ＧＤ７に示される信号は回外の映像
信号出力機器における水平同期信号、垂直同期信号、入
力ディジタル映像信号（赤）。 入力ディジタル映像信号（緑）であるが、この実施例で
も簡単のためＲＤＯ〜ＲＤ７ とＧＤＯ〜ＧＤ７は全く
同様な信号としである。尚、伝送前アナログ映像信号Ｒ
，Ｇの伝送遅れの位相差を検出するために、垂直同期信
号ｖＳのハイレベル時（非表示期間）において、第１図
ではＯＲゲート２．３により入力ディジタル映像信号Ｒ
Ｄ７． Ｇ Ｄ７にワンショットパルス１ａが付加され
たが、第３図ではＡＮＤゲー）ＩＡにより垂直同期信号
■Ｓがハイレベル時の水平同期信号Ｈ５のパルスＨＳＯ
が取出されてＯＲゲート２，３により入力ディジタル映
像信号ＲＤ７． Ｇ Ｄ７に付加される。従って第４図
では第２図（八）に比べ非表示期間にワンショットパル
スと類偵のパルスが複数個（この場合２個）、入力ディ
ジタル映像信号ＲＤ７． Ｇ Ｄ７に付加される形にな
る。 従ってＡＮＤゲー）８，９．７の出力波形も第４図０７
）、 Ｑｌｌ）、 ０！ｕ）ように第２図（Ａ） （７
）０７）、 ０８）、 ０９）のそれぞれの波形がＡＮ
Ｄゲー）０１の出力信号Ｈ３Ｏの出力画数分、（この場
合２回）繰返される形になる。 またこの結果、カウンタ１０．１１も第２図（八）の場
合と同様な計数とリセットを繰返すことになるが、最終
的には第４図（２０）〜（２５）のように非表示期間中
の最後の信号Ｈ３Ｏによる計数が有効となってカウンタ
ｌＯは“′０”′を出力し、カウンタ１１は“３”を出
力することになる。 従って以後は第１図と全く同様の動作で伝送映像信号Ｒ
１，Ｇ１の位相差の補正を行うことができる。 第５図は本発明の第三の実施例としての構成図である。 同図において１３〜１５．１７〜１９はシフトレジスタ
、２０．２１はデータセレクタ、２５．２６はＤ／Ａコ
ンバータであり、これらの相互接続は第１図。 第３図の対応部分と同様である。また７〜９．０２はＡ
ＮＤゲート、１０．１１はカウンタ、点線で囲まれた部
分６は伝送ケーブル、３７．３８はトライステートのバ
ッファ、４０〜４３は抵抗である。 第６図は第５図の動作を説明するための各部信号波形図
であり、図外のアナログ映像信号出力機器が出力する水
平同期信号Ｈ３，垂直同期信号ｖＳ、入力アナログ映像
信号Ｒ，Ｇを補正した補正・伝送前アナログ映像信号Ｒ
１，Ｇ１を遠方へ伝送し、前記の各信号に対応する信号
Ｈ３Ｉ、ＶＳＩ。 ＲＯ，Ｇｏを出力するまでの過程を示している。 次に第６図を参照しつつ第５図の回路動作を説明する。 第６図のＨ３，ＶＳ、ＲＤＯＮＲＤ７．ＧＤｏ−ＧＤ７
に示される信号はそれぞれ映像信号出力機器における水
平同期信号、垂直同期信号。 入力ディジタル映像信号（赤）２人カディジタル映像信
号（緑）であるが、２の実施例でも簡単のためＲＤＯ−
ＲＤ７とＧＤＯ〜ＧＤ７は全く同様な信号としである。 前述のように人力ディジタル映像信号ＲＤＯ〜ＲＤ７．
Ｇ ＤＯ〜ＧＤ７をＤ／Ａコンバータによりアナログ
信号に変換して伝送ケーブルにより遠方に伝送すると、
伝送前回位相であったものが伝送後には位相差を生ずる
が、本実施例では位相差を伝送前に検知して、伝送後回
位相となるように予め補正する回路動作を行うものであ
る。 即ち水平同期信号Ｈ３，垂直同期信号ＶＳを一度、伝送
ケーブル６で遠方へ伝送する。垂直同期信号ｖＳがハイ
レベルの時は非表示期間であるのでＡＮＤゲート０２に
より垂直同期信号■Ｓがハイレベルの時の水平同期信号
Ｈ３のパルスＨ３Ｏを取出す。そしてこのパルスＨ３Ｏ
でトライステートバッファ３７．３８を制御し、前記パ
ルスｌ−ｌ３つと同波形で同じタイミングを持つパルス
を作り、このパルスをふたたび各アナログ映像信号を送
信する伝送ケーブル６を介して送信側に伝送する。これ
をアナログ映像信号（赤）の伝送ケーブルを介して伝送
したものをＨ３Ｐ、同じくアナログ映像信号（緑）の伝
送ケーブルを介して伝送したものをＨ２Ｃとして第６図
（６）、 Ｃ力にそれぞれ示す。 次に図外のクロック発生回路により、第６図（８）のよ
うなりロックパルスＣＬＫを発生させ、このクロックパ
ルスＣＬＫと、前記信号Ｈ３Ｒおよび垂直同期信号ＶＳ
との論理積をＡＮＤゲート８で求め、同様にクロックパ
ルスＣＬＫと、前記信号Ｈ３Ｇおよび垂直同期信号■Ｓ
との論理積をＡＮＤゲート９で求めることにより、それ
ぞれ信号Ｈ３Ｒ，Ｈ３Ｇ、パルス中のクロック数が求め
られ、各ＡＮＤゲート８．９からは第６図（９）、 Ｇ
ｏ）の信号１Ｏ−ＣＬＫ、１ｌ−ＣＬＫが出力され、こ
の信号がそれぞれカウンタ１０．１１への入力信号とな
る。 またＡＮＤゲート７により信号ＨＳＲ，ＨＳＧ、 ＶＳ
のＡＮＤ演算を行うことにより、パルスＨ３Ｒ。 Ｈ２Ｃ，が互いに重なり合う部分を抽出した第６図（１
１）の１０．１１−Ｒのような信号が得られ、この信号
がカウンタ１０および１１に対するリセット信号となる
。なお垂直同期信号ＶＳをそれぞれの信号Ｈ３Ｒ，Ｈ３
ＧとＡＮＤ演算しているのは、表示期間中にリセットお
よびカウントさせないためである。 カウンタ１０．１１はリセット信号１０．１１−Ｈの立
下りから新たに入力パルス数をカウントし、その結果を
３ｂｉｔの出力端子ＱＯ，Ｑ１．Ｑ２に出力するから、
最終的にカウンタ１０は第６図θり〜（１４）の信号１
Ｏ−Ｑｏ、１Ｏ−Ｑｌ、ｌｏ−Ｇ２のように“°０”を
出力し、カウンタ１１は第６図０５１〜Ｇ７）の信号１
１− Ｑｏ、 １ｌ−Ｑｌ、１ｌ−Ｇ２のように“３”
を出力する。つまり伝送された時のアナログ映像信号の
位相関係は、赤の映像信号の方が緑の映像信号より３ク
ロック進んでいることを検知できる。 一方では入力ディジタル映像信号ＲＤＯ〜ＲＤ７゜ＧＤ
Ｏ〜ＧＤ７へそれぞれシフトレジスタ１３．１７の入力
端子ＤＯ〜Ｄ７に入力され、このシフトレジスタ１３．
１７はその出力端子ＱＯ−Ｑ７へ前記の入力信号を取り
込んだ後、クロックパルスの立上りで出力し、以下同様
にこの出力信号がそれぞれ次段のシフトレジスタ１４．
１８に入力され、さらにこのシフトレジスタ１４．１８
の出力信号が、それぞれ次段のシフトレジスタ１５．１
９に入力される。 つまり、各シフトレジスタ１３〜１９は、それぞれ入力
信号を１クロツクづつ遅延させて出力することになる。 従って例えばシフトレジスタ１５の出力端子ＱＯ−Ｑ７
の出力信号波形は第６図（２６）〜（３３）の信号１５
−ＱＯ，〜、１５−Ｑ７のような波形になり、これは入
力ディジタル映像信号ＲＤＯ−ＲＤ７を基準に３クロツ
ク遅延されている。 また同様にシフトレジスタ１９の出力端子ＱＯ〜Ｑ７の
出力波形も第６図（２６）〜（３３）の信号１９−ＱＯ
。 〜、１９−Ｑ７のような波形になり、入力ディジタル映
像信号ＧＤＯ〜ＧＤ７を基準に３クロツク遅延されてい
る。 前述のようにこれら、入力ディジタル映像信号ＲＤＯ〜
ＲＤ７．シフトレジスタ１３〜１５の出力端子ＱＯ−Ｑ
７の出力信号は、データセレクタ２０の入力端子Ｄ４０
〜Ｄ４７． Ｄ３０〜Ｄ３７． Ｄ２０〜Ｄ２７． Ｄ
ｌＯ〜Ｄ１７にそれぞれ入力され、また入力ディジタル
映像信号ＧＤＯ〜Ｇ Ｄ７．シフトレジスタ１７〜１９
の出力端子ＱＯ〜Ｑ７の出力信号はデータセレクタ２１
の入力端子Ｄ４０〜Ｄ４７． Ｄ３Ｑ〜０３７． ０
２０〜Ｄ２７． ＤＩＯ−Ｄ１７にそれぞれ入力され
る。データセレクタ２０のセレクト端子Ｓｏ、Ｓ１．８
２には、前述の映像信号相互間の位相差を示す第６図０
２）〜０４）の１Ｏ−Ｑｏ、１Ｏ−Ｑｌ、１Ｏ−Ｇ２の
ような（つまり計数値“０°゛の）セレクト信号が入力
され、同様にデータセレクタ２１のセレクト端子ＳＯ，
Ｓｌ、３２には、第６図０５）〜０７）の１ｌ−Ｑｏ、
１ｌ−Ｑｌ、１ｌ−Ｇ２のような（つまり計数値゛３°
゛の）信号が入力される。 従ってデータセレクタ２０では、入力端子ＤＩＯ〜Ｄ１
７からの入力信号、つまり入力ディジタル映像信号ＲＤ
Ｏ−ＲＤ７を３クロツク遅延させた信号が選択され、デ
ータセレクタ２１では、入力端子Ｄ４０〜Ｄ４７からの
入力信号、つまり入力ディジタル映像信号ＧＤＯ−ＣＤ
？そのものが選択される。 このことによりデータセレクタ２０．２１の各出力端子
ＱＯ−Ｑ７からは、それぞれ第６図１５−ＱＯ。 〜、１５−Ｑ？、ＧＤＯ−ＧＤ７と同様の信号が出力さ
れる。この信号をそれぞれＤ／Ａコンバータ２５゜２６
によりアナログ信号に変換すると第６図（３５） 。 （３６）の補正・伝送前アナログ映像信号Ｒ１，Ｇｌの
ような波形になり、このアナログ映像信号Ｒ１゜Ｇ１を
それぞれの伝送ケーブル６を介して遠方に伝送すると、
出力信号波形は、それぞれ第６図（３７） 、 （３８
）の最終アナログ映像信号ＲＯ，ＧＯのような波形にな
る。 このように、映像信号を伝送する前に補正することによ
って、伝送後出力される映像信号相互間の位相を一敗さ
せることができる。 尚、上述のようにアナログ映像信号相互間の伝送による
位相差は補正できたが、第６図（３４）の入力時のアナ
ログ映像信号（即ち入力ディジタル映像信号ＲＤＯ−Ｒ
Ｄ７の変換前のアナログ映像信号）Ｒと位相補正後の伝
送前アナログ映像信号Ｒ１との間に遅延が生じているこ
とが明らかである。 この遅延時間が大きくなりすぎると、例えばＣＲＴデイ
スプレィに接続した場合、画面の位置関係が乱れること
もあり得るが、これは水平同期信号Ｈ３にも上述の遅延
回路を付加することにより解決できる。 また、アナログ映像信号相互間の位相差がクロックパル
スＣＬＫのパルス幅より小さくなければ位相のずれを検
知できなくなるため必要とする位相補正の精度により、
クロックパルスの周波数を調整すれば良い。 従って本実施例では、シフトレジスタの遅延能力は３ク
ロツクまでであるが、上述のパルスＩＳＯのパルス幅、
クロックパルスＣＬＫの周波数によっては、カウンタ、
シフトレジスタ、データセレクタをそれぞれ複数個接続
し、カウンタの計数範囲やシフトレジスタの遅延能力を
増大させて対応することができる。
する。第１図は本発明の第一の実施例としての構成図で
ある。同図において、ｌはワンショットパルス発生器、
２．３はＯＲゲート、４゜５、２５．２６はＤ／Ａコン
バータ、点線で囲まれた部分６は伝送ケーブル、７，８
，９，２３．２４はＡＮＤゲート、１０．１１はカウン
タ、１２．１６はＡ／Ｄコンバータ、１３．１４．１５
．１？、 １８．１９はシフトレジスタ、２０．２１は
データセレクタ、２２はＮＯＴ素子である。 第２図は第１図の動作を説明するための各部信号波形図
であり、図外のアナログ映像信号出力機器が出力する水
平同期信号Ｈ３，垂直同期信号■Ｓ、伝送前アナログ映
像信号Ｒ，Ｇを遠方へ伝送し、伝送後の水平同期信号Ｈ
３１，伝送後の垂直同期信号ＶＳＩ、最終アナログ映像
信号ＲＯ，Ｇｏを出力するまでの過程を示している。 次に第２図を参照しつつ第１図の回路動作を説明する。 第２図Ｈ３，ＶＳ、ＲＤＯ〜ＲＤ７． Ｇ Ｄｏ〜ＧＤ
７に示される信号は、それぞれ映像信号出力機器におけ
る水平同期信号、垂直同期信号、入力ディジタル映像信
号（赤）１人カディジタル映像信号（緑）であるが、簡
単のためＲＤＯ−ＲＤ７とＧＤＯ−ＧＤ７は全く同様な
信号としである。なお垂直同期信号ｖＳがハイレベル時
は非表示期間であるから、この垂直同期信号■Ｓの立上
り時にワンショットパルス発生器１により、ワンショッ
トパルス１ａを発生させ、これをＯＲゲート２゜３によ
り、入力ディジタル映像信号ＲＤ７． ＣＤ７に付加し
である。この入力ディジタル映像信号ＲＤＯ−ＲＤ７．
Ｇ ＤＯ−Ｇ Ｄ７はそれぞれＤ／Ａコンバータ４，
５によりアナログ信号に変換され、第２図（Ａ） 、
（１１）伝送前アナログ映像信号Ｒ１Ｇのような波形と
なる。これらの信号Ｈ３，ＶＳ。 Ｒ，Ｇは、伝送ケーブル６により遠方へ伝送されると、
第２図（＾）、０り〜θつのＨＳＬ Ｖ Ｓｔ、 ＲＬ
Ｃ１のような波形となり、伝送前はアナログ映像信号
Ｒ，Ｇ内に付加されているワンショットパルス１ａがそ
れぞれ同位相であったが、伝送後は位相差が生じる。 次にこの位相差を検知し、同位相となるように補正する
回路動作を説明する。図外のクロック発生回路により、
第２図（Ａ）、（１６）のようなりロックパルスＣＬＫ
を発生させ、このクロックパルスＣＬＫに同期してＡ／
Ｄコンバータ１２により伝送後アナログ映像信号（赤）
Ｒ１＠ＡＩＤ変換して得られるディジタル信号のうち、
最上位ビット、つまり出力端子Ｑ７の出力信号１２−Ｃ
７（第２図（Ａ）。 （３３） ）を取出し、このＡ／Ｄコンバータ出力信号
１２−Ｃ７と、前記のクロック信号ＣＬＫと、転送後垂
直同期信号■Ｓ１との論理積をＡＮＤゲート８を介して
求めることにより、 またクロック信号ＣＬＫに同期して、Ａ／Ｄコンバータ
１６により伝送後アナログ映像信号（緑）ＧｌをＡ／Ｄ
変換して得られるディジタル信号のうち、最上位ビット
、つまり出力端子Ｑ７の出力信号１６−Ｃ７（第２図（
Ｂ） 、 （４９） ）を取出し、このＡ／Ｄコンバー
タ出力信号１６−Ｃ７と、前記クロック信号ＣＬＫと、
転送後垂直同期信号ＶＳＩとの論理積をＡＮＤゲート９
を介して求めることにより、 それぞれ伝送後アナログ映像信号Ｒ１，Ｇｌ内に付加さ
れているワンショットパルス１ａの波形内に含まれるク
ロック数がＡＮＤゲート８．９から求められて、それぞ
れ第２図（Ａ）の０７）、 ０８）の信号１Ｏ−ＣＬＫ
、１ｌ−ＣＬＫが出力され、この出力信号がそれぞれカ
ウンタ１０．１１の入力信号となる。 またＡＮＤゲート７は、転送後垂直同期信号ＶＳｌと、
Ａ／Ｄコンバータ１２および１６の各最上位ビット出力
信号１２−Ｑ？および１６−Ｃ７とのＡＮＤ演算を行い
、各伝送後アナログ映像信号Ｒ１，Ｇｌ中のワンショッ
トパルスが互いに重なり合う部分を抽出した第２図（＾
）、側の信号１０．１１−Ｒを出力する。そしてこの信
号がカウンタ１０および１１に対するリセット信号とな
る。 カウンタ１０．１１はこのリセット信号１０．１１−
Ｒの立上りで今迄の計数値をクリヤし、同信号の立下り
から改めて入力パルス数をカウントする。そしてその計
数結果をその３ ｂｉｔの出力端子ＱＯ，Ｑｌ。 Ｃ２に出力するからカウンタ１０の出力端子ＱＯ。 Ｑｌ、Ｃ２はそれぞれは第２図（八）、（２０）〜（２
２）の各信号１Ｏ−Ｑｏ、１Ｏ−Ｑｌ、１Ｏ−Ｃ２のよ
うに初めの計数値はクリヤされて最終的に“′０゛を出
力し、他方、カウンタＱ８の出力端子ＱＯ，Ｑｌ、Ｑ２
はそれぞれ第２図（Ａ） 、 （２３）〜（２５）の信
号１１− Ｑｏ、１１Ｑ１．１ｌ−Ｃ２を出力する。即
ちカウンタ１１は“３″を出力することになる。このよ
うにして伝送された映像信号Ｒ１，Ｇｌの位相関係は信
号Ｒ１Ｏ方が信号Ｇ１より３クロック進んでいることを
検知できる。 一方では、前述のように伝送後アナログ映像信号Ｒ１，
ＧｌがＡ／Ｄコンバータ１２．１６の入力端子りにそれ
ぞれ入力され、このＡ／Ｄコンバータ１２および１６の
出力端子ＱＯ−Ｑ７には、それぞれ第２図（八） 、
（２６）〜（３３）の信号１２−ＱＯ，〜、１２−Ｇ７
および同図（Ｂ） 、 （４２）〜（４９）の信号１６
− ＱＯ，〜、１６−Ｑ７のようなＡ／Ｄ変換された８
ｂｉｔのディジタル信号が出力される。これらの信号
はシフトレジスタ１３および１７０入力端子Ｄｏ−０７
にそれぞれ入力される。このシフトレジスタ１３．１７
は取り込んだ入力信号を次のクロックパルスＣＬＫの立
上りでその出力端子ＱＯ−Ｑ７に出力する。以下同様に
この出力信号が次のシフトレジスタ１４．１８にそれぞ
れ入力され、さらにこのシフトレジスタ１４．１８の出
力信号が次のシフトレジスタ１５．１９にそれぞれ入力
される。つまり各シフトレジスタ１３〜Ｉ５および１７
〜１９は、入力信号を１クロツクずつ遅延させて出力す
ることになるから、例えばシフトレジスタ１５の出力端
子ＱＯ−Ｑ７の出力信号波形は、第２図（Ａ） 、 （
３４）〜（４１）の信号１５−ＱＯ，〜１５−Ｑ７のよ
うに、Ａ／Ｄコンバータ１２の出力信号を基準に３クロ
ツク分遅延されており、また同様にシフトレジスタ１９
の出力端子ＱＯ−Ｑ７の出力信号波形は、第２図（Ｂ）
、 （５０）〜（５７）の信号１９−ＱＯ，〜、１９
−Ｑ７のように、Ａ／Ｄコンバータ１６の出力信号を基
準に３クロツク分遅延されている。 これらＡ／Ｄコンバータ１２．シフトレジスタ１３゜１
４、１５の各出力端子ＱＯ−Ｑ７の出力信号は、データ
セレクタ２０の入力端子Ｄ４０〜Ｄ４７． Ｄ３０〜
Ｄ３７、 Ｄ２０−Ｄ２７． ＤＩＯ〜Ｄ１７にそ
れぞれ入力され、また同様にＡ／Ｄコンバータ１６．
シフトレジスタ１７、１８．１９の各出力端子ＱＯ−
Ｑ７の出力信号は、データセレクタ２１０入力端子Ｄ４
０〜Ｄ４７． Ｄ３０〜Ｄ３７． Ｄ２０〜Ｄ２７
． ＤＩＯ〜Ｄ１７にそれぞれ入力される。 データセレクタ２０のセレクト端子３０． Ｓｌ、 Ｓ
２には前記のカウンタ１０の出力信号１Ｏ−Ｑｏ、１Ｏ
−Ｑｌ、１Ｏ−Ｇ２が入力され、同様にデータセレクト
２１のセレクト端子ＳＯ，Ｓｌ、Ｓ２には前記のカウン
タ１１の出力信号１ｌ−Ｑｏ、１ｌ−Ｑｌ、１ｌ−Ｇ２
が入力される。 従ってデータセレクタ２０では、入力端子ＤＩＯ〜Ｄ１
７からの入力信号、つまりＡ／Ｄコンバータ１２の出力
信号を３クロツク遅延させた信号が選択され、データセ
レクタ２１では、入力端子Ｄ４０〜Ｄ４７からの入力信
号、つまりＡ／Ｄコンバータ１６の出力信号そのものが
選択される。これにより、データセレクタ２０および２
１の各出力端子ＱＯ−Ｑ７からはそれぞれ第２図（Ａ）
、 （３４）〜（４１）の信号１５−ＱＯ，〜、１５
−Ｑ７および同図（Ｂ） 、 （４２）〜（４９）の信
号１６− ＱＯ，〜、１６−Ｑ７のように互に位相、波
形の等しい信号がそれぞれ出力されるから、伝送後アナ
ログ映像信号Ｒ１，Ｇ１相互間の位相差を取除くことが
できる。データセレクタ２０．２１の出力信号は、さら
にＤ／Ａコンバータ２５．２６の入力端子に接続される
が、データセレクタ２０および２１のＧ７から出力され
る最上位ｂｉｔ信号、つまり第２図（Ａ） 、 （４１
）の信号１５− Ｑ？、および第２図（Ｂ） 、 （４
９）の信号１６−Ｇ７は転送後垂直同期信号ＶＳＩ ｔ
−Ｎ。 Ｔ素子２２により反転させた第２図（Ｂ） 、 （５８
）の信号７丁とＡＮＤゲート２３．２４によりそれぞれ
ＡＮＤ演算されることにより、信号１５−Ｇ７．１６−
Ｇ７内に前述のように付加されているワンショットパル
ス１ａの部分が除去された第２図（Ｂ） 、 （５９）
、 （６０）の信号２５−Ｄ７．２６−Ｄ７がＤ／Ａ
コンバータ２５゜２６の入力端子Ｄ７にそれぞれ入力さ
れて、このＤ／Ａコンバータ２５．２６の各出力端子Ｑ
からは、第２図（Ｂ）の（６１） 、 （６２）の信号
ＲＯ，Ｇｏのようなアナログ信号に変換されたこの回路
の最終的なアナログ映像信号が得られる。この最終アナ
ログ映像信号ＲＯ，Ｇｏはアナログ映像信号出力機器か
ら出力された第２図（Ａ） 、 （１１）の伝送前アナ
ログ映像信号Ｒ，Ｇと同様に互に位相関係が一致するこ
とが明らかである。 尚、上述のように伝送後アナログ映像信号Ｒ１゜Ｇ１相
互間の位相差は補正できたが、第２図かられかるように
伝送直後のアナログ映像信号Ｒ１と位相補正後のアナロ
グ映像信号ＲＯとの間に遅延が生じていることが明らか
である。この遅延時間が大きくなりすぎると、例えばＣ
ＲＴデイスプレィに接続した場合、画面の位置関係が乱
れることもあり得るが、これは水平同期信号Ｈ３にも上
述のような遅延回路を付加することにより解決できる。 また伝送後、映像信号相互間の位相差が伝送前に付加し
たワンショットパルス１ａのパルス幅以上となれば、カ
ウンタ１０，１１に対するリセット信号１０．１１−Ｒ
が得られず位相を補正することができないため、位相差
を見込んだ上でワンショットパルス１ａのパルス幅を調
整する必要がある。 逆に、位相差がクロックパルスＣＬＫのパルス幅より小
さくなれば位相ずれを検知できない場合があるため、必
要とする位相補正の精度によりクロックパルスＣＬＫの
周波数を調整する必要がある。 従って本実施例では、シフトレジスタ１３〜１５および
１７〜１９の遅延能力はそれぞれ総計３クロツクまでで
あるが、上述のワンショットパルスのパルス幅やクロッ
クパルスの周波数によっては、カウンタ、シフトレジス
タ、データセレクタをそれぞれいくつか接続し、カウン
タの計数範囲やシフトレジスタの遅延能力を向上させる
必要がある。 また、この実施例では伝送前に、入力ディジタル映像信
号の最上位ｂｉｔ信号ＲＤ７． Ｇ Ｄ７にワンショッ
トパルスＩａを付加し、伝送後の遅延検出の際、Ａ／Ｄ
コンバータ１２．１６の出力信号のうち最上位ｂｉｔ信
号からワンショットパルスを検出しているが、これは、
伝送前と比較し伝送後でもアナログ映像信号の電圧降下
が起きないと仮定した場合であり、もしも電圧降下が起
きる場合は、それを見込んだ上で、Ａ／Ｄコンバータ１
２．１６の出力信号のうち、どの信号から伝送前に付加
したワンショットパルスを検出するかを決定する必要が
ある。 第３図は本発明の第二の実施例としての構成図である。 同図は第１図のワンショットパルス発生器１に代わり、
水平同期信号Ｈ３と垂直同期信号■Ｓとを入力信号とす
るＡＮＤゲート０１が用いられている点以外は第３図と
同じ構成となっている。 第４図は第３図の動作を説明するための各部信号波形図
であり、第２図（Ａ）に対応するものである。第４図の
第２図（八）に対する相違は第４図（２Ａ）に示される
ようなＡＮＤゲート０１の出力）ＩＳＯの波形が新たに
付加されていること、および第４図（１０）〜（１２）
、（１４）、（１５）、 （１７）〜（２１） 、 （
２３） 、 （２４）の波形が第２図（Ａ）の同番号の
波形と一部異なることのみで、その他の波形は全て第２
図（八）の同番号の波形と同じである。また第２図ＣＢ
）は本実施例にもそのまま適用される。 次に第４図を参照しつつ第３図の回路動作を第１図との
相違を主体に説明する。第４図Ｈ３，ＶＳ、ＲＤＯ〜Ｒ
Ｄ７． Ｇ ＤＯ〜ＧＤ７に示される信号は回外の映像
信号出力機器における水平同期信号、垂直同期信号、入
力ディジタル映像信号（赤）。 入力ディジタル映像信号（緑）であるが、この実施例で
も簡単のためＲＤＯ〜ＲＤ７ とＧＤＯ〜ＧＤ７は全く
同様な信号としである。尚、伝送前アナログ映像信号Ｒ
，Ｇの伝送遅れの位相差を検出するために、垂直同期信
号ｖＳのハイレベル時（非表示期間）において、第１図
ではＯＲゲート２．３により入力ディジタル映像信号Ｒ
Ｄ７． Ｇ Ｄ７にワンショットパルス１ａが付加され
たが、第３図ではＡＮＤゲー）ＩＡにより垂直同期信号
■Ｓがハイレベル時の水平同期信号Ｈ５のパルスＨＳＯ
が取出されてＯＲゲート２，３により入力ディジタル映
像信号ＲＤ７． Ｇ Ｄ７に付加される。従って第４図
では第２図（八）に比べ非表示期間にワンショットパル
スと類偵のパルスが複数個（この場合２個）、入力ディ
ジタル映像信号ＲＤ７． Ｇ Ｄ７に付加される形にな
る。 従ってＡＮＤゲー）８，９．７の出力波形も第４図０７
）、 Ｑｌｌ）、 ０！ｕ）ように第２図（Ａ） （７
）０７）、 ０８）、 ０９）のそれぞれの波形がＡＮ
Ｄゲー）０１の出力信号Ｈ３Ｏの出力画数分、（この場
合２回）繰返される形になる。 またこの結果、カウンタ１０．１１も第２図（八）の場
合と同様な計数とリセットを繰返すことになるが、最終
的には第４図（２０）〜（２５）のように非表示期間中
の最後の信号Ｈ３Ｏによる計数が有効となってカウンタ
ｌＯは“′０”′を出力し、カウンタ１１は“３”を出
力することになる。 従って以後は第１図と全く同様の動作で伝送映像信号Ｒ
１，Ｇ１の位相差の補正を行うことができる。 第５図は本発明の第三の実施例としての構成図である。 同図において１３〜１５．１７〜１９はシフトレジスタ
、２０．２１はデータセレクタ、２５．２６はＤ／Ａコ
ンバータであり、これらの相互接続は第１図。 第３図の対応部分と同様である。また７〜９．０２はＡ
ＮＤゲート、１０．１１はカウンタ、点線で囲まれた部
分６は伝送ケーブル、３７．３８はトライステートのバ
ッファ、４０〜４３は抵抗である。 第６図は第５図の動作を説明するための各部信号波形図
であり、図外のアナログ映像信号出力機器が出力する水
平同期信号Ｈ３，垂直同期信号ｖＳ、入力アナログ映像
信号Ｒ，Ｇを補正した補正・伝送前アナログ映像信号Ｒ
１，Ｇ１を遠方へ伝送し、前記の各信号に対応する信号
Ｈ３Ｉ、ＶＳＩ。 ＲＯ，Ｇｏを出力するまでの過程を示している。 次に第６図を参照しつつ第５図の回路動作を説明する。 第６図のＨ３，ＶＳ、ＲＤＯＮＲＤ７．ＧＤｏ−ＧＤ７
に示される信号はそれぞれ映像信号出力機器における水
平同期信号、垂直同期信号。 入力ディジタル映像信号（赤）２人カディジタル映像信
号（緑）であるが、２の実施例でも簡単のためＲＤＯ−
ＲＤ７とＧＤＯ〜ＧＤ７は全く同様な信号としである。 前述のように人力ディジタル映像信号ＲＤＯ〜ＲＤ７．
Ｇ ＤＯ〜ＧＤ７をＤ／Ａコンバータによりアナログ
信号に変換して伝送ケーブルにより遠方に伝送すると、
伝送前回位相であったものが伝送後には位相差を生ずる
が、本実施例では位相差を伝送前に検知して、伝送後回
位相となるように予め補正する回路動作を行うものであ
る。 即ち水平同期信号Ｈ３，垂直同期信号ＶＳを一度、伝送
ケーブル６で遠方へ伝送する。垂直同期信号ｖＳがハイ
レベルの時は非表示期間であるのでＡＮＤゲート０２に
より垂直同期信号■Ｓがハイレベルの時の水平同期信号
Ｈ３のパルスＨ３Ｏを取出す。そしてこのパルスＨ３Ｏ
でトライステートバッファ３７．３８を制御し、前記パ
ルスｌ−ｌ３つと同波形で同じタイミングを持つパルス
を作り、このパルスをふたたび各アナログ映像信号を送
信する伝送ケーブル６を介して送信側に伝送する。これ
をアナログ映像信号（赤）の伝送ケーブルを介して伝送
したものをＨ３Ｐ、同じくアナログ映像信号（緑）の伝
送ケーブルを介して伝送したものをＨ２Ｃとして第６図
（６）、 Ｃ力にそれぞれ示す。 次に図外のクロック発生回路により、第６図（８）のよ
うなりロックパルスＣＬＫを発生させ、このクロックパ
ルスＣＬＫと、前記信号Ｈ３Ｒおよび垂直同期信号ＶＳ
との論理積をＡＮＤゲート８で求め、同様にクロックパ
ルスＣＬＫと、前記信号Ｈ３Ｇおよび垂直同期信号■Ｓ
との論理積をＡＮＤゲート９で求めることにより、それ
ぞれ信号Ｈ３Ｒ，Ｈ３Ｇ、パルス中のクロック数が求め
られ、各ＡＮＤゲート８．９からは第６図（９）、 Ｇ
ｏ）の信号１Ｏ−ＣＬＫ、１ｌ−ＣＬＫが出力され、こ
の信号がそれぞれカウンタ１０．１１への入力信号とな
る。 またＡＮＤゲート７により信号ＨＳＲ，ＨＳＧ、 ＶＳ
のＡＮＤ演算を行うことにより、パルスＨ３Ｒ。 Ｈ２Ｃ，が互いに重なり合う部分を抽出した第６図（１
１）の１０．１１−Ｒのような信号が得られ、この信号
がカウンタ１０および１１に対するリセット信号となる
。なお垂直同期信号ＶＳをそれぞれの信号Ｈ３Ｒ，Ｈ３
ＧとＡＮＤ演算しているのは、表示期間中にリセットお
よびカウントさせないためである。 カウンタ１０．１１はリセット信号１０．１１−Ｈの立
下りから新たに入力パルス数をカウントし、その結果を
３ｂｉｔの出力端子ＱＯ，Ｑ１．Ｑ２に出力するから、
最終的にカウンタ１０は第６図θり〜（１４）の信号１
Ｏ−Ｑｏ、１Ｏ−Ｑｌ、ｌｏ−Ｇ２のように“°０”を
出力し、カウンタ１１は第６図０５１〜Ｇ７）の信号１
１− Ｑｏ、 １ｌ−Ｑｌ、１ｌ−Ｇ２のように“３”
を出力する。つまり伝送された時のアナログ映像信号の
位相関係は、赤の映像信号の方が緑の映像信号より３ク
ロック進んでいることを検知できる。 一方では入力ディジタル映像信号ＲＤＯ〜ＲＤ７゜ＧＤ
Ｏ〜ＧＤ７へそれぞれシフトレジスタ１３．１７の入力
端子ＤＯ〜Ｄ７に入力され、このシフトレジスタ１３．
１７はその出力端子ＱＯ−Ｑ７へ前記の入力信号を取り
込んだ後、クロックパルスの立上りで出力し、以下同様
にこの出力信号がそれぞれ次段のシフトレジスタ１４．
１８に入力され、さらにこのシフトレジスタ１４．１８
の出力信号が、それぞれ次段のシフトレジスタ１５．１
９に入力される。 つまり、各シフトレジスタ１３〜１９は、それぞれ入力
信号を１クロツクづつ遅延させて出力することになる。 従って例えばシフトレジスタ１５の出力端子ＱＯ−Ｑ７
の出力信号波形は第６図（２６）〜（３３）の信号１５
−ＱＯ，〜、１５−Ｑ７のような波形になり、これは入
力ディジタル映像信号ＲＤＯ−ＲＤ７を基準に３クロツ
ク遅延されている。 また同様にシフトレジスタ１９の出力端子ＱＯ〜Ｑ７の
出力波形も第６図（２６）〜（３３）の信号１９−ＱＯ
。 〜、１９−Ｑ７のような波形になり、入力ディジタル映
像信号ＧＤＯ〜ＧＤ７を基準に３クロツク遅延されてい
る。 前述のようにこれら、入力ディジタル映像信号ＲＤＯ〜
ＲＤ７．シフトレジスタ１３〜１５の出力端子ＱＯ−Ｑ
７の出力信号は、データセレクタ２０の入力端子Ｄ４０
〜Ｄ４７． Ｄ３０〜Ｄ３７． Ｄ２０〜Ｄ２７． Ｄ
ｌＯ〜Ｄ１７にそれぞれ入力され、また入力ディジタル
映像信号ＧＤＯ〜Ｇ Ｄ７．シフトレジスタ１７〜１９
の出力端子ＱＯ〜Ｑ７の出力信号はデータセレクタ２１
の入力端子Ｄ４０〜Ｄ４７． Ｄ３Ｑ〜０３７． ０
２０〜Ｄ２７． ＤＩＯ−Ｄ１７にそれぞれ入力され
る。データセレクタ２０のセレクト端子Ｓｏ、Ｓ１．８
２には、前述の映像信号相互間の位相差を示す第６図０
２）〜０４）の１Ｏ−Ｑｏ、１Ｏ−Ｑｌ、１Ｏ−Ｇ２の
ような（つまり計数値“０°゛の）セレクト信号が入力
され、同様にデータセレクタ２１のセレクト端子ＳＯ，
Ｓｌ、３２には、第６図０５）〜０７）の１ｌ−Ｑｏ、
１ｌ−Ｑｌ、１ｌ−Ｇ２のような（つまり計数値゛３°
゛の）信号が入力される。 従ってデータセレクタ２０では、入力端子ＤＩＯ〜Ｄ１
７からの入力信号、つまり入力ディジタル映像信号ＲＤ
Ｏ−ＲＤ７を３クロツク遅延させた信号が選択され、デ
ータセレクタ２１では、入力端子Ｄ４０〜Ｄ４７からの
入力信号、つまり入力ディジタル映像信号ＧＤＯ−ＣＤ
？そのものが選択される。 このことによりデータセレクタ２０．２１の各出力端子
ＱＯ−Ｑ７からは、それぞれ第６図１５−ＱＯ。 〜、１５−Ｑ？、ＧＤＯ−ＧＤ７と同様の信号が出力さ
れる。この信号をそれぞれＤ／Ａコンバータ２５゜２６
によりアナログ信号に変換すると第６図（３５） 。 （３６）の補正・伝送前アナログ映像信号Ｒ１，Ｇｌの
ような波形になり、このアナログ映像信号Ｒ１゜Ｇ１を
それぞれの伝送ケーブル６を介して遠方に伝送すると、
出力信号波形は、それぞれ第６図（３７） 、 （３８
）の最終アナログ映像信号ＲＯ，ＧＯのような波形にな
る。 このように、映像信号を伝送する前に補正することによ
って、伝送後出力される映像信号相互間の位相を一敗さ
せることができる。 尚、上述のようにアナログ映像信号相互間の伝送による
位相差は補正できたが、第６図（３４）の入力時のアナ
ログ映像信号（即ち入力ディジタル映像信号ＲＤＯ−Ｒ
Ｄ７の変換前のアナログ映像信号）Ｒと位相補正後の伝
送前アナログ映像信号Ｒ１との間に遅延が生じているこ
とが明らかである。 この遅延時間が大きくなりすぎると、例えばＣＲＴデイ
スプレィに接続した場合、画面の位置関係が乱れること
もあり得るが、これは水平同期信号Ｈ３にも上述の遅延
回路を付加することにより解決できる。 また、アナログ映像信号相互間の位相差がクロックパル
スＣＬＫのパルス幅より小さくなければ位相のずれを検
知できなくなるため必要とする位相補正の精度により、
クロックパルスの周波数を調整すれば良い。 従って本実施例では、シフトレジスタの遅延能力は３ク
ロツクまでであるが、上述のパルスＩＳＯのパルス幅、
クロックパルスＣＬＫの周波数によっては、カウンタ、
シフトレジスタ、データセレクタをそれぞれ複数個接続
し、カウンタの計数範囲やシフトレジスタの遅延能力を
増大させて対応することができる。
本発明によれば、アナログ映像信号の色別の伝送ライン
へ、映像の非表示期間にパルスを注入して、この伝送ラ
イン別の信号伝送の位相差を検出し、前記伝送ラインの
伝送後または伝送前のアナログ映像信号に相当するデジ
タル値にクロック信号を介して前記位相差に相当するク
ロック数の位相シフトを行って前記の位相差を補正する
こととしたので、 伝送によって生じるアナログ映像信号相互間の位相のず
れを補正できるため、例えばアナログ映像信号を入力信
号としてＣＲＴデイスプレィに接続した場合、色ずれが
生じない映像信号伝送装置を提供できるという利点があ
る。
へ、映像の非表示期間にパルスを注入して、この伝送ラ
イン別の信号伝送の位相差を検出し、前記伝送ラインの
伝送後または伝送前のアナログ映像信号に相当するデジ
タル値にクロック信号を介して前記位相差に相当するク
ロック数の位相シフトを行って前記の位相差を補正する
こととしたので、 伝送によって生じるアナログ映像信号相互間の位相のず
れを補正できるため、例えばアナログ映像信号を入力信
号としてＣＲＴデイスプレィに接続した場合、色ずれが
生じない映像信号伝送装置を提供できるという利点があ
る。
第１回は本発明の第一の実施例としての構成を示す回路
図、第２図は第１図の動作説明用の各部信号波形図、第
３図は本発明の第二の実施例としての構成を示す回路図
、第４図は第３図の動作説明用の各部信号波形図、第５
図は本発明の第三の実施例としての構成を示す回路図、
第６図は第５図の動作説明用の各部信号波形図、第７図
は従来のアナログ映像信号伝送装置の構成例を示す図、
第８図は第７図の動作説明用の各部信号波形図である。
図、第２図は第１図の動作説明用の各部信号波形図、第
３図は本発明の第二の実施例としての構成を示す回路図
、第４図は第３図の動作説明用の各部信号波形図、第５
図は本発明の第三の実施例としての構成を示す回路図、
第６図は第５図の動作説明用の各部信号波形図、第７図
は従来のアナログ映像信号伝送装置の構成例を示す図、
第８図は第７図の動作説明用の各部信号波形図である。
Claims (1)
- 【特許請求の範囲】 １）映像を構成する色別のアナログ映像信号を伝送ケー
ブルを介し伝送することによって生ずる前記色別アナロ
グ映像信号間の位相差を補正する装置であって、 前記映像の非表示期間に、前記伝送ケーブル内の前記色
別アナログ映像信号ごとの各伝送ラインへそれぞれ同相
のパルスを注入するパルス注入手段と、 前記伝送ケーブルによって伝送された前記パルス間の位
相差を求める位相差検出手段と、 前記の伝送の前または後の前記色別アナログ映像信号間
に、前記の伝送に基ずく前者の位相差を打消すように、
前記位相差検出手段によって検出された後者の位相差に
等しい位相差を付加する位相差付加手段と、 を備えたことを特徴とするアナログ映像信号伝送位相差
補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP910589A JPH02189093A (ja) | 1989-01-18 | 1989-01-18 | アナログ映像信号伝送位相差補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP910589A JPH02189093A (ja) | 1989-01-18 | 1989-01-18 | アナログ映像信号伝送位相差補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02189093A true JPH02189093A (ja) | 1990-07-25 |
Family
ID=11711350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP910589A Pending JPH02189093A (ja) | 1989-01-18 | 1989-01-18 | アナログ映像信号伝送位相差補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02189093A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2388504B (en) * | 2002-02-26 | 2006-01-04 | Adder Tech Ltd | Video signal skew |
| EP2278790A3 (en) * | 2002-02-15 | 2012-11-21 | Avocent Corporation | Automatic equalization of video signals |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164779A (ja) * | 1986-12-26 | 1988-07-08 | Fuji Electric Co Ltd | 映像信号伝送装置 |
| JPS63164786A (ja) * | 1986-12-26 | 1988-07-08 | Fuji Electric Co Ltd | 映像信号伝送装置 |
-
1989
- 1989-01-18 JP JP910589A patent/JPH02189093A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164779A (ja) * | 1986-12-26 | 1988-07-08 | Fuji Electric Co Ltd | 映像信号伝送装置 |
| JPS63164786A (ja) * | 1986-12-26 | 1988-07-08 | Fuji Electric Co Ltd | 映像信号伝送装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2278790A3 (en) * | 2002-02-15 | 2012-11-21 | Avocent Corporation | Automatic equalization of video signals |
| GB2388504B (en) * | 2002-02-26 | 2006-01-04 | Adder Tech Ltd | Video signal skew |
| US7277104B2 (en) | 2002-02-26 | 2007-10-02 | Adder Technology Ltd. | Video signal skew |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4964069A (en) | Self adjusting video interface | |
| TW200408195A (en) | Data recovery circuit, phase detection circuit and method for detecting and correcting phase conditions | |
| KR950005054B1 (ko) | 기수/우수의 필드 검출장치 | |
| US6654065B1 (en) | Apparatus for generating timing and synchronizing signals for a digital display device | |
| CN100423075C (zh) | 显示器及投影型显示器 | |
| JPH02189093A (ja) | アナログ映像信号伝送位相差補正装置 | |
| US7072406B1 (en) | Serial interface and method for transferring digital data over a serial interface | |
| JPH0750929B2 (ja) | 映像信号伝送装置 | |
| JPH05333808A (ja) | 表示駆動回路 | |
| JPS63164786A (ja) | 映像信号伝送装置 | |
| NO150620B (no) | Koblingsanordning for overvaakning av en pulskodemodulert dataoverfoering | |
| CN113286102B (zh) | 一种基于奇偶位置的视频成像校正方法 | |
| JPS624960Y2 (ja) | ||
| JP2506407B2 (ja) | クロック同期式デ―タ伝送方式 | |
| KR100291192B1 (ko) | 파이프라인된 부분 선형 근사 방식을 이용한 감마 보정 장치 | |
| US3725796A (en) | Process for the measurement of the distortion in transmission systems which transmit data in parallel bit coded form | |
| RU1807488C (ru) | Устройство дл мажоритарного выбора сигналов | |
| SU1465898A1 (ru) | Устройство дл ввода информации в ЭВМ | |
| SU1177919A1 (ru) | Устройство для измерения апертуры глазковой диаграммы | |
| JPS597819Y2 (ja) | バ−スト信号処理回路 | |
| JPH114148A (ja) | 位相差検出回路 | |
| SU1275531A1 (ru) | Устройство дл цифровой магнитной записи | |
| JP2506751Y2 (ja) | Ｒｇｂビデオ信号受信機器 | |
| SU1656685A2 (ru) | Преобразователь последовательного кода в параллельный | |
| JP3510737B2 (ja) | 位相差検出回路及びこれに用いる遅延回路 |