JPH02185967A - バイアススパッタリング方法およびその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、真空中で基板上に薄膜を形成するスパッタリ
ング装置に係り、特に基板上の凹凸パターンの上に、表
面が平坦になるように薄膜を形成するのに好適な、バイ
アススパッタリング方法及びその装置に関する。

〔従来の技術〕

従来、凹凸パターンを持つ基板上に平坦な薄膜を形成す
るバイアススパッタリング装置としては、例えば特開昭
６０−１５６２５０号公報及び特開昭６１−１９８６５
６号公報が知られている。

即ちこの従来のバイアススパッタリング装置は、スパッ
タエツチングの効率を上げる目的で、基板に入射するイ
オンの童を増やし、そのエネルギを制御するために、基
板電極側に磁界発生手段を設けている。

〔発明が解決しようとする課題〕

しかし、上記従来のバイアススパッタリング装置では、
成膜プロセスとエツチングプロセストラ同一の電磁界条
件で行っているので、膜厚の均一な平坦膜の形成（以下
平坦化成膜という。）を行うためには、電磁界条件を、
成膜プロセスとスパッタエツチングプロセスとについて
夫々最適条件からずれたところに設定しなければならず
、平坦化成膜の速度を上げられないという課題を有して
いた。

本発明の目的は、上記従来技術の課題を解決して高速な
平坦化成膜を可能にしたバイアススパッタリング方法及
びその装置を提供することにある。

〔課題を解決するための手段〕

上記目的は、真空槽内に対向して配置されるターゲット
電極と基板電極との双方に高周波または直流の電力を印
加し、上記ターゲット電極上のターゲット材料をスパッ
タして基板電極上の基板に薄膜を形成するバイアススパ
ッタリング方法において、基板上に形成する薄膜の成膜
速度がエツチングにより削り取られる速度より速くして
スパッタ成膜し、その後上記成膜速度よりエツチングに
より削り取られる速度を速くしてスパッタエツチングす
ることＫより達成される。

即ち、本発明は、平坦化成膜を成膜プロセスとスパッタ
エツチングプロセスとに分け、ターゲット電極、基板電
極、及びターゲット側の同心状の二つの電磁石と基板側
の電磁石、基板電極躯動手段圧力調整手段とにより、平
坦化成膜の前半では成膜に適した電界・磁界電極間隔・
動作圧力を設定し、後半ではスパッタエッチに適した電
界・磁界電極間隔・動作圧力を設定することにより、達
成される。

〔作用〕

平坦化成膜前半の成膜プロセスでは、ターゲット側の同
心状の二つの電磁石でターゲット上にトンネル状の磁界
を形成し【ターゲット電極に比較的大きな電力を印加し
、高密度なプラズマを発生させてターゲットをスパッタ
する。このとき、基板電極駆動手段により基板電極をタ
ーゲット電極に近付け、ターゲットからスパッタされた
粒子が基板上に付着する確率を上げる。これらにより、
高速な成膜が行なわれる。

平坦化成膜後半のスパッタエッチプロセスでは、ターゲ
ット側の同心状の二つの電磁石と基板側の一つの電磁石
とを組合わせてターゲットと基板とにほぼ垂直な磁界を
形成し、基板電極に比較的大きな電力をターゲット電極
に比較的小さい電力を印加してターゲットと基板との間
にプラズマを発生させ、かつ、前記はぼ垂直な磁界でプ
ラズマをターゲットと基板との間に閉じ込めることでプ
ラズマ密度を高く維持する。このとき、基板電極駆動手
段により基板電極をスパッタエッチ効率が最も良くなる
位置に移動させる。これらにより、高速なスパッタエッ
チが行なわれる。

以上の高速成膜と高速スパッタエッチを組合わせること
により、高速な平坦化成膜が実現する。

〔実施例〕

以下本発明を第１図乃至第６図に示す実施例に基いて説
明する。

先ず、本発明に係わるバイアススパッタリング装置の一
実施例を第１図に基いて説明する。即ち、１は真空室、
２はターゲット電極、３はターゲット電極２に接続され
た高周波電源、４はターゲット、５はターゲット電極２
と真空室１とを電気的に絶縁する絶縁体である。６はア
ースシールドである。７は電源９に接続された内側電磁
石である。

８は電源１０に接続された外側電磁石である。１１は基
板電極、１２は基板電極１１に接続された高周波電源、
１３は平坦化成膜を行う基板、１４は基板電極１１と真
空室１とを電気的に絶縁する絶縁体である。

１５はスライドガイド、１６はエアシリンダ、１７はエ
アシリンダ１６を固定する板、１８は板１７を支持する
棒である。１９は電磁石、２０は電磁石１９を真空室１
に固定する台、２１は電磁石１９の電源、２２は電流導
入端子である。２３はアルゴン（、ｆ、）ガス用のガス
導入口、２４は真空排気手段（図示せず）への排気口で
ある。２５は基板電極１１と絶縁体１４、アースシール
ド２６とから成る基板電極ユニットで、電磁弁２７０作
用によりエアシリンダ１６で前後に駆動されるものであ
る。２８は制御ユニ２トで、高周波電源３及び１２、直
流電源９．１０及び２１の各出力を制御し、且つ電磁弁
２７のＯＮ　−ＯＦＦを制御し、更に図示されていない
がガス導入手段を制御して真空室１内のガス圧力を設定
されたガス圧力Ｐ、に制御するものである。

ところで、一般にバイアススパッタリングにおいては、
平坦化成膜の速度を上げるには、成膜速度及びスパッタ
エツチング速度の双方を向上させなければならない、成
膜速度を上げるには［■ターゲットのスパッタリング速
度を向上させる。■ターゲットからスパッタされた粒子
の基板面への付着効率を向上させる。」ことが必要であ
る。また、スパッタエツチングの速度を向上させるには
、「■基板に入射するイオン電流密度を大きくする。

■ターゲットからスパッタされた粒子の基板への付着量
を少なくする。」ことが必要である。

そこで、上記実施例の作用について説明する。

先−Ｊ’、成膜プロセスについて説明する。即ち、最初
に排気口２４を介して真空排気手段（図示せず）により
真空室１の内部を高真空に排気した後、ガス導入口２５
よりアルゴン（Δｒ）ガスを導入し、真空室１の内部を
制御ユニット２Ｂにより所定の圧力Ｐ１に設定する。圧
力Ｐ１については後で説明する。

圧力が設定された後、制御ユニット２８により、電源８
．１０及び１９の出力を第４図に示す成膜プロセスの領
域の条件、即ち外側電磁石８に対して、内側電磁石７に
反対の極性で電流を流し、第２図に示すようなトンネル
状の磁界ＳＯをターゲット４０表面４′の近傍に形成す
る。次に、制御ユニット２８により第５図に示す成膜プ
ロセス条件、即ち高周波電源３及び１２かもターゲット
電極２と基板電極１１とに高周波電力を印加して上記の
如く形成されたトンネル状磁界３００部分でマグネトロ
ン放電を発生させてプラズマをこの磁界３０に閉じ込め
、ターゲット４をスパッタリングして基板１３に成膜で
きるようにする。ここで、ターゲット電極２に印加する
電力Ｗ、は、所定の成膜速度が得られる値に設定する。

一方基板電極１１に印加する電力Ｗ。

は、成膜速度が極端に遅くならない範囲（例えば０〜５
００ｇ７）に設定する。また、内側電磁石７及び外側電
磁石８に流す電流値は、ターゲット４０表面４′の近傍
に形成されるトンネル状磁界５０の表面４′に平行な方
向の磁束密度が００１Ｔ以上になり、且つトンネル状の
磁界３０により発生するマグネトロン放電がターゲット
４の所定の位置に発生するように決定する。更に成膜プ
ロセス条件においては、ターゲット４と基板１３との間
隔！、は小さくなる程ターゲット４からスパッタされた
粒子が基板１６に付着する確立、即ち成膜速度が向上す
る。しかしターゲット４と基板１３との間隔ｊ、が約２
０■以下に狭くなると上記トンネル状磁界６０との関係
で放電、即ちプラズマの発生は不安定になる。一方ター
ゲット４と基板１３との間隔！、が約５０−以上と広く
なると成膜速度は極端に遅くなる。従ってターゲット４
と基板１３との間隔！、を約２０〜５０−の範囲に設定
するのが良好である。また、真空室１の内部の圧力ＰＩ
は、基板１３上に形成する薄膜中のガス分子混合量を少
なくするために、できるだけ低い方が良い。しかし、こ
の圧力Ｐ１が低過ぎると放電が不安定になる。そこで、
この圧力Ｐ１は、約０，４〜１Ｐαの範囲に設定するの
が良い。

以上説明したような条件にすることにより、基板１５に
対して比較的大きな成膜速度を得ることができる。

次にスパッタエッチプロセスについて説明する。

上記成膜プロセスで基板１６上に薄膜を所定の厚さ堆積
させた後、制御ユニット２８の信号で電磁弁２７を作動
させて、エアシリンダ１６を駆動し、基板電極ユニット
２６を第１図の実線で示す位置まで下降させ、ターゲッ
ト４と基板１３との間隔を！、に、また真空室１の内部
圧力なＰ、にセットする。この間隔ｌ！、内部圧力Ｐ！
については後で具体的に説明する。

ここで、電源９．１０．２１の出力を変えて、電磁石７
．８．１９に流す電流を、第４図に示す如く、スパッタ
エッチプロセスの範囲に示すパターンに切り換える。即
ち、電磁石７．８．１９について全て同じ極性になるよ
うに切り換えて、第３図に示すようなターゲット４及び
基板１３に対してほぼ垂直な磁界３１を形成する。

次Ｋ、高周波電源３及び１２により、第５図に示す如く
スパッタエッチプロセスの範囲に示すようなパターンで
ターゲット電極２及び基板電極１１に電力を印加する。

ターゲット電極２と基板電極１１との間に発生したプラ
ズマは、ターゲット４及び基板１３に対してほぼ垂直な
磁界３１により閉じ込められて高密度化する。

ここで、基板電極１１に印加する電力Ｗ２′は、基板１
３上で所定のスパッタエッチ速度が得られるような値に
設定する。また、ターゲット電極２に印加する電力Ｆ１
′は、スパッタエッチ速度が極端に遅くならない範囲で
（０〜４００Ｆ　）設定する。

電磁石８と１９とに流す電流値は、ターゲット電極２と
基板電極１１との間に閉じ込めるプラズマの拡散を防ぎ
、プラズマ発生領域の断面を小さくしてプラズマ密度を
高く維持するために、ターゲット４及び基板１３の上で
磁界の垂直方向成分磁束密度が０．０５７以上になるよ
うに設定する。一方、電磁石９の電流値は、基板１３に
堆積した薄膜のスパッタエッチ速度が均一になるように
設定する。

ターゲット４と基板１３との間隔！！とスパッタエッチ
速度との間には、第６図に示すような関係があり、ｌ、
　カフ０〜９０ｍのときスパックエッチ速度が最も速く
なる。従りて間隔！、は７ｏ〜９０ｍの範囲に設定する
。

真空室１内部の圧力Ｐｔは、基板１３上に形成する薄膜
中へのガス混入量を少なくし、かつ、スパッタエッチ速
度を低下させない範囲で、０６〜１．４Ｐαの間に設定
する。

これらにより、基板１３では、比較的大きなスパッタエ
ツチング速度を得ることができる。

特に第１０図及び第１１図に示すように下地膜４５上の
厚さが約１μ風の回路パターン４６０幅寸法が１０μ鴇
以上（例えは１５μｍ）と大きくなると相当量スパッタ
エツチングにより膜の上端エツジ部より削り取る必要が
あるため、スパッタ成膜条件とスパッタエツチング条件
とに従来技術のように適合させたのでは１回路パターン
４６上で約３μ風の厚さの表面が平坦な腹を形成するの
に約２０時開裂していたのを本実施例によれば約２時間
（スパッタ成膜時間＝１時間２０分、スパッタエツチン
グ時間約４０分）で表面が平坦な膜４７を形成すること
ができる。

以上、本実施例によれば、平坦化成膜を成膜プロセスと
エツチングプロセスとに分け、それぞれのプロセスに最
適な電界・磁界構成を設定することにより、高速で安定
な、制御性の良い第１０図に示すよ５な成膜及び第１１
図に示すようなスパッタエツチングが可能になり、その
結果、下地膜４５上の幅の広い回路パターン４６（１０
μ寓以上）上に均一で平坦な保護膜（Ｓ＊Ｏｔ　）　４
７等の薄膜を高速で形成することができる。

更に前記実施例によれば、第１０図に示す高速スパッタ
成膜主体のプロセスにおいてスパッタ領域の拡大と成膜
効率向上とを図ることができる。また前記実施例によれ
ば、第１１図に示す高速スパッタエッチ主体のプロセス
において、基板上高密度プラズマの発注とスパッタエッ
チ効率の向上とを図ることができる。

なお、以上に説明した実施例では、ターゲット電極２及
び基板電極１１の電源として高周波電源６及び１２を用
いたが、これらは、ターゲット４の材質が導体の場合、
直流電源であっても良い。

マタ、スパッタエッチプロセスにおいて、ターゲット電
極２と基板電極１１との間にプラズマを閉じ込める手段
として、電磁石７，８及び１９により、ターゲット４及
び基板１３にほぼ垂直な磁界を形成したが、第７図に示
すようなカスプ磁界３２を形成しても同様の効果が得ら
れる。

更に、前記実施例では、一対のターゲット電極と基板電
極とで成膜プロセスとスパッタエッチプロセスを行なり
たが、これを第８図に示すように二対の電極を用いて一
方を成膜プロセス専用、他方をスパッタエッチプロセス
専用にして、基板１５を前記二対の電極間を搬送ユニッ
ト（図示せず）で搬送しても同様の効果が得られる。

また、第９図に示すよ５に、ターゲット電極２の裏側に
永久磁石４０とその駆動手段４１を設けることでも同様
の効果が得られる。即ち、成膜プロセスでは駆動手段４
１により永久磁石４０をターゲット電極２から遠去け、
ターゲット電極２に比較的大きな電力を印加してターゲ
ット表面４′の近傍にトンネル状の磁界４２を形成して
マグネトロン放電罠より高速なスパッタ成膜を行なう。

スパッタエッチプロセスでは、永久磁石４０をターゲッ
ト電極２に近付けてトンネル状の磁界４２を基板１３の
近傍に形成し、基板電極１１に比較的大きな電力を印加
して基板１５上にマグネトロン放電を発生させて高速な
スパッタエッチを行なう。

上記永久磁石を用いる方法においても、二対の電極を用
いて一方な成膜プロセス専用、他方をスパッタエッチ専
用にしても同様の効果が得られる。

尚、上記実施例では、真空室１内部の圧力を。

バイアススパッタの前期はｐＨ後期はＰ２に設定するよ
うに説明したが、圧力Ｐ１とＰ２とは同じ値テアっても
良く、バイアススパッタの途中で圧力を変えなくても良
い。

要するに、第６図に示すように、ターゲット４と基板１
３との間の間隔を制御することによって、第１０図に示
すスパッタ成膜プロセスに最適な条件でスパッタ成膜を
行うことができ、その後第１１図に示ｔｘバッタエツチ
ングプロセスにおいても最適な条件でスパッタエッチを
行うことができ、非常に短時間で効率よくバイアススパ
ッタにより表面が平坦な膜を形成することができる。

また、第５図に示すように、第１０図に示すスパッタ成
膜プロセスにおいて、ターゲット電極２に印加する電力
なＷ、に大きくしてプラズマからのイオンをターゲット
４に多く引き込んでターゲツト材を基板１３上に成膜し
、その後第１１図に示すスパッタエツチングプロセスに
おいては基板１３上に成膜された表面を平坦化すべく、
基板電極１１に印加する電力をターゲット電極２に印加
する電力より大キくシて、プラズマからのイオンの多く
を基板１５に引き込んでスパッタエッチを多くすること
により、非常に短時間で、効率よくバイアススパッタに
より表面が平坦な膜を形成することができる。

なお、スパッタ成膜プロセスとスパッタエッチプロセス
とを数回繰り返して最終的に所望の厚さを有し、表面が
平坦な膜を形成する場合については、スパッタ成膜プロ
セスにおいて基板電極１１に印加する電力は必ずしも必
要としなく、Ｗ、は０でも良い。しかし、スパッタ成膜
プロセスとスパッタエッチプロセスとを一回するだけで
、最終的に所望の淳さを有し、表面が平坦な膜を形成す
る場合については、スパッタ成膜プロセスにおいて基板
電極１１に小さなＷ、という電力を供給することによっ
て幾分スパッタエツチングされ、凸部のエツジにおいて
オーバハング現象を無くして凹部の側壁も含め、均一に
成膜することができ、その結果スパッタエッチプロセス
において気泡等欠陥のない表面を平坦にした膜を形成す
ることができる。

また、第４図に示すように、スパッタ成膜プロセスとス
パッタエツチングプロセスとにおいて、電磁石７の電流
パターンを大幅に変える制御をすることによって、スパ
ッタ成膜条件とスパッタエツチング条件に適合させるこ
とができる。即ち電磁石７の電流パターンを大幅に変え
ることによりてプラズマ成膜プロセスにおいては、ター
ゲット上にプラズマを閉じ込める磁場構成（例えばトン
ネル状磁場構成又はターゲット表面の略平行な磁場構成
）が得られ、スパッタ成膜速度をスパッタエッチ速度よ
り大きくすることができ、その後スパッタエッチプロセ
スにおいてはターゲットと基板の間にプラズマを閉じ込
める磁場構成（例えば第６図に示す磁極の向きを同一に
した磁場構成又は第７図に示すように磁極の向きを反対
にしだカスプ磁場構成）に制御することによってスパッ
タエッチ速度をスパッタ成膜速度より大きくすることが
できる。

以上説明したように、下地膜（５ｉ０２　）　４５上の
凸部（回路パターン４６）の幅が１０μ隅以上（例えば
約１５μｍ）、凸部（回路パターン４６）の高さが約１
μｍで、下地膜（５１０２）　４５上の凹部の幅が１０
μ隅以下（例えば約５μｍ）のパターンに対して凸部に
おいて約３μｍの厚さを有し１表面を平坦にした酸化膜
／Ｉ７（例えばＳｉＯ□）を第１０図及び第１１図に示
すように非常に短時間（約２時間）で効率よく形成する
ことができる。

〔発明の効果〕

以上説明したように、本発明によれば、凸パターン（回
路パターン）の幅が約１０μ−以上と大きくなっても、
従来技術に比較して凸パターンを有する基板にダメージ
を与えることなく、また膜質を劣下させることなく、凸
パターンを有する基板に対して形成する薄膜の平坦化成
膜速度を１１５〜１／１０と著しく短縮することができ
る効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例のバイアススパッタリング装
置を示す縦断面図、第２図及び第３図は各々第１図に示
す電極と磁界構成との関係を模式的に示した断面図、第
４図は本発明に基づく電磁石に流すＴｕｔ流のパターン
を示す図、第５図はターゲット電極及び基板ｆｆｌ極に
印加する電力のパターンを示す図、第６図はターゲット
と基板との間隔とスパッタエッチ速度の関係を示す特性
図、第７図、第８図及び第９図は各々本発明の他の実施
例を示すバイアススパッタリング装置の断面図、第１０
図は本発明のバイアススパッタリング装置を用いてスパ
ッタ成膜をするスパッタ成膜プロセスを示す図、第１１
図は本発明のバイアススパッタリング装置を用いてスパ
ッタエッチをして平坦化するスパッタエッチプロセスを
示す図である。 ｌ・・・真空室　　　　　２・・・ターゲット電極４・
・・ターゲット　　７．８・・・Ｗ１磁石１１・・・基
板電極　　　１３・・・基板１６・・・エアシリンダ　
１９・・・電磁石４５・・・下地膜　　　　４６・・・
回路パターン４７・・・絶縁膜 第１ 図 ターゲット 基板電極 電磁石 第１＋図 粥５図 １図 第３図 タープ“ツＩ−４と基板１３とのＰ！Ｉβ鳥真空室　　
７　宣逗石　　１３基才反 ２　　クージット嘔夕翠ひ８　　電石臥フ＝　　　　　
＋９　電麿ム７６４９−ゲント　ｌ［基裁電極　３２カ
スプ褪界第８ 粥９　図 （１ンｇ月莫プロセス （２）ス／にツタエ・ソ子ゾロ江ス

Claims (1)

1. 【特許請求の範囲】 １、真空槽内に対向して配置されるターゲット電極と基
   板電極との双方に高周波または直流の電力を印加し、上
   記ターゲット電極上のターゲット材料をスパッタして基
   板電極上の基板に薄膜を形成するバイアススパッタリン
   グ方法において、基板上に形成する薄膜の成膜速度がエ
   ッチングにより削り取られる速度より速くしてスパッタ
   成膜し、その後上記成膜速度よりエッチングにより削り
   取られる速度を速くしてスパッタエッチングすることを
   特徴とするバイアススパッタリング方法。 ２、真空槽内に対向して配置されるターゲット電極と基
   板電極との双方に高周波または直流の電力を印加し、上
   記ターゲット電極上のターゲット材料をスパッタして基
   板電極上の基板に薄膜を形成するバイアススパッタリン
   グ方法において、上記ターゲット電極と上記基板電極と
   の間の間隔、並びに上記ターゲット電極及び上記基板電
   極に印加する電力を制御すると共に、更に少なくともタ
   ーゲット表面に形成する磁界分布を制御して基板上に形
   成する薄膜の成膜速度がエッチングにより削り取られる
   速度より速くしてスパッタ成膜し、その後上記ターゲッ
   ト電極と上記基板電極との間の間隔、並びに上記ターゲ
   ット電極及び上記基板電極に印加する電力を制御すると
   共に、更に少なくともターゲット表面に形成する磁界分
   布を制御して上記成膜速度よりエッチングにより削り取
   られる速度を速くしてスパッタエッチングすることを特
   徴とするバイアススパッタリング方法。 ３、上記ターゲット電極と上記基板電極との間の間隔を
   、スパッタエッチングの場合は、スパッタ成膜の場合よ
   り大きく制御することを特徴とする請求項２記載のバイ
   アススパッタリング方法。 ４、上記ターゲット電極に印加する電力を、スパッタエ
   ッチングの場合は、スパッタ成膜の場合より小さく制御
   し、上記基板電極に印加する電力を、スパッタエッチン
   グの場合は、スパッタ成膜の場合より大きく制御するこ
   とを特徴とする請求項２記載のバイアススパッタリング
   方法。 ５、上記磁界分布を、スパッタ成膜の場合はターゲット
   表面付近にプラズマを閉じ込め、スパッタエッチングの
   場合はターゲット表面から離してプラズマを発生させる
   ように制御することを特徴とする請求項２記載のバイア
   ススパッタリング方法。 ６、真空槽内に対向して配置されるターゲット電極と基
   板電極との双方に高周波または直流の電力を印加し、上
   記ターゲット電極上のターゲット材料をスパッタして基
   板電極上の基板に薄膜を形成するバイアススパッタリン
   グ装置において、基板上に形成する薄膜の成膜速度がエ
   ッチングにより削り取られる速度より速く制御してスパ
   ッタ成膜するスパッタ成膜手段と、上記成膜速度よりエ
   ッチングにより削り取られる速度を速く制御してスパッ
   タエッチングするスパッタエッチング手段とを備えたこ
   とを特徴とするバイアススパッタリング装置。 ７、上記スパッタ成膜手段とスパッタエッチング手段と
   を、一対のターゲット電極と基板電極と双方に印加する
   電力付与手段によって形成したことを特徴とする請求項
   ６記載のバイアススパッタリング装置。 ８、上記スパッタ成膜手段を一対の第１のターゲット電
   極と第１の基板電極によって形成し、上記スパッタエッ
   チング手段を一対の第２のターゲット電極と第２の基板
   電極によって形成し、上記第１及び第２のターゲット電
   極と上記第１及び第２の基板電極の双方の各々に印加す
   る電力付与手段を備えたことを特徴とする請求項６記載
   のバイアススパッタリング装置。 ９、真空槽内に対向して配置されるターゲット電極と基
   板電極との双方に高周波または直流の電力を印加し、上
   記ターゲット電極上のターゲット材料をスパッタして基
   板電極上の基板に薄膜を形成するバイアススパッタリン
   グ装置において、基板上に形成する薄膜の成膜速度がエ
   ッチングにより削り取られる速度より速くなるように上
   記ターゲット電極と上記基板電極との間の間隔、並びに
   上記ターゲット電極及び上記基板電極に印加する電力を
   制御すると共に、更に少なくともターゲット表面に形成
   する磁界分布を制御してスパッタ成膜するスパッタ成膜
   手段と、上記成膜速度よりエッチングにより削り取られ
   る速度を速くなるように上記ターゲット電極と上記基板
   電極との間の間隔、並びに上記ターゲット電極及び上記
   基板電極に印加する電力を制御すると共に、更に少なく
   ともターゲット表面に形成する磁界を制御してスパッタ
   エッチングするスパッタエッチング手段とを備えたこと
   を特徴とするバイアススパッタリング装置。 １０、上記スパッタエッチング手段によるターゲット電
   極と基板電極との間の間隔を、上記スパッタ成膜手段に
   よるターゲット電極と基板電極との間の間隔より大きく
   制御するように構成したことを特徴とする請求項９記載
   のバイアススパッタリング装置。 １１、上記スパッタエッチング手段によるターゲット電
   極に印加する電力を、上記スパッタ成膜手段によるター
   ゲット電極に印加する電力より小さく制御するように構
   成し、上記スパッタエッチング手段による基板電極に印
   加する電力を、上記スパッタ成膜手段より大きく制御す
   るように構成したことを特徴とする請求項９記載のバイ
   アススパッタリング装置。 １２、上記スパッタ成膜手段によるターゲット表面に形
   成する磁界を制御してプラズマをターゲット表面付近に
   発生させるように形成し、上記スパッタエッチング手段
   によるターゲット表面に形成する磁界を制御してプラズ
   マをターゲット表面から離して発生させるように形成す
   ることを特徴とする請求項９記載のバイアススパッタリ
   ング装置。 １３、上記スパッタ成膜手段によるターゲット表面に形
   成する磁界を制御をしてプラズマをターゲット表面付近
   に発生させるようにトンネル状磁界で形成し、上記スパ
   ッタエッチング手段によるターゲット表面に形成する磁
   界分布を制御してプラズマをターゲット表面から離して
   発生させるようにターゲットと基板とにほぼ垂直な磁界
   で形成することを特徴とする請求項９記載のバイアスス
   パッタリング装置。 １４、上記スパッタ成膜手段によるターゲット表面に形
   成する磁界を制御してプラズマをターゲット表面付近に
   発生させるようにを形成し、上記スパッタエッチング手
   段によるターゲット表面に形成する磁界分布を制御して
   プラズマをターゲット表面から離して発生させるように
   カスプ磁界で形成することを特徴とする請求項９記載の
   バイアススパッタリング装置。 １５、上記スパッタ成膜手段とスパッタエッチング手段
   とを、一対のターゲット電極と基板電極と双方に印加す
   る電力付与手段によって形成したことを特徴とする請求
   項９記載のバイアススパッタリング装置。 １６、上記スパッタ成膜手段を一対の第１のターゲット
   電極と第１の基板電極によって形成し、上記スパッタエ
   ッチング手段を一対の第２のターゲット電極と第２の基
   板電極によって形成し、上記第１及び第２のターゲット
   電極と上記第１及び第２の基板電極の双方の各々に印加
   する電力付与手段を備えたことを特徴とする請求項９記
   載のバイアススパッタリング装置。