JPH021822A - Active matrix type liquid crystal display device - Google Patents

Active matrix type liquid crystal display device

Info

Publication number
JPH021822A
JPH021822A JP63143564A JP14356488A JPH021822A JP H021822 A JPH021822 A JP H021822A JP 63143564 A JP63143564 A JP 63143564A JP 14356488 A JP14356488 A JP 14356488A JP H021822 A JPH021822 A JP H021822A
Authority
JP
Japan
Prior art keywords
bus line
liquid crystal
common bus
crystal display
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63143564A
Other languages
Japanese (ja)
Inventor
Kazuhiro Takahara
高原 和博
Takayuki Hoshiya
星屋 隆之
Tadahisa Yamaguchi
山口 忠久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63143564A priority Critical patent/JPH021822A/en
Publication of JPH021822A publication Critical patent/JPH021822A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To decrease the number of lead-out lines to common bus lines and to prevent a fill factor from decreasing by providing the common bus line to every other area between two scanning bus lines and connecting the common bus lines to the drains of TFT on both sides in common. CONSTITUTION:A liquid crystal display panel consists of two glass substrates 10 and 20 where liquid crystal cells 1 are arranged, scanning bus lines 4, common bus lines 5, and one electrode 11 of a liquid crystal cell 1 are provided on the side of the glass substrate 10, and data bus lines 3 are provided on the side of the glass substrate 20. Here, the common bus lines 5 are provided to alternate areas between the scanning bus lines 4 and two scanning lines 4 to unite the common bus line of liquid crystal cells 1 for two lines. The drain of the TFT2 on both sides are connected to the common bus line 5 in common, so the number of lead-out lines of the common buses 5 is decreased and the fill factor is prevented from decreasing.

Description

【発明の詳細な説明】 〔概 要〕 対向マトリクス型アクティブマトリクス型液晶表示装置
に関し、 液晶表示パネル外部に引き出す線数を減らしてフィルフ
ァクタの低下を防止することを目的とし、対向配置され
た一方の基板上にスイッチング素子と、表示素子の一方
の電極と、並行して設けられた走査バスラインと、2本
の走査バスラインの間の領域一つおきに設けられた共通
バスラインとを設け、前記スイッチング素子を前記走査
バスラインと前記共通バスラインとの間の領域に設ける
と共に、そのゲートは前記走査バスラインに接続し、ソ
ースは表示素子の電極に接続し、ドレインは前記共通バ
スラインに接続して、他方の基板上には前記表示素子の
他方の電極となるデータバスラインを形成してアクティ
ブマトリクス型液晶表示装置を構成する。
[Detailed Description of the Invention] [Summary] Regarding a facing matrix type active matrix type liquid crystal display device, the purpose of this invention is to reduce the number of lines drawn out to the outside of the liquid crystal display panel and prevent a decrease in fill factor. A switching element, one electrode of the display element, scanning bus lines provided in parallel, and a common bus line provided in every other area between the two scanning bus lines are provided on the substrate. , the switching element is provided in a region between the scanning bus line and the common bus line, and its gate is connected to the scanning bus line, its source is connected to the electrode of the display element, and its drain is connected to the common bus line. A data bus line serving as the other electrode of the display element is formed on the other substrate to form an active matrix liquid crystal display device.

〔産業上の利用分野〕[Industrial application field]

本発明は対向マトリクス型のアクティブマトリクス型液
晶表示装置の改良に関する。
The present invention relates to an improvement in a facing matrix active matrix liquid crystal display device.

近年、表示素子として液晶を用いたア・タテイブマトリ
クス駆動方式のフラットデイスプレィの研究、開発が盛
んに行われている。このアクティブマトリクス駆動方式
のフラットデイスプレィはブラウン管に比べて奥行を少
なくすることができるので、ポケット型テレビやラップ
トツブ型コンピュータ等の表示器として商品化もなされ
ている。
2. Description of the Related Art In recent years, research and development have been actively conducted on autative matrix drive type flat displays that use liquid crystals as display elements. Since this active matrix drive type flat display can have a smaller depth than a cathode ray tube, it has also been commercialized as a display device for pocket televisions, laptop computers, and the like.

ところが、従来のアクティブマトリクス型液晶表示装置
では、液晶にデータを書き込むデータバスラインと、こ
の書込を制御するスイッチング素子の走査ハスラインと
を一枚の基板上に交差させてマトリクス状に設けていた
ので、両者のクロス部における短絡により液晶表示装置
の歩留りが低下していた。そこで、液晶を挟んだ一方の
基板上にスイッチング素子と液晶の一方の電極と走査バ
スラインと共通バスラインとを設け、他方の基板上には
前記液晶の他方の電極となるデータバスラインを形成し
た対向マトリクス型アクティブマトリクス型液晶表示装
置が提案(特開昭62−133478号公報)されてい
る。
However, in conventional active matrix liquid crystal display devices, data bus lines for writing data to the liquid crystal and scanning bus lines for switching elements that control this writing are arranged in a matrix on a single substrate, intersecting each other. Therefore, the yield of liquid crystal display devices has been reduced due to short circuits at the cross portions between the two. Therefore, a switching element, one electrode of the liquid crystal, a scanning bus line, and a common bus line are provided on one substrate sandwiching the liquid crystal, and a data bus line, which becomes the other electrode of the liquid crystal, is formed on the other substrate. A facing matrix active matrix liquid crystal display device has been proposed (Japanese Patent Laid-Open No. 133478/1983).

しなしながら、この対向マトリクス型アクティブマトリ
クス型液晶表示装置においては、液晶1行当たり1本の
走査バスラインと共通バスラインが必要であり、液晶表
示パネル外部に引き出す線数が増加し、この改善が望ま
れている。
However, in this facing matrix active matrix type liquid crystal display device, one scanning bus line and one common bus line are required for each line of liquid crystal, and the number of lines drawn out to the outside of the liquid crystal display panel increases. is desired.

〔従来の技術〕[Conventional technology]

第7図は従来の対向マトリクス型アクティブマトリクス
型液晶表示装置の表示パネルの一部分の構成を示してい
る。この図に示すように、従来のアクティブマトリクス
型表示装置は、液晶セル1が配置された表示層を2つの
ガラス基板10.20で挟んで構成されている。一方の
ガラス基+H10上には、スイッチング素子である薄膜
トランジスタ2(以後TFT2という)と、各TFT2
のゲーI−Gを接続する走査バスライン4およびその端
部に設けられた外部取り出し電極14と、TFT2のソ
ースSに接続する液晶セルエの一方の電極11と、各T
FT2のドレインDを接続する共通バスライン5および
その端部に設けられた外部取り出し電極15とが形成さ
れており、他方のガラス基板2o上にはデータバスライ
ン3が列方向に並ぶ液晶セルIの共通電極として形成さ
れている。
FIG. 7 shows the structure of a portion of a display panel of a conventional facing matrix active matrix liquid crystal display device. As shown in this figure, the conventional active matrix display device is constructed by sandwiching a display layer in which a liquid crystal cell 1 is arranged between two glass substrates 10 and 20. On one glass substrate +H10, thin film transistor 2 (hereinafter referred to as TFT2), which is a switching element, and each TFT2
The scanning bus line 4 connecting the gate I-G of the gate I-G, the external lead-out electrode 14 provided at the end thereof, one electrode 11 of the liquid crystal cell connected to the source S of the TFT 2, and each TFT
A common bus line 5 connecting the drain D of the FT 2 and an external lead-out electrode 15 provided at the end thereof are formed, and data bus lines 3 are arranged in the column direction on the other glass substrate 2o. It is formed as a common electrode.

第8図は第7図のアクティブマトリクス型液晶表示装置
の等価回路を示している。アクティブマトリクス型液晶
表示装置の表示パネルにおける行方向(横方向)に走査
バスライン4と共通バスライン5が交互に設けられてお
り、これに対して列方向(縦方向)にはデータバスライ
ン3が前記走査バスライン4と共通バスライン5に交差
するように設けられている。そして、走査バスライン4
、共通バスライン5および2木のデータバスライン3に
囲まれた部分には1つの液晶セルlと、この液晶セル1
を制御するTFT2が設けられており、FET2のゲー
トGは走査バスライン4に、ソースSは液晶セル1の一
方の電極に、ドレインDは共通バスライン5に接続され
ている。また、液晶セルlの他方の電極はデータバスラ
イン3に接続されている。
FIG. 8 shows an equivalent circuit of the active matrix liquid crystal display device of FIG. Scan bus lines 4 and common bus lines 5 are provided alternately in the row direction (horizontal direction) in the display panel of an active matrix liquid crystal display device, whereas data bus lines 3 are provided in the column direction (vertical direction). is provided so as to intersect the scanning bus line 4 and the common bus line 5. and scan bus line 4
, one liquid crystal cell l is located in the area surrounded by the common bus line 5 and two data bus lines 3;
The gate G of the FET 2 is connected to the scanning bus line 4, the source S to one electrode of the liquid crystal cell 1, and the drain D to the common bus line 5. Further, the other electrode of the liquid crystal cell l is connected to the data bus line 3.

以上のように構成されたアクティブマトリクス型液晶表
示装置は例えば第9図に示すように駆動される。即ち、
液晶セル1は交流電圧を印加しないと劣化するために、
共通バスライン5は波形イで示すようにO■に保持され
、データバスライン3の電圧は波形口で示すようにこの
共通バスライン5の電位を中心にした交番電圧となって
いる。
The active matrix liquid crystal display device configured as described above is driven as shown in FIG. 9, for example. That is,
Since the liquid crystal cell 1 deteriorates unless an AC voltage is applied,
The common bus line 5 is held at O■ as shown by the waveform A, and the voltage of the data bus line 3 is an alternating voltage centered on the potential of the common bus line 5, as shown by the waveform start.

データバスライン3の交番電圧の周期はテレビ映像にお
けるラスクスキャンの1垂直走査時間(16,7m5)
の2倍である。走査バスライン4は波形ハで示すように
通常OV未満に保持されており、TPT2をオンにする
時だけ高い電圧となる。
The period of the alternating voltage on data bus line 3 is one vertical scanning time (16.7m5) of Rusk scan in TV video.
It is twice as much. The scanning bus line 4 is normally maintained at less than OV, as shown by the waveform C, and becomes high voltage only when the TPT 2 is turned on.

般にTFT2をオンする時間は60μsとなっている。Generally, the time for turning on TFT2 is 60 μs.

そして、TPT2のオン毎にそのときのデータバスライ
ン3のデータが、波形二で示すように液晶セル1に書き
込まれる。
Then, each time the TPT2 is turned on, the data on the data bus line 3 at that time is written into the liquid crystal cell 1 as shown by waveform 2.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、以上のように構成された従来のアクティブマ
トリクス型液晶表示装置は、液晶セル1の1行当たり1
本ずつの走査バスライン4および共通バスライン5が必
要であるので、液晶表示パネルの外部に引き出す線数が
従来マトリクス型の2倍にもなり、また、フィルファク
タ(1液晶セル当たりの有効表示面積の割合)が低下す
るという課題がある。
However, in the conventional active matrix liquid crystal display device configured as described above, each row of liquid crystal cells 1 has one
Since each scanning bus line 4 and common bus line 5 are required, the number of lines drawn out to the outside of the liquid crystal display panel is twice that of the conventional matrix type. There is a problem that the area ratio) is decreasing.

本発明の目的は液晶表示パネルの外部に引き出す線数を
減らしてフィルファクタの低下を防止することにある。
An object of the present invention is to reduce the number of lines drawn out to the outside of a liquid crystal display panel to prevent a decrease in fill factor.

〔課題を解決するための手段〕[Means to solve the problem]

前記目的を達成する本発明のアクティブマトリクス型液
晶表示装置の構成が第1図に示される。
The structure of an active matrix type liquid crystal display device of the present invention that achieves the above object is shown in FIG.

本発明のアクティブマトリクス型液晶表示装置では、対
向配置された一方の基板10上に、TPT2と、並行し
て設けられた走査バスライン4と、2本の走査バスライ
ン4の間の領域一つおきに設けらへた共通バスライン5
と、液晶セル1の一方の電極11とが設けられている。
In the active matrix liquid crystal display device of the present invention, on one of the substrates 10 disposed facing each other, the TPT 2 and the scan bus line 4 provided in parallel, and one area between the two scan bus lines 4 are provided. Separate common bus line 5
and one electrode 11 of the liquid crystal cell 1 are provided.

前記TFT2は前記走査バスライン4と前記共通バスラ
イン5との間の領域に設けられていると共に、そのゲー
トは前記走査バスライン4に接続され、ソースは液晶セ
ル1の電極11に接続され、ドレインは前記共通バスラ
イン5に接続されている。そして、他方の基板20上に
前記液晶セル1の他方の電極となるデータバスライン3
が形成されている。
The TFT 2 is provided in a region between the scanning bus line 4 and the common bus line 5, and its gate is connected to the scanning bus line 4, and its source is connected to the electrode 11 of the liquid crystal cell 1. The drain is connected to the common bus line 5. A data bus line 3 serving as the other electrode of the liquid crystal cell 1 is disposed on the other substrate 20.
is formed.

〔作 用〕[For production]

本発明のアクティブマトリクス型液晶表示装置によれば
、対向配置された一方の基板上にある2本の走査バスラ
イン4の間の領域一つおきに共通バスライン5が設けら
れ、この共通バスライン5にはその両側の行にあるTP
T2のドレインが共通して接続されるので、共通バスラ
イン5の外部への引き出し線数が削減される。
According to the active matrix liquid crystal display device of the present invention, a common bus line 5 is provided in every other area between two scanning bus lines 4 on one of the opposing substrates. 5 has TP in the rows on both sides of it.
Since the drains of T2 are commonly connected, the number of external lines of the common bus line 5 is reduced.

〔実施例〕〔Example〕

以下添付図面を用いて本発明の実施例を詳細に説明する
Embodiments of the present invention will be described in detail below with reference to the accompanying drawings.

第2図は本発明のアクティブマトリクス型液晶表示装置
の一実施例の構成を示すものであり、従来と同じ部材に
ついては同じ符号を付しである。
FIG. 2 shows the structure of an embodiment of an active matrix liquid crystal display device according to the present invention, and the same members as those in the prior art are given the same reference numerals.

第2図において、100は液晶表示パネルであり、この
液晶表示パネル100は従来同様に液晶セル1が配置さ
れた表示層を2つのガラス基板10.20で挟んで構成
され、ガラス基板10側にTPT (薄膜トランジスタ
)2、走査バスライン4、共通バスライン5および液晶
セル1の一方の電極11が設けられ、ガラス基Fi20
側にデータバスライン3が設けられているが、ここでは
その等価回路で構成を示す。
In FIG. 2, 100 is a liquid crystal display panel, and this liquid crystal display panel 100 is constructed by sandwiching a display layer on which a liquid crystal cell 1 is arranged between two glass substrates 10 and 20, as in the conventional case. A TPT (thin film transistor) 2, a scanning bus line 4, a common bus line 5, and one electrode 11 of the liquid crystal cell 1 are provided, and a glass substrate Fi20 is provided.
A data bus line 3 is provided on the side, and the configuration will be shown here using an equivalent circuit thereof.

液晶表示パネル100には、並行して設けられた走査バ
スライン4と、2本の走査バスライン4の間の領域一つ
おきに設けられた共通バスライン5と、これらに交差す
るデータバスライン3とが設けられている。TPT2は
走査バスライン4と共通バスライン5との間の領域に設
けられていると共に、そのゲートは走査バスライン4に
接続され、ソースは液晶セル1の電極に接続され、ドレ
インは共通バスライン5に接続されている。
The liquid crystal display panel 100 includes scanning bus lines 4 provided in parallel, common bus lines 5 provided in every other area between the two scanning bus lines 4, and data bus lines intersecting these. 3 are provided. The TPT 2 is provided in a region between the scanning bus line 4 and the common bus line 5, and its gate is connected to the scanning bus line 4, its source is connected to the electrode of the liquid crystal cell 1, and its drain is connected to the common bus line 4. 5.

液晶表示パネル100の外部にはデータバスラインの駆
動回路30、走査バスラインの駆動回路40および共通
バスラインの駆動回路50が設けられている。データバ
スラインの駆動回路30は液晶表示パネル100内のデ
ータバスライン3の各個に接続しており、各データバス
ライン3を独立に駆動することができる。走査バスライ
ンの駆動回路40は液晶表示パネル100内の走査バス
ライン4の各個に接続しており、各走査バスライン4を
独立に駆動することができる。一方、この実施例におけ
る共通バスライン5は、液晶表示パネル100の外部で
集線された後に共通バスラインの駆動回路50に接続さ
れている。従って、この実施例の共通バスライン5の電
位は全て同じように変化する。
A data bus line drive circuit 30, a scan bus line drive circuit 40, and a common bus line drive circuit 50 are provided outside the liquid crystal display panel 100. The data bus line drive circuit 30 is connected to each data bus line 3 in the liquid crystal display panel 100, and can drive each data bus line 3 independently. The scanning bus line driving circuit 40 is connected to each scanning bus line 4 in the liquid crystal display panel 100, and can drive each scanning bus line 4 independently. On the other hand, the common bus line 5 in this embodiment is connected to the common bus line drive circuit 50 after concentrating outside the liquid crystal display panel 100. Therefore, the potentials of the common bus lines 5 in this embodiment all change in the same way.

第3図は液晶表示パネル100にある一方のガラス基板
10上の各部材の配置例を示すものであるが、説明のた
めこの例では液晶表示パネル100は、1行当たり4個
の液晶セル1が4列並んだ構成になっている。
FIG. 3 shows an example of the arrangement of each member on one glass substrate 10 of the liquid crystal display panel 100. For the sake of explanation, in this example, the liquid crystal display panel 100 has four liquid crystal cells 1 per row. are arranged in four rows.

図において、41.42.43.44は走査バスライン
を示しており、これらの走査バスライン41.42,4
3゜44はこの実施例では液晶表示パネル100の端部
でそれぞれ電極G1. G2. G3. G4に接続さ
れている。
In the figure, 41.42.43.44 indicate scanning bus lines, and these scanning bus lines 41.42, 4
3° 44 are the electrodes G1 . G2. G3. Connected to G4.

また1、走査バスライン41.42および走査バスライ
ン43.44の間には共通バスライン51.52が設け
られており、これらの共通バスライン51.52も液晶
表示パネル100の端部でそれぞれ電極CI、 C2に
接続されている。そして、走査バスライン41と共通バ
スライン51との間、走査バスライン42と共通バスラ
イン51との間、走査バスライン43と共通バスライン
52との間、走査バスライン44と共通バスライン52
との間にそれぞれ4個ずつのTPT2と表示電極11が
設けられている。TPT2のゲー1−Gは各行毎にそれ
ぞれ走査バスライン41,42,43.44に接続され
、ソースSは各行に設けられた液晶セルの電極11に接
続され、ドレインDは液晶セル2行毎に1本設けられた
共通バスライン51.52に接続されている。
Further, 1. Common bus lines 51.52 are provided between the scanning bus lines 41.42 and 43.44, and these common bus lines 51.52 are also connected to each other at the ends of the liquid crystal display panel 100. Connected to electrodes CI and C2. and between the scan bus line 41 and the common bus line 51, between the scan bus line 42 and the common bus line 51, between the scan bus line 43 and the common bus line 52, and between the scan bus line 44 and the common bus line 52.
Four TPTs 2 and four display electrodes 11 are provided between the two. The gates 1-G of the TPT2 are connected to the scanning bus lines 41, 42, 43.44 for each row, the source S is connected to the electrode 11 of the liquid crystal cell provided in each row, and the drain D is connected to the electrode 11 of the liquid crystal cell provided in each row. It is connected to a common bus line 51, 52, which is provided one at a time.

次に、第2図のように構成された本発明のアクティブマ
トリクス型液晶表示装置の駆動例を第4図を用いて説明
する。
Next, an example of driving the active matrix liquid crystal display device of the present invention configured as shown in FIG. 2 will be explained with reference to FIG. 4.

この実施例では共通バスライン5は集線されて共通バス
ラインの駆動回路50に接続されており、例えば波形(
a)で示すようにOVに保持されている。
In this embodiment, the common bus line 5 is condensed and connected to a common bus line drive circuit 50, and the waveform (
It is held at OV as shown in a).

従って、この実施例の駆動波形は、第9図に示した従来
装置の駆動波形とほぼ同じになる。即ち、データバスラ
イン3の電圧は波形(blで示すように0■を中心にし
た2周期16.7msの±4■の交番電圧、走査バスラ
イン4は波形(C)で示すように通常はO■未満の電圧
(例えば−10V)であり、データバスライン3のデー
タを液晶セル1に書き込む60μsの間だけ電圧が高く
 (例えば+10■)なるようにすれば良い。
Therefore, the drive waveform of this embodiment is almost the same as the drive waveform of the conventional device shown in FIG. That is, the voltage of the data bus line 3 is a waveform (as shown by bl, an alternating voltage of ±4■ with two periods of 16.7 ms centered around 0■), and the scan bus line 4 is normally a voltage of ±4■, as shown by the waveform (C). The voltage is less than 0.0V (for example, -10V), and the voltage may be set high (for example, +10V) only during 60 μs during which data on the data bus line 3 is written into the liquid crystal cell 1.

このように、第2図の装置においては、液晶表示パネル
100の外部に引き出す共通バスライン5の本数を減ら
すことができる。なお、この実施例の装置では、共通バ
スライン5に与える電圧の設定の仕方によりTFT2の
オフバイアス(走査バスライン4の通常電位から共通バ
スライン5までの電位V。FF )を自由に設定できる
In this way, in the device shown in FIG. 2, the number of common bus lines 5 drawn out to the outside of the liquid crystal display panel 100 can be reduced. In the device of this embodiment, the off-bias of the TFT 2 (potential V, FF from the normal potential of the scanning bus line 4 to the common bus line 5) can be freely set by setting the voltage applied to the common bus line 5. .

第5図は本発明のアクティブマトリクス型液晶表示装置
の駆動装置の別の実施例の構成を示すものであり、液晶
表示パネル100の構成、液晶表示パネル100のデー
タバスラインの駆動回路30および走査バスラインの駆
動回路40との接続は第2図の実施例と全く同じである
。第5図の装置が第2図の装置と異なる点は、液晶表示
パネル100の共通バスライン5の共通バスラインの駆
動回路50への接続である。第2図の装置では共通バス
ライン5は集線されて共通バスラインの駆動回路50に
接続されていたが、この実施例では共通バスライン5は
それぞれ独立に共通バスラインの駆動回路50に接続さ
れており、共通バスライン5は別々に共通バスラインの
駆動回路50によって駆動することができる。即ち、第
5図の実施例は、第3図において電極CI、 C2がそ
れぞれ独立に共通バスラインの駆動回路50に接続され
る例である。
FIG. 5 shows the configuration of another embodiment of the driving device for an active matrix type liquid crystal display device according to the present invention. The connection of the bus line to the drive circuit 40 is exactly the same as in the embodiment shown in FIG. The device shown in FIG. 5 differs from the device shown in FIG. 2 in the connection of the common bus line 5 of the liquid crystal display panel 100 to the drive circuit 50 of the common bus line. In the device shown in FIG. 2, the common bus lines 5 are condensed and connected to the common bus line drive circuit 50, but in this embodiment, the common bus lines 5 are each independently connected to the common bus line drive circuit 50. The common bus line 5 can be separately driven by a common bus line drive circuit 50. That is, the embodiment shown in FIG. 5 is an example in which the electrodes CI and C2 in FIG. 3 are each independently connected to the drive circuit 50 of the common bus line.

第6図は第5図の装置の駆動波形を示すものである。こ
の実施例ではデータバスライン3の電圧は波形VDで示
すように±IVになっており、その周期は従来の装置と
同じになっている。そして、この実施例では共通バスラ
イン5が独立に取り出されているので、共通バスライン
の駆動回路50にて線順次駆動を行う。これを第3図を
用いて説明すると、液晶セル1の1行目の走査バスライ
ンの電極G1には波形VGIで示す電圧(10v)が時
刻t1からt2まで印加され、2行目の走査バスライン
の電極G2には波形Vli2で示す電圧(IOV)が時
刻t2からt3まで印加される。そして、1行目と2行
目の液晶セル1の共通バスライン5には、時刻tlから
t3までの開披形■、で示す電圧(−3V)が電極C1
に印加される。その結果、液晶セル1には書き込みに必
要なデータ電圧V、−Vc=±4(v)が印加される。
FIG. 6 shows drive waveforms for the device shown in FIG. In this embodiment, the voltage of the data bus line 3 is ±IV as shown by the waveform VD, and its period is the same as that of the conventional device. In this embodiment, since the common bus line 5 is taken out independently, the common bus line drive circuit 50 performs line sequential driving. To explain this using FIG. 3, a voltage (10V) shown by the waveform VGI is applied to the electrode G1 of the scanning bus line in the first row of the liquid crystal cell 1 from time t1 to t2, and A voltage (IOV) shown by a waveform Vli2 is applied to the line electrode G2 from time t2 to t3. The common bus line 5 of the liquid crystal cells 1 in the first and second rows is supplied with a voltage (-3V) shown by an open square from time tl to t3 to the electrode C1.
is applied to As a result, a data voltage V, -Vc=±4 (v) necessary for writing is applied to the liquid crystal cell 1.

続く時刻t3からt5までの間は3行目と4行目の液晶
セル1に対して同じ電圧が、波形VG3および波形VG
4で示すように印加される。以上はデ−タバスライン3
の電圧が正の電圧である正フレームの期間の波形である
が、データバスライン3の電圧が負になる負フレームの
期間は、第6図に示すように共通バスライン5の電圧値
が正の電圧(+3V)になる。
From the subsequent time t3 to t5, the same voltage is applied to the liquid crystal cells 1 in the third and fourth rows in waveform VG3 and waveform VG.
The voltage is applied as shown at 4. The above is data bus line 3
This is the waveform for the positive frame period when the voltage of the data bus line 3 is a positive voltage, but during the negative frame period when the voltage of the data bus line 3 is negative, the voltage value of the common bus line 5 is positive as shown in FIG. voltage (+3V).

このようにデータバスライン3の電圧を低(して液晶表
示パネル100を駆動すると、寄生容量に起因したクロ
ストークが減少する。
When the liquid crystal display panel 100 is driven by lowering the voltage of the data bus line 3 in this manner, crosstalk caused by parasitic capacitance is reduced.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明のアクティブマトリクス型
液晶表示装置によれば、液晶表示パネルの2行の液晶セ
ルの共通バスラインを1本にしたので、液晶表示パネル
の外部に引き出す線数が減り、フィルファクタの低下を
防止することができるという効果がある。
As explained above, according to the active matrix liquid crystal display device of the present invention, the number of common bus lines for the two rows of liquid crystal cells of the liquid crystal display panel is reduced to one, so the number of lines drawn out to the outside of the liquid crystal display panel is reduced. This has the effect of preventing a decrease in fill factor.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のアクティブマトリクス型液晶表示装置
の原理構成図、第2図は本発明のアクティブマI−IJ
クス型液晶表示装置の一実施例の構成を示す図、第3図
は第2図の表示パネルの内部の構成を示す図、第4図は
第2図の装置の駆動例を示す波形図、第5図は本発明の
アクティブマトリクス型液晶表示装置の別の実施例の構
成を示す図、第6図は第5図の装置の駆動例を示す波形
図、第7図は従来のアクティブマトリクス型液晶表示装
置の構造を示す斜視図、第8図は第7図の等価回路面、
第9図は第8図のアクティブマトリクス型液晶表示装置
の駆動波形図である。 1・・・液晶セル、 2・・・薄膜トランジスタ(TPT)、3・・・データ
バスライン、 4・・・走査バスライン、 5・・・共通バスライン、 11・・・液晶セルの一方の電極、 30・・・データバスラインの駆動回路、40・・・走
査ハスラインの駆動回路、50・・・共通バスラインの
駆動回路、100・・・液晶表示パネル。 ガラス基板の構成例を示す図 第2図 第2図の装置の駆動波形図 @4図 本発明の別の実施例の構成を示す図 帛 図 第 図 第 図
FIG. 1 is a basic configuration diagram of an active matrix type liquid crystal display device of the present invention, and FIG. 2 is a diagram of the active matrix type liquid crystal display device of the present invention.
3 is a diagram showing the internal configuration of the display panel in FIG. 2, FIG. 4 is a waveform diagram showing an example of driving the device in FIG. 2, FIG. 5 is a diagram showing the configuration of another embodiment of the active matrix type liquid crystal display device of the present invention, FIG. 6 is a waveform diagram showing an example of driving the device of FIG. 5, and FIG. 7 is a diagram showing a conventional active matrix type liquid crystal display device. A perspective view showing the structure of a liquid crystal display device, FIG. 8 is an equivalent circuit diagram of FIG. 7,
FIG. 9 is a driving waveform diagram of the active matrix liquid crystal display device of FIG. 8. DESCRIPTION OF SYMBOLS 1...Liquid crystal cell, 2...Thin film transistor (TPT), 3...Data bus line, 4...Scanning bus line, 5...Common bus line, 11...One electrode of liquid crystal cell , 30... Data bus line drive circuit, 40... Scanning lot line drive circuit, 50... Common bus line drive circuit, 100... Liquid crystal display panel. Fig. 2 shows an example of the structure of a glass substrate. Fig. 2 is a driving waveform diagram of the device shown in Fig. 2. Fig. 4 is a diagram showing the structure of another embodiment of the present invention.

Claims (1)

【特許請求の範囲】 対向配置された一方の基板上時にスイッチング素子(2
)と、表示素子(1)の一方の電極(11)と、並行し
て設けられた走査バスライン(4)と、2本の走査バス
ライン(4)の間の領域一つおきに設けられた共通バス
ライン(5)とを備え、 前記スイッチング素子(2)は前記走査バスライン(4
)と前記共通バスライン(5)との間の領域に設けられ
ていると共に、そのゲートは前記走査バスライン(4)
に接続され、ソースは表示素子の電極(11)に接続さ
れ、ドレインは前記共通バスラインに接続されており、 他方の基板(20)上に前記表示素子(11)の他方の
電極となるデータバスライン(3)が形成された対向マ
トリクス構成のアクティブマトリクス型液晶表示装置。
[Claims] A switching element (two
), one electrode (11) of the display element (1), a scan bus line (4) provided in parallel, and a scan bus line (4) provided in every other area between the two scan bus lines (4). a common bus line (5), wherein the switching element (2) is connected to the scanning bus line (4);
) and the common bus line (5), and its gate is located between the scanning bus line (4) and the common bus line (5).
, the source is connected to the electrode (11) of the display element, the drain is connected to the common bus line, and the data serving as the other electrode of the display element (11) is disposed on the other substrate (20). An active matrix liquid crystal display device with a facing matrix configuration in which a bus line (3) is formed.
JP63143564A 1988-06-13 1988-06-13 Active matrix type liquid crystal display device Pending JPH021822A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63143564A JPH021822A (en) 1988-06-13 1988-06-13 Active matrix type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63143564A JPH021822A (en) 1988-06-13 1988-06-13 Active matrix type liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH021822A true JPH021822A (en) 1990-01-08

Family

ID=15341682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63143564A Pending JPH021822A (en) 1988-06-13 1988-06-13 Active matrix type liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH021822A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04214594A (en) * 1990-12-13 1992-08-05 Oki Electric Ind Co Ltd Liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04214594A (en) * 1990-12-13 1992-08-05 Oki Electric Ind Co Ltd Liquid crystal display device

Similar Documents

Publication Publication Date Title
US8941572B2 (en) Liquid crystal panel and liquid crystal display device having the same
JP3069930B2 (en) Liquid crystal display
KR100271704B1 (en) Method for driving liquid crystal display
JPH09269511A (en) Liquid crystal device, its driving method and display system
JPH07181927A (en) Image display device
US5369512A (en) Active matrix liquid crystal display with variable compensation capacitor
US20040080679A1 (en) Liquid crystal display and fabricating method thereof
JP3251490B2 (en) Liquid crystal display
US20070164958A1 (en) Active matrix liquid crystal display device
JP2960268B2 (en) Active matrix liquid crystal panel, manufacturing method and driving method thereof, and active matrix liquid crystal display
JPH021822A (en) Active matrix type liquid crystal display device
JP3158587B2 (en) Thin film transistor panel
JPH02242228A (en) Liquid crystal display device
JPH1144891A (en) Liquid crystal display device
JPH05119347A (en) Liquid crystal display device
JPH02304532A (en) Active matrix type liquid crystal display device
JP3637909B2 (en) Driving method of liquid crystal device
JPH07175453A (en) Liquid crystal display device
JPH0350528A (en) Active matrix substrate for liquid crystal display device
JPH02135318A (en) Active matrix type display device
JPH04293015A (en) Active matrix liquid crystal driving circuit
JPS635324A (en) Active-matrix liquid crystal display element and its driving method
JPH02285327A (en) Active matrix type liquid crystal display element
JP3528253B2 (en) Liquid crystal display
JPH07244296A (en) Active matrix driving type liquid crystal display device