JP3637909B2

JP3637909B2 - Driving method of liquid crystal device

Info

Publication number: JP3637909B2
Application number: JP2003092041A
Authority: JP
Inventors: 洋二郎松枝
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-03-28
Filing date: 2003-03-28
Publication date: 2005-04-13
Anticipated expiration: 2016-03-29
Also published as: JP2003315768A

Description

【０００１】
【発明の属する技術分野】
本発明は液晶装置の駆動方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
薄膜トランジスタ（以下ＴＦＴと呼ぶ）を用いたアクティブマトリクス型の液晶装置の例として特公平６−５４７８、特公平６−６８６７３に示される従来技術がある。この従来技術では、画素ＴＦＴが接続されるＭ本の信号線に、ｍ個を１ブロックとしたｎブロックのアナログスイッチが接続される。そしてアナログスイッチのオン・オフを所与の制御信号で制御し、液晶パネルから引き出される信号線の端子数を１／ｎにしようとするものである。端子数を減らすことで、実装の簡易化、コストの低減化が図られる。
【０００３】
しかしながら上記従来技術には以下のような課題があった。
【０００４】
第１に、上記アナログスイッチを画素ＴＦＴと同様にＴＦＴにより形成した場合、このアナログスイッチ（以下アナログスイッチＴＦＴと呼ぶ）の信頼性の確保が困難であるという問題があった。即ち液晶装置の信号線には、液晶容量、保持容量、画素ＴＦＴの拡散領域の容量等、種々の容量が寄生し、これらの容量を充放電するために信号線には多くの電流が流れる。特にｎブロックのアナログスイッチＴＦＴを設ける構成では、上記種々の容量の充放電に許される時間は短く、短時間で所与の電位に充放電しなければならないため、アナログスイッチＴＦＴに流れる電流は更に多くなる。長期間に亘ってＴＦＴに多くの電流が流れると、ＴＦＴのしきい値電圧がシフトしてしまう。第２に、データドライバと信号線との間にアナログスイッチＴＦＴが介在すると、このアナログスイッチＴＦＴが有するオン抵抗、アナログスイッチＴＦＴを設けたことで生じた寄生配線抵抗により、画素への印加電圧が低下する、或いは画素間で印加電圧がばらつく等の問題が生じた。印加電圧の低下、バラツキは、表示品質を劣化させたり、設計を困難にさせる要因となる。
【０００５】
第３に、液晶装置では低コスト化、低消費電力化を如何にして実現するかも課題となる。
【０００６】
本発明は、以上のような課題に鑑みてなされたものであり、その目的とするところは、表示特性に優れ、信頼性の高い液晶装置の駆動方法を提供することにある。
【０００７】
【課題を解決するための手段】
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
上記課題を解決するために本発明に係る液晶装置は、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、ｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタとを含む液晶装置に用いられる駆動方法であって、前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下にし、前記画素トランジスタが接続される画素電極の対向電極に与える電位を対向電極電位とした場合に該対向電極電位の前記入力信号に対する極性を１水平走査期間毎に反転させると共に、水平ブランキング期間において、前記アナログスイッチトランジスタの全てをオフさせるオフ期間を設け、該オフ期間において、対向電極電位の前記入力信号に対する極性を反転させて対向電極電位のレベルを変化させ、対向電極電位のレベルが変化して所与の期間が経過した後に、前記アナログスイッチトランジスタのうち最初にオンさせるべきアナログスイッチトランジスタをオンさせることを特徴とする。
【００２７】
このように１Ｈコモン振り反転駆動を行うことで、アナログスイッチトランジスタの入力信号を５Ｖ以下にしても、液晶に対して十分な大きさの印加電圧を加えることができ、表示特性を劣化させることなく信頼性を確保できる。またデータドライバを低耐圧のプロセスで形成でき、低コスト化を図れる。
【００２８】
【００２９】
【００３０】
また本発明では、水平ブランキング期間において、前記アナログスイッチトランジスタをオフさせる期間を設けているため、オフ期間の間に対向電圧、走査線の電位を変化させることが可能となる。また対向電極電位のレベルが変化して所与の期間が経過した後に、前記アナログスイッチトランジスタのうち最初にオンさせるべきアナログスイッチトランジスタをオンさせているため、低消費電力も実現できる。
【００３１】
また本発明は、水平ブランキング期間において、前記対向電極に与える電位の極性を反転させた後に或いは前記第１の電位又は前記第２の電位に変化した後に、前記アナログスイッチトランジスタをオンさせ信号線に所与の電位を与える期間を設けることを特徴とする。このようにすれば、信号線に残存するデータをリセットできクロストークを防止できる。
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【００４３】
（実施例１）
図１に実施例１の構成を示す。アクティブマトリクスエリア１０には、Ｎ行×Ｍ列に画素ＴＦＴ８が配置され、これらの画素ＴＦＴのゲート電極に接続されるＮ本の走査線と、ソース領域に接続されるＭ（ｍ×ｎ）本の信号線が形成されている。これらのＭ本の信号線にはアナログスイッチＴＦＴ（２０-11〜２０-nm）が接続される。アナログスイッチＴＦＴは、隣接するｍ個を１ブロックとしてｎブロックに分割されており、アナログスイッチＴＦＴ（２０-11、２０-12〜２０-1m）が１番目のブロック、（２０-21、２０-22〜２０-2m）が２番目のブロック・・・（２０-n1、２０-n2〜２０-nm）がｎ番目のブロックになる。そして同一ブロックに含まれ隣接するアナログスイッチＴＦＴ（２０-11、２０-12〜２０-1m）のゲート電極は第１の配線２２-1により共通接続される。同様にアナログスイッチＴＦＴ（２０-21、２０-22〜２０-2m）・・・（２０-n1、２０-n2〜２０-nm）のゲート電極は、第２の配線２２-2・・・２２-nにより共通接続される。
【００４４】
また異なるブロックに含まれ隣接しないアナログスイッチＴＦＴ（２０-11、２０-21〜２０-n1）のソース領域は第２の配線２４-1により共通接続される。同様にアナログスイッチＴＦＴ（２０-12、２０-22〜２０-n2）・・・（２０-1m、２０-2m〜２０-nm）のソース領域は、第２の配線２４-2・・・２４-mにより共通接続される。
【００４５】
このようにアナログスイッチＴＦＴをｍ個ずつｎブロックに分割し、第１の配線に加える制御信号でアナログスイッチＴＦＴのオン・オフを制御することで、信号線の端子数を１／ｎにすることができる。即ちアナログスイッチＴＦＴが無い場合にはＭ本存在した信号線の端子数を、ｍ（＝Ｍ／ｎ）本にできる。そしてデータドライバは、ｍ本の第２の配線２４-1〜２４-mに接続されることになり、データドライバの個数、端子数を少なくでき、装置のコンパクト化、低コスト化を図れる。
【００４６】
本実施例の第１の特徴は、第２の配線２４-1〜２４-mを介してアナログスイッチＴＦＴ２０-11〜２０-nmのソース領域に供給する入力信号の振幅を５Ｖ以下にした点にある。このようにすることで、アナログスイッチＴＦＴのしきい値電圧のシフト量を減らすことができ、信頼性の確保、表示品質の向上を図れる。
【００４７】
図２に、アナログスイッチＴＦＴのしきい値電圧シフト量と動作時間との関係に関する測定結果を示す。Ｖｇ＝２０Ｖとし、負荷容量Ｃは、標準的な液晶パネルでの負荷容量と同じになるようにＣ＝１０ｐＦ程度としている。また動作周波数ｆは３２０ＫＨＺとしている。本実施例ではｎブロックに分割されるアナログスイッチＴＦＴを設け、データドライバの個数（或いは端子数）を減らしているため（例えば１／ｎに減らす）、画素電極の充放電に許される時間が通常よりも短くなっている。このため上記動作周波数ｆも高くしている。アナログスイッチＴＦＴに供給する入力信号に相当する１０Ｖ振幅（Ｖｄ＝１０Ｖ）の矩形波信号を加えた場合のしきい値シフト特性はＧのようになり、５Ｖ振幅（Ｖｄ＝５Ｖ）の矩形波信号を加えた場合はＨのようになる。Ｖｄ＝１０Ｖの場合には、２００時間程度でしきい値電圧が１Ｖシフトしてしまう。一方、アナログスイッチＴＦＴのソース領域に加える入力信号の振幅を５Ｖとした場合、即ちＶｄ＝５Ｖの場合には、１００００時間程度までしきい値電圧のシフト量を１Ｖ以下に保てる。
【００４８】
しきい値電圧のシフト量が１Ｖより大きくなると、画素電極に対するデータの書き込み量が不足し（画素電極の電位を所望の電位にできなくなる）、コントラスト比が低下する等の問題が生じる。特に、例えばアナログスイッチＴＦＴのしきい値電圧が１Ｖ程度であった場合には、しきい値電圧がマイナス側に１Ｖ程度シフトすると、アナログスイッチＴＦＴはデプレッションモードになってしまい、アナログスイッチＴＦＴがオフ状態であっても電流がリークしてしまい、これは表示特性の劣化につながる。
【００４９】
液晶装置の信頼性を十分なものとするためには、少なくとも１０００時間程度までしきい値電圧のシフト量を１Ｖ以下に保つ必要があり、数千時間程度まで１Ｖ以下であることが望ましい。Ｖｄ＝１０Ｖの場合には、図２に示すように２００時間程度でシフト量が１Ｖよりも大きくなってしまい、１０００時間で２Ｖ程度シフトしてしまうため、信頼性確保の上で非常に問題がある。本実施例では、アナログスイッチＴＦＴの入力信号の振幅を５Ｖ以下にすることで、ソース領域の端部での電界集中を緩和できる。これにより１００００時間程度までしきい値電圧のシフト量を１Ｖ以下に保つことができ、十分なマージンを保ちながら信頼性を確保できる。更に、入力信号の振幅を５Ｖ以下とすることで、アナログスイッチＴＦＴの突き抜け電圧の差（後に詳細に説明する）を減少でき、液晶へのＤＣ印加電圧も低くできる。
【００５０】
なお図２では、Ｖｄ＝１０Ｖの場合との比較を適正に行うため、Ｖｄ＝５Ｖの場合にもＶｇ＝２０Ｖとして測定を行っている。しかしながら、Ｖｄ＝５Ｖ（入力信号の振幅が５Ｖ）の場合にはＶｇ＝１５Ｖであっても、Ｖｄ＝１０ＶでＶｇ＝２０Ｖの場合と同様の書き込み性能を確保できる。そしてその場合には、しきい値電圧のシフト量は図２のＨに示すものよりも更に減少し、信頼性が向上する。また信頼性を更に向上するためにはＶｄ＝３Ｖ以下とすることが望ましい。なお図２のＩに、Ｖｄ＝５Ｖで動作周波数３２ＫＨの場合の測定結果を参考のため併記する。
【００５１】
本実施例の第２の特徴は、画素ＴＦＴとアナログスイッチＴＦＴとを、多結晶（ポリ）シリコンにより形成すると共にガラス基板上に一体形成する点にある。アナログスイッチＴＦＴには入力信号が加えられ、所与の期間内に画素電極への充放電を完了しないと表示特性が劣化するため、アナログスイッチＴＦＴのオン抵抗を低減する必要がある。特にアナログスイッチＴＦＴをｎブロックに分割しデータドライバの個数を減らしている場合には、オン抵抗の低減化に対する要求は更に厳しいものとなる。ところが非晶質（アモルファス）シリコンＴＦＴは移動度が非常に低く、画素ＴＦＴに使用できても、アナログスイッチＴＦＴに使用することは上記オン抵抗の問題から実用上不可能であった。本実施例では、画素ＴＦＴとアナログスイッチＴＦＴとを、非晶質のものに比べ移動度が非常に高い多結晶ポリシリコンで形成している。これにより、画素ＴＦＴとアナログスイッチＴＦＴのガラス基板上への一体形成化を実用上可能にしている。画素ＴＦＴとアナログスイッチＴＦＴとをガラス基板上に一体形成することで、液晶装置の外形寸法を小型化でき、装置の低コスト化が可能となる。
【００５２】
次に図３を用いて、画素ＴＦＴとアナログスイッチＴＦＴを一体形成する場合の製造方法及びデバイス構造について説明する。まずガラス基板３０上にガラス基板からの不純物の拡散を防止するための下地絶縁膜３２を堆積させた後、多結晶シリコン薄膜３４を堆積させる。この多結晶シリコン薄膜３４の結晶性を向上させることが、電界効果移動度の増加には必要となる。そこで、レーザーアニールや固相成長法等を用いて多結晶シリコン薄膜を再結晶化したり、非晶質シリコン薄膜を結晶化して多結晶シリコン化したものを使用する。この多結晶シリコン膜３４を島状にパターニングした後、ゲート絶縁膜３６を堆積させる。
【００５３】
次にゲート電極（メタル）３８を形成し、その後、燐イオン等の不純物を全面にドーピングする。次に層間絶縁膜（ＳｉＯ2）４０を形成し、金属薄膜（Ａｌ）４２で信号線等を形成し、透明導電膜（ＩＴＯ）４４で画素電極を形成し、パシベーション膜４６を形成すれば、画素ＴＦＴとアナログスイッチＴＦＴとを一体形成した基板が完成する。この基板に配向処理を施し、配向処理を同様に施した対向基板を数μｍのギャップを介して対向させ、液晶を封入すれば液晶装置が完成する。
【００５４】
本実施例の第３の特徴は、データドライバの各々の出力端子からアナログスイッチＴＦＴのソース領域までの配線抵抗を略一定にしたことにある。図４に本実施例のレイアウトパターン例を示す。図４において、例えばデータドライバの出力端子５０-1、５０-2、５０-3等からアナログスイッチＴＦＴ２０-11、２０-12、２０-13等までの配線抵抗を略一定にしている。具体的には、図５（Ａ）に示すように、アナログスイッチＴＦＴから第２の配線への引出線５２-1、５２-2、５２-3の太さを変化させている。即ち長い引出線を太くし短い引出線を細くし、これによりこの引出線の抵抗を互いに一定にしている。低温プロセスでＴＦＴを形成する場合には、これらの引き出し線はアルミに比べて抵抗の高い金属（クロム、タンタル等）で形成される可能性が高いため、この引出線の抵抗の大小は大きな問題となる。また図４のＤに示す部分において、図５（Ｂ）に示すようにＥ、Ｆ、Ｇ、Ｈの部分の太さを変化させている。即ち図４のレイアウトパターンでは、図５（Ｂ）のＩに示す部分の配線ピッチ（データドライバの出力端子のピッチ）とＪに示す部分の配線ピッチが異なるものとなるため、Ｈの部分の配線長Ｌ２が、Ｅの部分の配線長Ｌ１に比べて長くなる。そこでＨの部分の配線をＥの部分よりも太くし、この部分における抵抗を一定にしている。
【００５５】
データドライバの出力端子から画素電極までの経路に寄生する抵抗の大小は表示特性に大きな影響を与える。この抵抗が高いと、所与の期間内での画素電極の充放電が完了しなくなるおそれがあるからである。特に本実施例では、データドライバの出力端子から画素電極までの経路の抵抗にアナログスイッチＴＦＴのオン抵抗が加わり、またｎ分割されたアナログスイッチＴＦＴを用いるため、許容される画素電極への書き込み時間が短い。従ってこの経路の抵抗に対する設計条件は非常に厳しいものとなる。本実施例では、図５（Ａ）、（Ｂ）に示すような種々の工夫を施し、データドライバの出力端子からアナログスイッチＴＦＴのソース領域までの抵抗を略一定にしている。これによりアナログスイッチＴＦＴの存在に起因する表示特性の劣化を最小限に抑えることができる。なお従来のアナログスイッチＴＦＴを設けない構成の液晶装置では、図４のアクティブマトリクスエリア１０の上側に信号線がそのまま引き出され、アクティブマトリクスエリア１０の上側にはデータドライバの出力端子が均等に配列される。このためデータドライバの出力端子の各々からアクティブマトリクスエリアまでの配線抵抗の異同は大きな問題とはなっていなかった。
【００５６】
本実施例の第４の特徴は、図４に示すように、アクティブマトリクスエリア１０の上側及び下側にアナログスイッチＴＦＴを半数ずつ配置し、上側のアナログスイッチＴＦＴに例えば奇数番目の信号線を接続すると共に下側のアナログスイッチＴＦＴに偶数番目の信号線を接続した点にある（以下、このような配線をクシ歯配線と呼ぶ）。クシ歯配線にすることで、データドライバの動作周波数を半分にできる。また上側のデータドライバと下側のデータドライバの出力の極性を互いに反転させることで信号線反転駆動、ドット反転駆動を容易に実現できる。しかしながらアナログスイッチＴＦＴを設けない従来の構成では、クシ歯配線を実現するためには、データドライバをアクティブマトリクスエリア１０の上下に配置しなければならず（後述する図６（Ｂ）参照）、これは液晶装置の外形寸法の大型化、回路基板配線の複雑化などの問題を引き起こす。本実施例によれば、ｎブロックのアナログスイッチＴＦＴを設けることでデータドライバの個数を減らすことができる。従って、クシ歯配線を行ったとしても、液晶装置の外形寸法を小型化でき、回路基板配線を簡易化できる。
【００５７】
（実施例２（参考例））
実施例２（参考例）は、データドライバ（ＩＣ）、走査ドライバ（ＩＣ）の実装に関する実施例（参考例）であり、図６（Ａ）にその構成を示す。図６（Ａ）に点線で示す部分がアクティブマトリクスエリア（表示画面）６０である。液晶材料は、ＣＦ（カラーフィルタ）基板６２とＴＦＴ基板６４との間に狭持される。領域６６には、アナログスイッチＴＦＴ及びその配線が配置されている。データドライバ７０はＴＡＢテープ６８を用いて実装されている。データドライバ７２、走査ドライバ７４も同様である。回路基板７６上には、データドライバ７０、７２、走査ドライバ７４に信号を供給するための配線、コンデンサ等が設けられている。また場合によっては、データドライバ、走査ドライバをコントロールするためのコントロール回路も設けられている。
【００５８】
本実施例（参考例）の第１の特徴は、アナログスイッチＴＦＴをアクティブマトリクスエリア６０の上側及び下側に半数ずつ配置すると共に図４に示すようなクシ歯配線とし、データドライバと走査ドライバとを、ＣＦ基板６２及びＴＦＴ基板６４から成る液晶パネルの同一辺に実装する点にある。
【００５９】
比較のために図６（Ｂ）に、アナログスイッチＴＦＴが設けられていない液晶装置においてクシ歯配線を行った場合の実装例を示す。このような液晶装置でクシ歯配線を行うと、アクティブマトリクスエリア（表示画面）６０の上側及び下側にデータドライバ７０及び７２を実装する必要があり、このため液晶装置の外形寸法Ｌ４が大きくなってしまう。
【００６０】
またこの比較例では、ｎブロックに分割されたアナログスイッチＴＦＴが設けられていないため、データドライバの個数を減らすことができず、液晶パネルの上側及び下側に複数のデータドライバが実装される。このため回路基板の配線が非常に複雑化する。またデータドライバは、通常、非常に高い周波数で動作するため、このデータドライバからのノイズ（電磁放射）が、液晶装置の外部に漏れて悪影響を及ぼしたり、液晶装置の表示特性に悪影響に及ぼす。そして液晶パネルの上下に複数のデータドライバが実装される図６（Ｂ）の構成では、ノイズ源となるデータドライバの占める面積が大きくなるため、このノイズをシールドして有効なＥＭＩ対策を施すことは容易ではない。
【００６１】
一方、図６（Ａ）に示す本実施例（参考例）の構成では、データドライバと走査ドライバとが同一辺に実装され、液晶パネルの上下にデータドライバが実装されていないため、外形寸法Ｌ３をＬ４に比べて小さくでき、携帯用電子機器等に最適な液晶装置を提供できる。またデータドライバの個数が少なく走査ドライバと同一辺にデータドライバが形成されるため、回路基板の配線を非常に単純化できる。更にノイズ源となるデータドライバの占める面積が小さいため、データドライバからのノイズをシールドしてＥＭＩ対策を施すことが容易となり、ノイズの悪影響が外部に漏れること等を有効に防止できる。
【００６２】
本実施例（参考例）の第２の特徴は、液晶パネルの例えば左辺に、上側から順にデータドライバ７０、走査ドライバ７４、データドライバ７２を実装し、上側のアナログスイッチＴＦＴとデータドライバ７０とを接続する配線パターンと、下側のアナログスイッチＴＦＴとデータドライバ７４とを接続する配線パターンとを上下対称に形成する点にある。図４を例にとれば、Ｐに示す配線パターンとＱに示す配線パターンとが上下対称に形成されている。従ってレイアウトパターンを作成する際には、まず上側の配線パターンＰを作成し、これを上下対称に変換して下側の配線パターンＱを形成すればよいため、レイアウトパターンの作成が容易となる。また図６（Ｂ）の回路基板７６の配線パターンも上下対称となるため設計が容易となる。更に配線パターンＰ、Ｑを上下対称に形成することで、上側のデータドライバから上側のアナログスイッチＴＦＴまでの配線抵抗と、下側のデータドライバから下側のアナログスイッチＴＦＴまでの配線抵抗とを同一にできる。これにより上側及び下側のアナログスイッチＴＦＴに接続される画素電極での駆動条件を互いに同一にでき、表示特性の向上を図れる。また上側及び下側のデータドライバとして同一回路構成のものを用いることができ、設計が容易となる。更に本実施例（参考例）ではクシ歯配線とすることで、信号線反転（ソースライン反転）駆動、ドット反転駆動等も容易に行うことができ、表示特性を更に向上できる。
【００６３】
このように本実施例（参考例）では、アナログスイッチＴＦＴを設け、クシ歯配線にし、データドライバの実装位置を工夫すること等で種々の特有の効果を得ている。なお図６（Ａ）では、データドライバを左辺の上下に１個ずつ実装しているが、左辺の上下に２個以上ずつ実装しても構わない。
【００６４】
（実施例３）
図７に実施例３の構成を示す。実施例３では、アナログスイッチＴＦＴは、実施例１と異なり隣接しないｍ個を１ブロックとしてｎブロックに分割されており、アナログスイッチＴＦＴ（２０-11、２０-21〜２０-m1）が１番目のブロック、（２０-12、２０-22〜２０-m2）が２番目のブロック・・・（２０-1n、２０-2n〜２０-mn）がｎ番目のブロックになる。そして同一ブロックに含まれ隣接しないアナログスイッチＴＦＴ（２０-11、２０-21〜２０-m1）のゲート電極は第１の配線２２-1により共通接続される。同様にアナログスイッチＴＦＴ（２０-12、２０-22〜２０-m2）・・・（２０-1n、２０-2n〜２０-mn）のゲート電極は、第２の配線２２-2・・・２２-nにより共通接続される。また異なるブロックに含まれ隣接するアナログスイッチＴＦＴ（２０-11、２０-12〜２０-1n）のソース領域は第２の配線２４-1により共通接続される。同様にアナログスイッチＴＦＴ（２０-21、２０-22〜２０-2n）・・・（２０-m1、２０-m2〜２０-mn）のソース領域は、第２の配線２４-2・・・２４-mに共通接続される。このように構成することで、データドライバの個数、端子数を少なくでき、装置のコンパクト化、低コスト化が可能となる。
【００６５】
そして本実施例の第１の特徴は、実施例１の図２と同様に、第２の配線２４-1〜２４-mを介してアナログスイッチＴＦＴのソース領域に供給する入力信号の振幅を５Ｖ以下とする点にある。これによりアナログスイッチＴＦＴのしきい値電圧のシフト量を減らすことができ、信頼性の確保、表示品質の向上を図れる。
【００６６】
また本実施例の第２の特徴は、画素ＴＦＴとアナログスイッチＴＦＴとを、多結晶シリコンにより形成すると共にガラス基板上に一体形成する点にある。これにより液晶装置の外形寸法を小型化でき、装置の低コスト化が可能となる。この場合の製造方法及びデバイス構成は図３に既に示してある通りである。
【００６７】
また本実施例の第３の特徴は、データドライバの各々の出力端子からアナログスイッチＴＦＴのソース領域までの配線抵抗を略一定にしたことにある。これによりアナログスイッチＴＦＴの存在に起因する表示特性の劣化を最小限に抑えることができる。なお図８に本実施例のレイアウトパターン例を示す。
【００６８】
また本実施例の第４の特徴は、図８に示すように、アクティブマトリクスエリア１０の上側及び下側に前記アナログスイッチＴＦＴを半数ずつ配置し、クシ歯配線にした点にある。クシ歯配線にすることで、データドライバの動作周波数を半分できると共に、信号線反転駆動、ドット反転駆動を容易に実現できる。また本実施例ではクシ歯配線にした場合でも、データドライバの個数を減らすことができ、ノイズ源となるデータドライバの占める面積を小さくできる。これによりデータドライバからのノイズをシールドしてＥＭＩ対策を施すことが容易となり、ノイズの悪影響が外部に漏れること等を有効に防止できる。またデータドライバへの配線が形成される回路基板の設計も容易となる。
【００６９】
実施例３の構成は実施例１に比べて以下の優位点を持つ。実施例１では、１つのブロックは隣接するｍ個のアナログスイッチＴＦＴで構成される。そして１番目のブロックに対応する信号線にデータを書き込む場合には、第１の配線２２-1を用いてアナログスイッチＴＦＴ（２０-11、２０-12〜２０-1m）を同時にオンしてデータを書き込む。２番目のブロックに書き込む場合は、アナログスイッチＴＦＴ（２０-21、２０-22〜２０-2m）を同時にオンしてデータを書き込む。このため、１番目と２番目のブロックに対応するアクティブマトリクスエリアの領域の境界Ｒ（図１参照）に縞が生じる可能性がある。またデータドライバから近いブロックに対応するアクティブマトリクスエリアの領域と遠いブロックのものとでは、駆動条件が異なることになるため、横方向のクロストークが生じる可能性がある。一方、実施例３では、１つのブロックは隣接しないｍ個のアナログスイッチＴＦＴで構成されるため、上記したような問題が生じない。
【００７０】
（実施例４（参考例））
実施例４（参考例）は、図９に示すように、画素ＴＦＴが配置されるアクティブマトリクスエリア８２と、アナログスイッチＴＦＴ部８４と、走査ドライバ回路８６とを、多結晶シリコンＴＦＴで形成すると共にガラス基板８０上に一体形成する実施例（参考例）である。ここでアナログスイッチＴＦＴ部８４では、図１及び図７に示すように、Ｍ（ｎ×ｍ）本の信号線に接続されると共に、ｍ個を１ブロックとしてｎブロックに分割されるアナログスイッチＴＦＴを含む。一体形成を行う場合の製造方法及デバイス構造については、図３を用いて既に説明した通りである。多結晶シリコンＴＦＴは、移動度が高いため、アナログスイッチＴＦＴを形成するものとして最適である。そしてアナログスイッチＴＦＴに要求されるような低いオン抵抗を有する多結晶シリコンＴＦＴを用いれば、走査ドライバ回路の形成も容易である。本実施例（参考例）では、この点に着目してアナログスイッチＴＦＴ部８４と走査ドライバ回路８６とを一体形成している。そして走査ドライバ回路をガラス基板８０上に形成することで、液晶装置の外形寸法の小型化、コストの低減化を図れる。
【００７１】
特に本実施例（参考例）では、走査ドライバ回路８６を、画素ＴＦＴ及びアナログスイッチＴＦＴと同一極性のＴＦＴから成るダイナミック型又はスタティック型のシフトレジスタにより形成することが望ましい。例えば画素ＴＦＴ及びアナログスイッチＴＦＴがＮチャネルである場合には、ＮチャネルのＴＦＴのみから成るシフトレジスタにより、Ｐチャネルである場合には、ＰチャネルのＴＦＴのみから成るシフトレジスタにより形成する。このように同一極性のＴＦＴのみを使用することで、製造プロセスの簡易化、回路規模の縮小、コストの低減化を図れる。なおＮチャネルのＴＦＴは移動度が高い点で優れており、ＰチャネルのＴＦＴはデバイス特性が安定している点で優れている。
【００７２】
図１０（Ａ）に、レオシス型のダイナミック型シフトレジスタの構成例を示し、図１０（Ｂ）にそのタイミングチャートを示す。ＣＬＫ１、ＣＬＫ２はノンオーバラップのクロックであり正電源の代わりにもなっている。図１０（Ｂ）に示すように、ＣＬＫ１＝Ｈレベルで、入力データＤＩＮが取り込まれ保持される。次にＣＬＫ２＝Ｈレベルになると、保持されたデータがノードＰに転送され保持される。そして次にＣＬＫ１＝Ｈレベルになると、ノードＰに保持されたデータが、ノードＱに出力される。以上のようにしてデータのシフト動作が行われる。このシフトレジスタの特徴は、電源がＧＮＤのみでよく、正電源が必要ない点にある。
【００７３】
図１１（Ａ）に、レオシス型のダイナミック型シフトレジスタの他の例を示し、図１１（Ｂ）にそのタイミングチャートを示す。ＣＬＫ１＝Ｈレベルで入力データＤＩＮが取り込まれノードＡに保持される。次にＣＬＫ２＝Ｈレベルになると、保持されたデータがノードＢ、Ｃに転送され、ノードＣに保持される。そして次にＣＬＫ１＝Ｈレベルになると、保持されたデータがノードＤ、Ｅに転送される。以上のようにしてデータのシフト動作が行われる。このシフトレジスタの特徴は、図１０（Ａ）と異なり正電源は必要であるが、容量の数を減らせる点にある。
【００７４】
以上説明したダイナミック型シフトレジスタは、回路構成が簡易であり、回路面積を小さくできるという利点を有している。
【００７５】
図１２（Ａ）に、ブートストラップド・ロード付きの２相スタティック型シフトレジスタの構成例を示し、図１２（Ｂ）にそのタイミングチャートを示す。ＣＬＫ１＝Ｈレベルで入力データＤＩＮが読み込まれ、ノードＰ及びＱにスタティックに保持される。次にＣＬＫ２＝Ｈとなると、保持されたデータがノードＲに出力される。以上のようにしてデータのシフト動作が行われる。このシフトレジスタは回路構成は複雑であるが、スタティックにデータを保持できるため、雑音に強いという利点を有する。
【００７６】
以上の構成のシフトレジスタによれば、全てのＴＦＴをＮチャネルで構成できるため、ＮチャネルのアナログスイッチＴＦＴと画素ＴＦＴとを基板上に一体形成した場合に、製造プロセスの簡易化、回路規模の縮小化等を図れる。
【００７７】
（実施例５（参考例））
図１３（Ａ）に実施例５（参考例）の構成例を示し、図１３（Ｂ）にＣＤ面での断面図を示す。液晶材料を封入するためのシール部９０がＣＦ基板９８とＴＦＴ基板１００の間に設けられている。液晶材料は封入口１０２により封入され、封入口１０２は封止材１０４により封止される。データドライバ１０６、１０８、走査ドライバ１１０は、図６（Ａ）と同様に液晶パネルの同一辺に設けられており、回路基板１１２には配線、コンデンサ等が設けられている。
【００７８】
本実施例（参考例）では、シール部９０が二重構造になっており、液晶材料が封入される第１の封入エリア９２と、第１の封入エリア９２から分離され乾燥した空気等の気体が封入される第２の封入エリア９４が設けられる。本実施例（参考例）の第１の特徴は、アナログスイッチＴＦＴ、或いはアナログスイッチＴＦＴ及びその配線を、この第２の封入エリア９４に形成した点にある。このようにすることで、図１３（Ｂ）に示すように、アナログスイッチＴＦＴ１０２、その配線を、乾燥した空気等の気体で封入できる。これにより、アナログスイッチＴＦＴ、配線領域での耐湿性を向上できる。水分による腐食の度合いは電界強度に依存し、アナログスイッチＴＦＴは前述のように電流が多く流れ電界強度が高い部分が多い。従って、アナログスイッチＴＦＴを気体で封入し、耐湿性を向上させれば、信頼性の向上を図れ、しきい値電圧のシフト量も更に小さくできる。またアナログスイッチＴＦＴを気体で封入することで、絶縁膜を使用しなくても回路の保護が可能になる。そしてアナログスイッチＴＦＴの上方に、誘電率の高い絶縁膜、液晶材料が存在する場合に比べ、配線に寄生する容量等を低減できる。これにより表示特性を向上できる。
【００７９】
本実施例（参考例）の第２の特徴は、図１３（Ａ）に示すように、アクティブマトリクスエリア（表示画面）９６の上側及び下側に第２の封入エリア９４を設け、右側（又は左側）に液晶材料の封入口１０２を設け、上側及び下側の第２の封入エリア９４に、アナログスイッチＴＦＴを半数ずつ配置した点にある。このようにすることでクシ歯配線が可能となり、ドット反転駆動等の実現も容易となる。そしてアクティブマトリクスエリア９６右側には、第２の封入エリア９４もデータドライバ１０６、１０８、走査ドライバ１１０も設けられていないため、この右側から液晶材料を封入することができる。なお本実施例（参考例）では、第２の封入エリアは、アクティブマトリクスエリア９６の少なくとも上下に設けられていればよく、例えば図１３（Ａ）のＥに示す部分の封入エリアは必ずしも必要ない。しかしながら、Ｅに示す部分に第２の封入エリアを設ければ、例えば図４のＤに示すような配線領域での寄生容量を減らすことができ、表示特性の向上を期待できる。
【００８０】
第２の封入エリア９４への気体の封入は例えば以下のようにして実現する。まずシール部９０を基板上に印刷し、ＣＦ基板９８とＴＦＴ基板１００とを張り合わせ、真空雰囲気にする。この時、例えば図１３（Ａ）のＦに示す部分等に小さな封入口を形成しておく。次に、封入口１０２の付近に液晶材料を置き、大気雰囲気に戻すと、液晶材料が封入口１０２を介して第１の封入エリア９２に流れ込む。この時、第２の封入エリア９４には、Ｆ等に形成した封入口を介して気体が流れ込む。真空状態を解除した時の大気の状態を乾燥した空気の状態としておけば、第２の封入エリア９４に乾燥した空気が流れ込む。その後、封入口１０２を封止材１０４により封止し、Ｆの部分の封入口も所与の封止材により封止する。これにより、第１の封入エリア９２には液晶材料を、第２の封入エリア９４には乾燥した空気等を封入できる。
【００８１】
アナログスイッチＴＦＴの保護、耐湿性の改善を図る他の手法としては、図１４に示すように、アナログスイッチＴＦＴ１０２、或いはアナログスイッチＴＦＴ及びその配線を、液晶材料よりも誘電率の低い絶縁膜１１４で覆う手法が考えられる。絶縁膜１１４で覆うことで、アナログスイッチＴＦＴ１０２を構成する配線等が腐食するのを防止でき、信頼性を向上できる。また誘電率の低い絶縁膜を用いることで、寄生容量を低減でき、表示特性を向上できる。
【００８２】
なお、寄生容量を更に低減するためには、アナログスイッチＴＦＴのみならず、アクティブマトリクスエリア９６に形成される信号線をも、液晶材料よりも誘電率の低い絶縁膜で覆うことが望ましい。信号線の上には誘電率の高い液晶材料１０４が存在するため、信号線に寄生する容量は非常に大きなものとなる。信号線の上を、誘電率の低い絶縁膜で覆えば、この問題を解決でき、アナログスイッチＴＦＴを流れる充放電電流を小さくでき、表示特性、信頼性の向上を図れる。
【００８３】
（実施例６）
実施例６は液晶装置の駆動方法に関する実施例である。実施例１、３で説明したように、アナログスイッチＴＦＴのしきい値電圧のシフト量を適正なものにするためには、アナログスイッチＴＦＴのソース領域に供給する入力信号の振幅を５Ｖ以下にすることが望ましい。しかしながら、この場合、通常の駆動方法を用いると以下のような問題が生じる。
【００８４】
図１５に、フィールド反転駆動を行った場合の駆動波形の例を示す。液晶は交流駆動する必要があるため、信号線に加える信号Ｖｓを、所与の電位Ｖｃを中心に所与の期間毎に極性反転する必要がある。このため図１５に示すようにＶｓの振幅は非常に広いものとなる。そして通常のＴＮ液晶では±５程度の電圧を印加する必要があるため、ＶＳの振幅も１０Ｖ程度必要となる。なお対向電極に与える電位Ｖｃｏｍは、画素ＴＦＴがオフするときに生じる突き抜け電圧を補償するために、Ｖｓの中心電位Ｖｃよりも△Ｖだけ低い電位となっている。ここで△Ｖの平均値＝Ｖｃ−Ｖｃｏｍの関係が成り立っている。
【００８５】
このように図１５に示す駆動波形では、Ｖｓの振幅を１０Ｖ程度と広くする必要がある。従って、アナログスイッチＴＦＴの入力信号の振幅も広くする必要があり、入力信号の振幅を５Ｖ以下にできない。そこで本実施例では、図１６に示すように、対向電極に与える電位の前記入力信号に対する極性を１水平走査期間毎に反転させる駆動を行っている（以下、１Ｈコモン振り駆動と呼ぶ）。図１５では、Ｖｓの極性をＶｃを中心にして１フィールド毎に反転させていたが、１Ｈコモン振り駆動では、Ｖｃｏｍの極性が１水平走査期間毎に反転するため、Ｖｓの極性反転を行う必要がない。このためＶｓの振幅を小さくすることができる。これにより、表示品質を保ちながらアナログスイッチＴＦＴの入力信号を５Ｖ以下にすることが可能となる。更にデータドライバを低動作電圧化でき、５Ｖ耐圧の製造プロセスで形成することが可能となり、データドライバの小型化、低消費電力化、低コスト化を図れる。このように１Ｈコモン振り駆動によれば、アナログスイッチＴＦＴの信頼性向上と、データドライバの低動作電圧化等を両立できる。なお図１６では、突き抜け電圧による悪影響を防止するため、△Ｖの平均値＝Ｖｓの平均値−Ｖｃｏｍの平均値となる関係を成り立たせている。
【００８６】
次に図１７を用いて本実施例の他の駆動方法を説明する。図１７では、アナログスイッチＴＦＴの入力信号を５Ｖ以下にするため、走査線毎の４値ゲート駆動（以下、１Ｈ４値ゲート駆動と呼ぶ）を用いている。１Ｈ４値ゲート駆動では、図１７に示すように、走査線に与える信号Ｖｇａｔｅ１、Ｖｇａｔｅ２に選択電位、非選択電位、非選択電位よりも電位の低い第１の電位、非選択電位よりも電位の高い第２の電位を持たせる。そして選択電位から第１の電位を一定期間保った後に非選択電位になる場合と、選択電位から第２の電位を一定期間保った後に非選択電位になる場合とを走査線毎に交互に切り替える。ここで図１６とは異なりＶｃｏｍの電位は切り替えられず一定になる。またこの１Ｈ４値ゲート駆動では、画素電極と前段の走査線との間に保持容量が形成されている。図１７に示すように選択期間Ｔ１後に例えばＴ２として２水平走査期間分だけ走査線に非選択電位とは異なる電位が与えられる。そしてＴ２後は、Ｖｇａｔｅ１の走査線ではＶ１だけ保持容量の電位が上げられ、一方、Ｖｇａｔｅ２の走査線ではＶ２だけ保持容量の電位が下げられる。これによりＶｃｏｍを極性反転した場合と同様の効果を得ることができる。従ってＶｓを極性反転する必要がなくなり、Ｖｓの振幅を小さくでき、アナログスイッチＴＦＴの入力信号を５Ｖ以下にすることが可能となる。この結果、信頼性の向上、データドライバの低動作電圧化を図れる。
【００８７】
１Ｈコモン振り駆動では、対向電極に与える電位を変化させるだけでよいため、実現が容易であるという利点がある。また１Ｈコモン振り駆動では、対向電極の電位を極性反転しなければならないため、消費電力が増加するという問題点がある。一方、１Ｈ４値ゲート電極駆動によれば、対向電極の電位は一定であるため消費電力を少なくできる。しかしながら走査線に与える電位を制御する走査ドライバ回路が複雑になるという問題点がある。
【００８８】
次に図１８（Ａ）、（Ｂ）を用いて本実施例の更なる他の駆動方法を説明する。この駆動法では、図４、図８に示すように、アクティブマトリクスエリアの上側及び下側にアナログスイッチＴＦＴを半数ずつ配置すると共に、信号線をクシ歯配線にする。そしてアナログスイッチＴＦＴの入力信号の振幅を５Ｖ以下にすると共に、隣接する信号線に与える電位の対向電極電位に対する極性を反転させる信号線反転（ソースライン反転）駆動を行う。例えば図１８（Ｂ）に示すように、上側のアナログスイッチＴＦＴの出力信号の範囲を、第１フィールドでは５Ｖ〜１０Ｖとし、第２フィールドでは０〜５Ｖとする。一方、下側のアナログスイッチＴＦＴの出力信号の範囲を、第１フィールドでは０Ｖ〜５Ｖとし、第２フィールドでは５〜１０Ｖとする。またＶｃｏｍは５ＶのＤＣ電圧にする。このようにすることで、１フィールドの期間内では、アナログスイッチＴＦＴの出力信号の振幅は５Ｖ以下となり、入力信号の振幅も５Ｖ以下にできる。そして第１フィールドから第２フィールドに切り替わると、上側のアナログスイッチＴＦＴの出力信号範囲は５〜１０Ｖから０〜５Ｖに切り替わりＶｃｏｍを中心に極性反転する。一方、下側のアナログスイッチＴＦＴの出力信号範囲も０〜５Ｖから５〜１０Ｖに切り替わりＶｃｏｍを中心に極性反転する。従って、液晶に印加されるＤＣ電圧を０Ｖにできる。即ちこの駆動方法によれば、アナログスイッチＴＦＴの入力信号の振幅を５Ｖ以下にでき、しきい値電圧のシフト量を適正化できると共に、液晶にＤＣ電圧が印加されることを防止できる。
【００８９】
以下、表示品質の向上等を図るための駆動方法の種々の手法について説明する。
【００９０】
本実施例では、図１９のＰに示すように、水平ブランキング期間において、全てのアナログスイッチＴＦＴをオフさせる期間を設けている。図１９においてＧ１〜Ｇｎはブロック選択信号であり、図１、図７の第１の配線２２-1〜２２-nに与えられる信号である。例えばＰに示すオフ期間の間に対向電極Ｖｃｏｍを極性反転すれば（１Ｈコモン振り駆動）、低消費電力化が可能となる。即ちアナログスイッチＴＦＴをオフにすると信号線等はフローティング状態になる。従って、この時にＶｃｏｍを極性反転すれば、信号線等と対向電極とで形成される寄生容量での充放電電流を無くすことができる。また１Ｈ４値ゲート駆動の場合には、Ｐに示すオフ期間の間に、走査線に与える電位を変化させれば、低消費電力化等を図れる。またこの手法で、アナログスイッチＴＦＴがオフし信号線がフローティング状態になるのは水平ブランキング期間であるため、信号線がフローティング状態になることで表示特性が劣化する等の問題もない。またアナログスイッチＴＦＴのオフ期間を設けることで、この期間にデータドライバで発生したノイズ等が信号線に伝わることを防止できる。
【００９１】
また本実施例では、図２０のＱ、Ｒに示すように、Ｖｃｏｍの極性を反転させた後に全てのアナログスイッチＴＦＴをオンさせ、信号線に所与のリセット電位を与えるリセット期間を設けている。このようにデータ書き込み期間の前にリセット期間を設け信号線の電位を所与のリセット電位に設定すれば、前回に書かれたデータが信号線等に残存しクロストークが生じるという問題を解消できる。また図２０では、Ｖｃｏｍを極性反転した後に信号線をリセット電位に設定する。従ってデータの書き込みを行う前に、信号線の電位を、標準的なリセット電位にプリチャージできることになり、その後のデータの書き込みが容易となる。
【００９２】
また本実施例では、図２１に示すように、ラインメモリを用いて映像信号のデータの並び替え処理を行っている。即ち図７に示す構成の液晶装置では、例えば第１の配線２２-1が選択されると、隣接しないアナログスイッチＴＦＴ（２０-11、２０-21〜２０-m1）が接続される信号線に対して第２の配線２４-1、２４-2〜２４-mを介してデータが同時に書き込まれる。この時、データが書き込まれる信号線は隣接しないため、映像信号のデータをそのまま書き込むことはできない。そこで本実施例では、図２１に示すように、ラインメモリを用いてデータの並び替え処理を行い、並び替え処理が施された信号を、第２の配線及び隣接しないｍ個のアナログスイッチＴＦＴを介して信号線に書き込んでいる。このようにすることで図７のような構成でも、適切なデータを信号線に書き込むことができる。そして図７の構成によれば、図１の構成に比べ、ブロック間の境界で縞が発生せず、またデータドライバから近いブロックと遠いブロックとの間で駆動条件をほぼ同一にでき、表示特性を向上できる。
【００９３】
（実施例７）
実施例７は、アナログスイッチＴＦＴの突き抜け電圧の補償に関する実施例である。図２２（Ａ）にアナログスイッチＴＦＴの等価回路を示す。アナログスイッチＴＦＴがオフする瞬間に生じる突き抜け電圧△Ｖは、下式のように表せる。
△Ｖ＝△Ｖｇ×Ｃｇｄ／（Ｃｇｄ＋ＣＯ）（１）
ここで△Ｖｇは、アナログスイッチＴＦＴの選択信号Ｖｇの電圧変化量である。またＣｇｄは、アナログスイッチＴＦＴのゲート・ドレイン間容量である。
【００９４】
ＴＦＴのゲート・ドレイン間容量Ｃｇｄは、図２２（Ｂ）に示すように、重なり容量Ｃｇｄ０と反転層１２０によるチャネル容量Ｃｇｄｃとの和となる。重なり容量Ｃｇｄ０にはゲートバイアス依存性はないが、チャネル容量Ｃｇｄｃにはゲートバイアス依存性がある。即ち図２２（Ｃ）に示すように、チャネル容量Ｃｇｄｃは、ゲート・ドレイン間電圧Ｖｇｄがしきい値電圧Ｖｔｈを超えると増加する。
【００９５】
一方、アナログスイッチＴＦＴの駆動タイミングチャートは図２２（Ｄ）のように表される。ここで、アナログスイッチＴＦＴへの入力信号Ｖｉｎが＋Ｖ１の場合（ケース１）と、＋Ｖ２の場合（ケース２）とを考える。アナログスイッチＴＦＴがオフする瞬間に、いずれの場合も上式（１）にしたがった突き抜け電圧が発生するが、ケース１とケース２とではゲートバイアスが異なるため、見かけ上のゲート・ドレイン間容量Ｃｇｄが異なってくる。即ち図２２（Ｃ）に示すように、ケース１の方がケース２よりも反転層１２０のチャネル容量Ｃｇｄｃが寄与する範囲のゲートバイアスを多く用いているため、ケース１の方が見かけ上のＣｇｄの値が大きくなる。従って上式（１）から明らかなように、図２２（Ｄ）に示す△Ｖａと△Ｖｂとの間には、
△Ｖａ＞△Ｖｂ（２）
の関係が成立することになる。即ち、アナログスイッチＴＦＴの入力信号Ｖｉｎの大小により突き抜け電圧の値が変化し、これにより次のような問題が生じる。
【００９６】
図２３（Ａ）において、Ｐは、突き抜け電圧が無いとした場合のアナログスイッチＴＦＴの出力特性であり、Ｑは、実際のアナログスイッチＴＦＴの出力特性である。本来は、液晶には±Ｖ１〜±Ｖ２の正負対称な信号が印加されるべきだが、突き抜け電圧が発生することで、±Ｖ１’〜±Ｖ２’の正負非対称な信号が出力される。このため液晶にＤＣ電圧が印加され、残像や焼きつきの問題が生じる。しかも、突き抜け電圧は、上式（２）に示すようにバイアス条件により大きさが異なるため、液晶に印加される電圧の白レベルと黒レベルの間の電圧も異なるものとなる。即ち本来とは異なる階調表示となってしまう。
【００９７】
そこで本実施例では、アナログスイッチＴＦＴのソース領域に供給する入力信号の電位の大小により変化する突き抜け電圧を補償する補正を行った入力信号を、アナログスイッチトランジスタのソース領域に供給している。例えば図２３（Ｂ）において、Ｒは、補正が行われたアナログスイッチＴＦＴの入力信号であり、Ｓは、その場合のアナログスイッチＴＦＴの出力特性である。このようにアナログスイッチＴＦＴの突き抜け電圧をあらかじめ補正した入力信号を用いれば、突き抜け電圧によって電圧シフトした信号を、±Ｖ１〜±Ｖ２の正負対称な信号にすることができる。これにより残像や焼きつきの問題を回避できると共に、適正な階調表示が可能となる。
【００９８】
突き抜け電圧を補償する補正の手法としては、種々のものが考えられる。例えば実際の液晶装置において突き抜け電圧等を実測する。そして実測した突き抜け電圧を△Ｖａ、△Ｖｂとした場合に、図２３（Ｂ）のＲに示すような変換を行うルックアップテーブルを設け、このルックアップテーブルによりアナログスイッチＴＦＴの入力信号を変換する。より具体的には、デジタルの映像信号或いはアナログの映像信号をＡ／Ｄ変換したものに対して、上記ルックアップテーブルを用いて補正を行う。そして補正を行った信号をＤ／Ａ変換してアナログスイッチＴＦＴに入力すればよい。
【００９９】
（実施例８（参考例））
実施例８（参考例）は、アナログスイッチＴＦＴが設けられた液晶装置を内蔵する表示システムに関する実施例（参考例）である。図２４において、コンピュータ等のアナログの映像信号発生装置１３０から発生されたアナログＲ、Ｇ、Ｂの映像信号はＡ／Ｄコンバータ１３２でデジタル信号に変換される。信号源にビデオ装置等を用いる場合には、アナログＲ、Ｇ、Ｂの映像信号に変換した上でＡ／Ｄコンバータ１３２に入力させる。もちろん、信号源がデジタル映像信号を発生する場合にはこのＡ／Ｄコンバータ１３２は不要となる。次に、ラインメモリ１３４を用いてデータの並び替え処理を行う。即ち図７に示す構成の液晶装置では、隣接しない信号線に同時にデータを書き込む必要があるため、図２１で既に説明したようなデータの並べ替え処理が必要となる。並べ替え処理を行うと、複数のデータを同時に書き込むことが可能となり、データ転送周波数を低下させることが可能となる。この場合には、データ転送周波数の変換処理を周波数変換回路１３６により行う。周波数変換が行われた信号は、Ｄ／Ａコンバータを内蔵するデータドライバ１３８に入力される。データ転送周波数を低くすることで、データドライバ１３８も低速で動かすことが可能となり、データドライバ１３８の低コスト化、回路規模の縮小が可能となる。データドライバ１３８の出力はアナログスイッチＴＦＴ部１４０に入力され、これにより信号線にデータが書き込まれる。
【０１００】
なお図４、図８に示すように、アクティブマトリクスエリアの上側及び下側に半数ずつアナログスイッチＴＦＴを配置し、信号線をクシ歯配線にする場合には、周波数変換回路１３６によりデータ転送周波数を１／２倍する。そして、上側、下側のアナログスイッチＴＦＴに接続される第１、第２のデータドライバに周波数変換された信号を供給する。これにより第１、第２のデータドライバの動作周波数を半分にすることができ、データドライバの低コスト化を図れる。そして、クシ歯配線とすることで、信号線反転駆動、ドット反転駆動が可能となる。更にデータドライバを図６（Ａ）に示すように実装することで、表示システムの小型化、ノイズの効果的な除去、回路基板の設計の容易化等が可能となる。
【０１０１】
なお本発明は、上記実施例１〜実施例８で説明したものに限られるものではなく、これらと均等な種々の変形実施が可能である。例えば本発明に係る液晶装置のレイアウト構成は、図４、図８に示すものが特に望ましいが、アナログスイッチＴＦＴの配置、配線の仕方等についてはこれらと異なる種々のものを採用できる。また本発明の液晶装置の実装の形態は図６（Ａ）に示すものが特に望ましいが、データドライバ、走査ドライバの配置位置、個数、実装手法、アナログスイッチＴＦＴの配置位置等について、これとは異なる種々の変形実施が可能である。
なお、本実施形態に係る液晶装置では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、隣接するｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタと、同一ブロックに含まれ隣接するｍ個のアナログスイッチトランジスタのゲート電極を共通接続するｎ本の第１の配線と、異なるブロックに含まれ隣接しないｎ個のアナログスイッチトランジスタのソース領域を共通接続するｍ本の第２の配線とを含み、前記第２の配線を介して前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下としてもよい。
この構成によれば、ｎブロックに分割されたアナログスイッチトランジスタを用いることで、データドライバの個数、端子数を少なくでき、装置をコンパクト化できる。そしてアナログスイッチトランジスタの入力信号の振幅を５Ｖ以下にすることで、アナログスイッチトランジスタのしきい値電圧のシフト量の適正化を図れ、信頼性を向上できる。
また本実施形態では、前記画素トランジスタと前記アナログスイッチトランジスタとを、多結晶シリコンの薄膜トランジスタにより形成すると共にガラス基板上に一体形成してもよい。この構成によれば、多結晶シリコンのＴＦＴを用いることで、アナログスイッチトランジスタのオン抵抗を低くでき、画素トランジスタとアナログスイッチトランジスタの一体形成化が実用上可能になる。
また本実施形態では、前記第２の配線に入力信号を供給するデータドライバの各々の出力端子から前記アナログスイッチトランジスタのソース領域までの配線抵抗を略一定としてもよい。このようにすればラインムラ、輝度ムラの発生を有効に防止できる。
また本実施形態では、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に前記アナログスイッチトランジスタを半数ずつ配置し、上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに（２Ｌ−１）番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに２Ｌ番目の信号線を接続してもよい。このようにクシ歯配線とすることで信号線反転駆動、ドット反転駆動の実現が容易となり、データドライバの動作周波数を低減できる。しかもクシ歯配線とした場合の装置の外形寸法の大型化、回路基板配線の複雑化等の問題も、この構成によれば解消できる。
また本実施形態では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に半数ずつ配置されるＭ個のアナログスイッチトランジスタとを含み、前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに（２Ｌ−１）番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに２Ｌ番目の信号線を接続し、前記アナログスイッチトランジスタのソース領域に信号を供給するための少なくとも１つのデータドライバと前記画素トランジスタのゲート電極に信号を供給するための少なくとも１つの走査ドライバとを液晶パネルの同一辺に実装してもよい。
この構成によれば、ｎブロックに分割されたアナログスイッチトランジスタを用いることで、データドライバの個数、端子数を減らすことができ、データドライバと走査ドライバとを液晶パネルの同一辺に実装できる。これにより装置の外形寸法の小型化、ノイズの低減、回路基板配線の簡易化等が可能となる。
また本実施形態では、液晶パネルの左側及び右側のいずれか一方の辺に、上側から順に第１のデータドライバ、走査ドライバ、第２のデータドライバを実装し、アクティブマトリクスエリアの上側に配置されるアナログスイッチトランジスタと前記第１のデータドライバとを接続する配線パターンと、アクティブマトリクスエリアの下側に配置されるアナログスイッチトランジスタと前記第２のデータドライバとを接続する配線パターンとを上下対称に形成してもよい。このように配線パターンを上下対称にすることで、レイアウトパターンの作成が容易となると共に、表示特性の向上も図れる。
また本実施形態では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、隣接しないｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタと、同一ブロックに含まれ隣接しないｍ個のアナログスイッチトランジスタのゲート電極を共通接続するｎ本の第１の配線と、異なるブロックに含まれ隣接するｎ個のアナログスイッチトランジスタのソース領域を共通接続するｍ本の第２の配線とを含み、前記第２の配線を介して前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下としてもよい。
この構成によれば、アナログスイッチトランジスタの入力信号の振幅を５Ｖ以下にすることで、アナログスイッチトランジスタのしきい値電圧のシフト量の適正化を図れ、信頼性を向上できる。また各ブロックに対応するアクティブマトリクスエリアの領域の境界での縞の発生等を防止できる。
また本実施形態では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、ｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタとを含み、前記画素トランジスタと、前記アナログスイッチトランジスタと、前記走査線に信号を供給するための走査ドライバ回路とを、多結晶シリコンの薄膜トランジスタにより形成すると共にガラス基板上に一体形成してもよい。
多結晶シリコンＴＦＴは、移動度が高く、アナログスイッチトランジスタを形成するものとして最適である。そしてアナログスイッチトランジスタに要求されるような低いオン抵抗を有する多結晶シリコンＴＦＴを用いれば、走査ドライバ回路の形成も容易となる。
また本実施形態では、前記走査ドライバ回路を、前記画素トランジスタ及び前記アナログスイッチトランジスタと同一極性の薄膜トランジスタから成るダイナミック型又はスタティック型のシフトレジスタにより形成してもよい。このようにすれば同一極性のＴＦＴのみ使用して液晶装置を形成できるため、製造プロセスの簡易化、回路規模の縮小化を図れる。
また本実施形態では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、ｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタと、液晶材料が封入される第１の封入エリア及び該第１の封入エリアから分離され気体が封入される少なくとも１つの第２の封入エリアが設けられた二重構造のシール部とを含み、前記アナログスイッチトランジスタ又は該アナログスイッチトランジスタ及びその配線を、前記第２の封入エリア内に形成してもよい。
この構成によれば、アナログスイッチトランジスタ等を気体により密封できるため、耐湿性の改善、信頼性の向上、寄生容量の軽減化を図れる。また第２の封入エリアへの気体も簡易に行うことができ、新たな工程の付加も少ないという利点がある。
また本実施形態では、前記画素トランジスタが配置されるアクティブマトリクスエリアの少なくとも上側及び下側に前記第２の封入エリアを設け、アクティブマトリクスエリアの右側及び左側のいずれか一方に液晶材料の封入口を設け、アクティブエリアの上側及び下側の第２の封入エリアに、前記アナログスイッチトランジスタを半数ずつ配置してもよい。このようにすれば、クシ歯配線を行った場合でもアナログスイッチトランジスタの封入が可能となる。また第２の封入エリアはアクティブマトリクスエリアの上下に設けられるため、右側又は左側から液晶の封入が可能となる。この時、封入口が無い方にデータドライバ、走査ドライバ等を実装することが望ましい。
また本実施形態では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、ｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタとを含み、前記アナログスイッチトランジスタ又は該アナログスイッチトランジスタ及びその配線を、少なくとも液晶材料よりも誘電率の低い絶縁膜で覆ってもよい。
アナログスイッチトランジスタ及び配線を絶縁膜で覆うことで、アナログスイッチトランジスタの保護、信頼性の向上を図れる。そして誘電率が液晶よりも小さい絶縁膜を用いることで、寄生容量を小さくでき、表示特性の向上を図れる。
また本実施形態では、前記信号線を、少なくとも液晶材料よりも誘電率の低い絶縁膜で覆ってもよい。このようにすれば、信号線の寄生容量を小さくでき、表示特性を更に向上できる。
また本実施形態に係る駆動方法では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、ｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタとを含む液晶装置に用いられる駆動方法であって、前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下にし、前記画素トランジスタが接続される画素電極の対向電極に与える電位を対向電極電位とした場合に該対向電極電位の前記入力信号に対する極性を１水平走査期間毎に反転させるようにしてもよい。
このように１Ｈコモン振り反転駆動を行うことで、アナログスイッチトランジスタの入力信号を５Ｖ以下にしても、液晶に対して十分な大きさの印加電圧を加えることができ、表示特性を劣化させることなく信頼性を確保できる。またデータドライバを低耐圧のプロセスで形成でき、低コスト化を図れる。
また本実施形態に係る駆動方法では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、ｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタとを含む液晶装置に用いられる駆動方法であって、前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下にし、走査線に与える信号に選択電位、非選択電位、該非選択電位よりも電位の低い第１の電位、該非選択電位よりも電位の高い第２の電位を持たせ、選択電位から該第１の電位を一定期間保った後に非選択電位になる場合と、選択電位から該第２の電位を一定期間保った後に非選択電位になる場合とを走査線毎に切り替えてもよい。
このように１Ｈ４値ゲート反転駆動を行うことで、アナログスイッチトランジスタの入力信号を５Ｖ以下にしても、液晶に対して十分な大きさの印加電圧を加えることができると共に、データドライバの低コスト化を図れる。更に対向電極の電位の極性を反転する必要がないため、消費電力を低減できる。
また本実施形態では、水平ブランキング期間において、前記アナログスイッチトランジスタをオフさせる期間を設けてもよい。このようにすれば、オフ期間の間に対向電圧、走査線の電位を変化させることが可能となる。
また本実施形態では、水平ブランキング期間において、前記対向電極に与える電位の極性を反転させた後に或いは前記第１の電位又は前記第２の電位に変化した後に、前記アナログスイッチトランジスタをオンさせ信号線に所与の電位を与える期間を設けてもよい。このようにすれば、信号線に残存するデータをリセットできクロストークを防止できる。
また本実施形態に係る駆動方法では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、ｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタとを含む液晶装置に用いられる駆動方法であって、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に前記アナログスイッチトランジスタを半数ずつ配置し、該アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに（２Ｌ−１）番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに２Ｌ番目の信号線を接続し、前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下にすると共に、前記画素トランジスタが接続される画素電極の対向電極に与える電位を対向電極電位とした場合に隣接する信号線に与える電位の該対向電極電位に対する極性を反転させてもよい。
このようにクシ歯配線にすると共に信号線反転駆動を行うことで、アナログスイッチトランジスタの入力信号の振幅を５Ｖ以下にでき、しきい値電圧のシフト量を適正化できると共に、液晶にＤＣ電圧が印加されることを防止できる。
また本実施形態に係る駆動方法では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、隣接しないｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタと、同一ブロックに含まれ隣接しないｍ個のアナログスイッチトランジスタのゲート電極を共通接続するｎ本の第１の配線と、異なるブロックに含まれ隣接するｎ個のアナログスイッチトランジスタのソース領域を共通接続するｍ本の第２の配線とを含む液晶装置に用いられる駆動方法であって、ラインメモリを用いて映像信号のデータの並び替え処理を行い、並び替え処理が施された信号を、前記第２の配線及び隣接しないｍ個のアナログスイッチトランジスタを介して信号線に書き込むようにしてもよい。
この構成によれば、隣接しないｍ個を１ブロックとしてｎブロックに分割されるアナログスイッチトランジスタを用いる構成の液晶装置において、信号線にデータを適正に書き込むことができる。
また本実施形態に係る表示システムでは、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、隣接しないｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタと、同一ブロックに含まれ隣接しないｍ個のアナログスイッチトランジスタのゲート電極を共通接続するｎ本の第１の配線と、異なるブロックに含まれ隣接するｎ個のアナログスイッチトランジスタのソース領域を共通接続するｍ本の第２の配線と、該映像信号発生装置からのデジタル信号又は該映像信号発生装置からのアナログ信号をＡ／Ｄ変換したデジタル信号が入力され、該デジタル信号のデータの並び替え処理又は該並び替え処理及びデータ転送周波数を低下させる処理を行う処理手段と、該処理手段からの信号をＤ／Ａ変換し、該信号を前記アナログスイッチトランジスタに供給するデータドライバとを含むようにしてもよい。
この構成によれば、隣接しないｍ個を１ブロックとしてｎブロックに分割されるアナログスイッチトランジスタを用いる場合において、信号線にデータを適正に書き込むことができる。またデータ転送周波数を低下させることで、データドライバの低速化、低コスト化を図れる。
また本実施形態に係る表示システムでは、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に半数ずつ配置されるＭ個のアナログスイッチトランジスタと、上側のアナログスイッチトランジスタに接続される第１のデータドライバと、下側のアナログスイッチトランジスタに接続される第２のデータドライバと、該第１、第２のデータドライバに与える信号のデータ転送周波数を低下させる処理を行う処理手段とを含み、前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに（２Ｌ−１）番目の信号線が接続され、他方に配置されるアナログスイッチトランジスタに２Ｌ番目の信号線が接続され、前記処理手段が前記データ転送周波数を１／２倍にするようにしてもよい。
この構成によれば、第１、第２のデータドライバを低速化できると共に、第１、第２のデータドライバを走査ドライバと共に液晶パネルの同一辺に形成することも可能となる。
【図面の簡単な説明】
【図１】実施例１の液晶装置の構成例を示す図である。
【図２】しきい値電圧のシフト量と動作時間との関係について示す図である。
【図３】画素ＴＦＴとアナログスイッチＴＦＴとをガラス基板上に一体形成する手法について説明するための図である。
【図４】実施例１のレイアウトパターンの一例を示す図である。
【図５】図５（Ａ）、（Ｂ）は、配線抵抗を均一化する手法について説明するための図である。
【図６】図６（Ａ）は、実施例２の構成例を示す図であり、図６（Ｂ）は比較例を示す図である。
【図７】実施例３の液晶装置の構成例を示す図である。
【図８】実施例３のレイアウトパターンの一例を示す図である。
【図９】実施例４（参考例）の液晶装置の構成例を示す図である。
【図１０】図１０（Ａ）、（Ｂ）は、ダイナミック型シフトレジスタの回路構成例及びタイミングチャートを示す図である。
【図１１】図１１（Ａ）、（Ｂ）は、ダイナミック型シフトレジスタの回路構成例及びタイミングチャートを示す図である。
【図１２】図１２（Ａ）、（Ｂ）は、スタティック型シフトレジスタの回路構成例及びタイミングチャートを示す図である。
【図１３】図１３（Ａ）は実施例５（参考例）の液晶装置の構成例を示す図であり、図１３（Ｂ）はその断面図である。
【図１４】実施例５（参考例）の他の例を示す図である。
【図１５】フィールド反転駆動の駆動波形について示す図である。
【図１６】実施例６に係る１Ｈコモン振り反転駆動の駆動波形について示す図である。
【図１７】実施例６に係る１Ｈ４値ゲート駆動の駆動波形について示す図である。
【図１８】図１８（Ａ）、（Ｂ）は、クシ歯配線で信号線反転駆動を行う手法について説明するための図である。
【図１９】アナログスイッチＴＦＴのオフ期間を設ける手法について説明するための図である。
【図２０】アナログスイッチＴＦＴのリセット期間を設ける手法について説明するための図である。
【図２１】ラインメモリを用いたデータの並べ替え処理について説明するための図である。
【図２２】図２２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、突き抜け電圧について説明するための図である。
【図２３】図２３（Ａ）、（Ｂ）は、実施例７に係る突き抜け電圧の補正手法について説明するための図である。
【図２４】実施例８（参考例）に係る表示システムの例を示す図である。
【符号の説明】
８画素ＴＦＴ、１０アクティブマトリクスエリア（表示画面）、
２０-11〜２０-nm アナログスイッチＴＦＴ、２２-1〜２２-n 第１の配線、
２４-1〜２４-m 第２の配線、３０ガラス基板、３２下地絶縁膜、
３４多結晶シリコン膜、３６ゲート絶縁膜、３８ゲート電極、
４０層間絶縁膜、４２金属薄膜、４４透明導電膜、
６０アクティブマトリクスエリア、６２ＣＦ基板、６４ＴＦＴ基板、
６８ＴＡＢテープ、７０、７２データドライバ、７４走査ドライバ、
７６回路基板、８０ガラス基板、８２アクティブマトリクスエリア、
８４アナログスイッチＴＦＴ部、８６走査ドライバ回路、
９０シール部、９２第１の封入エリア、９４第２の封入エリア、
９６アクティブマトリクスエリア、９８ＣＦ基板、
１００ＴＦＴ基板、１０２封入口、１０４封止材、
１０６、１０８データドライバ、１１０走査ドライバ、
１１２回路基板、１１４絶縁膜、１３０映像信号発生装置、
１３２Ａ／Ｄコンバータ、１３４ラインメモリ、
１３６周波数変換回路、１３８Ｄ／Ａ内蔵データドライバ、
１４０アナログＴＦＴ部[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a method for driving a liquid crystal device.InRelated.
[0002]
[Background Art and Problems to be Solved by the Invention]
  As examples of active matrix type liquid crystal devices using thin film transistors (hereinafter referred to as TFTs), there are conventional techniques shown in Japanese Patent Publication Nos. 6-5478 and 6-68673. In this prior art, an n block analog switch in which m blocks are connected to M signal lines to which pixel TFTs are connected. The on / off state of the analog switch is controlled by a given control signal so as to reduce the number of signal line terminals drawn from the liquid crystal panel to 1 / n. By reducing the number of terminals, the mounting can be simplified and the cost can be reduced.
[0003]
  However, the above prior art has the following problems.
[0004]
  First, when the analog switch is formed of a TFT like the pixel TFT, there is a problem that it is difficult to ensure the reliability of the analog switch (hereinafter referred to as an analog switch TFT). That is, various capacitances such as a liquid crystal capacitance, a holding capacitance, and a diffusion region capacitance of the pixel TFT are parasitic on the signal line of the liquid crystal device, and a large amount of current flows through the signal line in order to charge and discharge these capacitances. In particular, in a configuration in which an n-block analog switch TFT is provided, the time allowed for charging and discharging of the various capacitors is short, and it is necessary to charge and discharge to a given potential in a short time. Become more. If a large amount of current flows through the TFT over a long period of time, the threshold voltage of the TFT will shift.End up.Second, when the analog switch TFT is interposed between the data driver and the signal line, the on-resistance of the analog switch TFT and the parasitic wiring resistance generated by providing the analog switch TFT cause the applied voltage to the pixel to be reduced. There arises a problem that the voltage drops or the applied voltage varies between pixels. The decrease and variation in applied voltage are factors that degrade display quality and make designing difficult.
[0005]
  Third,In a liquid crystal device, how to achieve low cost and low power consumption is also an issue.
[0006]
  The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a liquid crystal device driving method with excellent display characteristics and high reliability.TheIt is to provide.
[0007]
[Means for Solving the Problems]
[0008]
[0009]
[0010]
[0011]
[0012]
[0013]
[0014]
[0015]
[0016]
[0017]
[0018]
[0019]
[0020]
[0021]
[0022]
[0023]
[0024]
[0025]
[0026]
  In order to solve the above problems, a liquid crystal device according to the present invention provides:A pixel transistor formed of a thin film transistor and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrode of the pixel transistor, and the source region of the pixel transistor intersecting the scanning line M (= m × n) signal lines to be connected and M analog switch transistors formed by thin film transistors and connected to the M signal lines and divided into n blocks with m as one block The amplitude of the input signal supplied to the source region of the analog switch transistor is 5 V or less, and the potential applied to the counter electrode of the pixel electrode to which the pixel transistor is connected is opposed to When the electrode potential is used, the polarity of the counter electrode potential with respect to the input signal is inverted every horizontal scanning period. MakeIn addition, in the horizontal blanking period, an off period for turning off all the analog switch transistors is provided, and in this off period, the polarity of the counter electrode potential with respect to the input signal is inverted to change the level of the counter electrode potential. An analog switch transistor to be turned on first among the analog switch transistors is turned on after a predetermined period has elapsed since the level of the electrode potential has changed.It is characterized by that.
[0027]
  By performing 1H common swing inversion driving in this way, a sufficiently large applied voltage can be applied to the liquid crystal even if the input signal of the analog switch transistor is 5 V or less, and display characteristics are not deteriorated. Reliability can be secured. Further, the data driver can be formed by a low breakdown voltage process, and the cost can be reduced.
[0028]
[0029]
[0030]
  The present inventionsoProvides a period for turning off the analog switch transistor in the horizontal blanking period.BecauseThe counter voltage and the potential of the scanning line can be changed during the off period.In addition, after a predetermined period has elapsed since the level of the counter electrode potential has changed, the analog switch transistor to be turned on first is turned on among the analog switch transistors, so that low power consumption can also be realized.
[0031]
  In the horizontal blanking period, the present invention may be configured to turn on the analog switch transistor after inverting the polarity of the potential applied to the counter electrode or after changing to the first potential or the second potential. Is provided with a period during which a given potential is applied. In this way, data remaining on the signal line can be reset and crosstalk can be prevented.
[0032]
[0033]
[0034]
[0035]
[0036]
[0037]
[0038]
[0039]
[0040]
[0041]
[0042]
DETAILED DESCRIPTION OF THE INVENTION
  Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0043]
  Example 1
  FIG. 1 shows the configuration of the first embodiment. In the active matrix area 10, pixel TFTs 8 are arranged in N rows × M columns, N scanning lines connected to the gate electrodes of these pixel TFTs, and M (m × n) lines connected to the source region. Signal lines are formed. Analog switch TFTs (20-11 to 20-nm) are connected to these M signal lines. The analog switch TFT is divided into n blocks with m adjacent blocks as one block, and the analog switch TFT (20-11, 20-12 to 20-1m) is the first block (20-21, 20- 22 to 20-2m) is the second block (20-n1, 20-n2 to 20-nm) is the nth block. The gate electrodes of the adjacent analog switch TFTs (20-11, 20-12 to 20-1m) included in the same block are commonly connected by the first wiring 22-1. Similarly, the gate electrodes of the analog switch TFTs (20-21, 20-22 to 20-2m) (20-n1, 20-n2 to 20-nm) are the second wirings 22-2 ... 22. Common connection by -n.
[0044]
  The source regions of the analog switch TFTs (20-11, 20-21 to 20-n1) that are included in different blocks and are not adjacent to each other are commonly connected by the second wiring 24-1. Similarly, the source region of the analog switch TFT (20-12, 20-22 to 20-n2) (20-1m, 20-2m to 20-nm) is the second wiring 24-2 ... 24. Common connection with -m.
[0045]
  As described above, the number of analog switch TFTs is divided into n blocks by m pieces, and the number of signal line terminals is reduced to 1 / n by controlling on / off of the analog switch TFTs by a control signal applied to the first wiring. Can do. That is, when there are no analog switch TFTs, the number of M signal lines can be set to m (= M / n). The data driver is connected to the m second wirings 24-1 to 24-m, so that the number of data drivers and the number of terminals can be reduced, and the device can be made compact and the cost can be reduced.
[0046]
  The first feature of this embodiment is that the amplitude of the input signal supplied to the source region of the analog switch TFTs 20-11 to 20-nm through the second wirings 24-1 to 24-m is 5 V or less. is there. By doing so, the shift amount of the threshold voltage of the analog switch TFT can be reduced, and the reliability can be ensured and the display quality can be improved.
[0047]
  FIG. 2 shows the measurement results regarding the relationship between the threshold voltage shift amount of the analog switch TFT and the operation time. Vg = 20 V, and the load capacity C is set to about C = 10 pF so as to be the same as the load capacity in a standard liquid crystal panel. The operating frequency f is 320 KHZ. In this embodiment, an analog switch TFT divided into n blocks is provided, and the number of data drivers (or the number of terminals) is reduced (for example, reduced to 1 / n), so that the time allowed for charging and discharging the pixel electrode is normal. Is shorter. For this reason, the operating frequency f is also increased. The threshold shift characteristic when a rectangular wave signal of 10V amplitude (Vd = 10V) corresponding to the input signal supplied to the analog switch TFT is added is G, and the rectangular wave signal of 5V amplitude (Vd = 5V). Is added, it becomes like H. In the case of Vd = 10V, the threshold voltage shifts by 1V in about 200 hours. On the other hand, when the amplitude of the input signal applied to the source region of the analog switch TFT is 5 V, that is, when Vd = 5 V, the shift amount of the threshold voltage can be kept at 1 V or less until about 10000 hours.
[0048]
  When the shift amount of the threshold voltage is larger than 1 V, the amount of data written to the pixel electrode is insufficient (the potential of the pixel electrode cannot be set to a desired potential), and the contrast ratio is lowered. In particular, for example, when the threshold voltage of the analog switch TFT is about 1V, if the threshold voltage is shifted by about 1V to the minus side, the analog switch TFT enters the depletion mode, and the analog switch TFT is turned off. Even in the state, current leaks, which leads to deterioration of display characteristics.
[0049]
  In order to ensure the reliability of the liquid crystal device, it is necessary to keep the shift amount of the threshold voltage at 1 V or less until at least about 1000 hours, and it is desirable that it be 1 V or less until about several thousand hours. In the case of Vd = 10V, as shown in FIG. 2, the shift amount becomes larger than 1V in about 200 hours and shifts by about 2V in 1000 hours. is there. In this embodiment, the electric field concentration at the end of the source region can be alleviated by setting the amplitude of the input signal of the analog switch TFT to 5 V or less. As a result, the shift amount of the threshold voltage can be kept at 1 V or less until about 10,000 hours, and the reliability can be ensured while maintaining a sufficient margin. Further, by setting the amplitude of the input signal to 5 V or less, the difference in the penetration voltage of the analog switch TFT (described in detail later) can be reduced, and the DC applied voltage to the liquid crystal can also be lowered.
[0050]
  In FIG. 2, in order to properly compare with the case of Vd = 10V, the measurement is performed with Vg = 20V even when Vd = 5V. However, when Vd = 5V (the amplitude of the input signal is 5V), even if Vg = 15V, the same write performance as when Vd = 10V and Vg = 20V can be secured. In that case, the shift amount of the threshold voltage is further reduced from that shown by H in FIG. 2, and the reliability is improved. In order to further improve the reliability, it is desirable that Vd = 3 V or less. In FIG. 2, the measurement results in the case of Vd = 5 V and the operating frequency of 32 KH are shown together for reference.
[0051]
  The second feature of the present embodiment is that the pixel TFT and the analog switch TFT are formed of polycrystalline (poly) silicon and integrally formed on the glass substrate. An input signal is applied to the analog switch TFT, and if the charge / discharge to the pixel electrode is not completed within a given period, the display characteristics deteriorate. Therefore, it is necessary to reduce the on-resistance of the analog switch TFT. In particular, when the analog switch TFT is divided into n blocks and the number of data drivers is reduced, the demand for a reduction in on-resistance becomes more severe. However, an amorphous silicon TFT has a very low mobility, and even though it can be used for a pixel TFT, it is practically impossible to use it for an analog switch TFT because of the problem of on-resistance. In this embodiment, the pixel TFT and the analog switch TFT are formed of polycrystalline polysilicon having a very high mobility compared to the amorphous one. As a result, the pixel TFT and the analog switch TFT can be practically integrated on the glass substrate. By integrally forming the pixel TFT and the analog switch TFT on the glass substrate, the external dimensions of the liquid crystal device can be reduced, and the cost of the device can be reduced.
[0052]
  Next, a manufacturing method and a device structure when the pixel TFT and the analog switch TFT are integrally formed will be described with reference to FIG. First, after depositing a base insulating film 32 for preventing diffusion of impurities from the glass substrate on the glass substrate 30, a polycrystalline silicon thin film 34 is deposited. It is necessary to improve the crystallinity of the polycrystalline silicon thin film 34 in order to increase the field effect mobility. Therefore, a polycrystalline silicon thin film is recrystallized using laser annealing, solid phase growth, or the like, or an amorphous silicon thin film is crystallized into polycrystalline silicon. After this polycrystalline silicon film 34 is patterned into an island shape, a gate insulating film 36 is deposited.
[0053]
  Next, a gate electrode (metal) 38 is formed, and then an impurity such as phosphorus ions is doped on the entire surface. Next, an interlayer insulating film (SiO2) 40 is formed, a signal line or the like is formed with a metal thin film (Al) 42, a pixel electrode is formed with a transparent conductive film (ITO) 44, and a passivation film 46 is formed. A substrate in which the TFT and the analog switch TFT are integrally formed is completed. A liquid crystal device is completed by subjecting this substrate to an alignment process, and opposing a substrate that has been subjected to the alignment process in the same manner through a gap of several μm and encapsulating liquid crystal.
[0054]
  The third feature of this embodiment is that the wiring resistance from each output terminal of the data driver to the source region of the analog switch TFT is made substantially constant. FIG. 4 shows a layout pattern example of this embodiment. In FIG. 4, for example, the wiring resistance from the output terminals 50-1, 50-2, 50-3 of the data driver to the analog switch TFTs 20-11, 20-12, 20-13, etc. is made substantially constant. Specifically, as shown in FIG. 5A, the thicknesses of the lead lines 52-1, 52-2, 52-3 from the analog switch TFT to the second wiring are changed. That is, the long leader line is thickened and the short leader line is thinned, thereby making the resistances of the leader lines constant. When TFTs are formed by a low temperature process, these lead lines are likely to be made of a metal (chromium, tantalum, etc.) having a higher resistance than aluminum. It becomes. Further, in the portion indicated by D in FIG. 4, the thicknesses of the portions E, F, G, and H are changed as shown in FIG. 5B. That is, in the layout pattern of FIG. 4, the wiring pitch of the portion indicated by I (pitch of the output terminal of the data driver) in FIG. 5B and the wiring pitch of the portion indicated by J are different. The length L2 is longer than the wiring length L1 of the portion E. Therefore, the wiring in the portion H is made thicker than the portion E, and the resistance in this portion is made constant.
[0055]
  The magnitude of the resistance that is parasitic on the path from the output terminal of the data driver to the pixel electrode greatly affects the display characteristics. This is because if the resistance is high, the charge / discharge of the pixel electrode within a given period may not be completed. In particular, in this embodiment, the on-resistance of the analog switch TFT is added to the resistance of the path from the output terminal of the data driver to the pixel electrode, and the analog switch TFT divided into n is used. Is short. Therefore, the design conditions for the resistance of this path are very strict. In this embodiment, various measures as shown in FIGS. 5A and 5B are applied to make the resistance from the output terminal of the data driver to the source region of the analog switch TFT substantially constant. Thereby, it is possible to minimize the deterioration of display characteristics due to the presence of the analog switch TFT. In the conventional liquid crystal device having no analog switch TFT, the signal line is drawn as it is above the active matrix area 10 in FIG. 4, and the output terminals of the data driver are evenly arranged above the active matrix area 10. The For this reason, the difference in wiring resistance from each of the output terminals of the data driver to the active matrix area has not been a major problem.
[0056]
  The fourth feature of this embodiment is that, as shown in FIG. 4, half of the analog switch TFTs are arranged on the upper and lower sides of the active matrix area 10, and an odd-numbered signal line is connected to the upper analog switch TFT, for example. In addition, an even-numbered signal line is connected to the lower analog switch TFT (hereinafter, such a wiring is called a comb-tooth wiring). By using comb-tooth wiring, the operating frequency of the data driver can be halved. Further, the signal line inversion driving and dot inversion driving can be easily realized by inverting the polarities of the outputs of the upper data driver and the lower data driver. However, in the conventional configuration in which the analog switch TFT is not provided, in order to realize the comb-tooth wiring, the data driver must be arranged above and below the active matrix area 10 (see FIG. 6B described later). Causes problems such as enlargement of the external dimensions of the liquid crystal device and complication of circuit board wiring. According to this embodiment, the number of data drivers can be reduced by providing n block analog switch TFTs. Therefore, even if comb-tooth wiring is performed, the outer dimensions of the liquid crystal device can be reduced, and circuit board wiring can be simplified.
[0057]
  Example 2(Reference example))
  Example 2(Reference example)FIG. 4 is a diagram illustrating an embodiment relating to mounting of a data driver (IC) and a scan driver (IC)(Reference example)FIG. 6A shows the configuration. A portion indicated by a dotted line in FIG. 6A is an active matrix area (display screen) 60. The liquid crystal material is sandwiched between a CF (color filter) substrate 62 and a TFT substrate 64. In the region 66, the analog switch TFT and its wiring are arranged. The data driver 70 is mounted using a TAB tape 68. The same applies to the data driver 72 and the scan driver 74. On the circuit board 76, wiring for supplying signals to the data drivers 70 and 72 and the scanning driver 74, capacitors, and the like are provided. In some cases, a control circuit for controlling the data driver and the scanning driver is also provided.
[0058]
  Example(Reference example)The first feature is that half of the analog switch TFTs are arranged on the upper and lower sides of the active matrix area 60 and have a comb-tooth wiring as shown in FIG. 4, and the data driver and the scan driver are connected to the CF substrate 62 and the TFT. The liquid crystal panel formed of the substrate 64 is mounted on the same side.
[0059]
  For comparison, FIG. 6B shows a mounting example in the case where comb-tooth wiring is performed in a liquid crystal device not provided with the analog switch TFT. When comb-tooth wiring is performed in such a liquid crystal device, it is necessary to mount data drivers 70 and 72 on the upper side and the lower side of the active matrix area (display screen) 60, so that the external dimension L4 of the liquid crystal device increases. End up.
[0060]
  In this comparative example, since the analog switch TFT divided into n blocks is not provided, the number of data drivers cannot be reduced, and a plurality of data drivers are mounted on the upper and lower sides of the liquid crystal panel. For this reason, the wiring of the circuit board becomes very complicated. Further, since the data driver normally operates at a very high frequency, noise (electromagnetic radiation) from the data driver leaks outside the liquid crystal device and adversely affects the display characteristics of the liquid crystal device. In the configuration of FIG. 6B in which a plurality of data drivers are mounted on the upper and lower sides of the liquid crystal panel, the area occupied by the data driver that becomes a noise source increases. Therefore, this noise is shielded and effective EMI countermeasures are taken. Is not easy.
[0061]
  On the other hand, this embodiment shown in FIG.(Reference example)In this configuration, since the data driver and the scanning driver are mounted on the same side and the data driver is not mounted on the upper and lower sides of the liquid crystal panel, the outer dimension L3 can be made smaller than L4, which is optimal for portable electronic devices and the like. A liquid crystal device can be provided. Further, since the number of data drivers is small and the data drivers are formed on the same side as the scanning driver, the wiring of the circuit board can be greatly simplified. Furthermore, since the area occupied by the data driver as a noise source is small, it is easy to shield the noise from the data driver and take EMI countermeasures, and it is possible to effectively prevent the adverse effects of noise from leaking outside.
[0062]
  Example(Reference example)The second feature is that, for example, a data driver 70, a scanning driver 74, and a data driver 72 are mounted in order from the upper side on the left side of the liquid crystal panel, for example, and a wiring pattern for connecting the upper analog switch TFT and the data driver 70 is provided. The wiring pattern for connecting the analog switch TFT on the side and the data driver 74 is formed symmetrically. Taking FIG. 4 as an example, the wiring pattern indicated by P and the wiring pattern indicated by Q are formed vertically symmetrically. Therefore, when creating the layout pattern, it is only necessary to create the upper wiring pattern P and then convert it into a vertical symmetry to form the lower wiring pattern Q. Therefore, the layout pattern can be easily created. In addition, since the wiring pattern of the circuit board 76 in FIG. Furthermore, by forming the wiring patterns P and Q symmetrically in the vertical direction, the wiring resistance from the upper data driver to the upper analog switch TFT and the wiring resistance from the lower data driver to the lower analog switch TFT are the same. Can be. As a result, the drive conditions at the pixel electrodes connected to the upper and lower analog switch TFTs can be made the same, and the display characteristics can be improved. Further, the upper and lower data drivers having the same circuit configuration can be used, and the design is facilitated. Furthermore, this example(Reference example)Then, by using comb-tooth wiring, signal line inversion (source line inversion) driving, dot inversion driving, etc. can be easily performed, and display characteristics can be further improved.
[0063]
  In this way(Reference example)Then, various unique effects are obtained by providing analog switch TFTs, comb-shaped wiring, and devising the mounting position of the data driver. In FIG. 6A, one data driver is mounted above and below the left side, but two or more data drivers may be mounted above and below the left side.
[0064]
  (Example 3)
  FIG. 7 shows the configuration of the third embodiment. In the third embodiment, unlike the first embodiment, the analog switch TFT is divided into n blocks with m not adjacent to one block, and the analog switch TFT (20-11, 20-21 to 20-m1) is the first. Block (20-12, 20-22 to 20-m2) is the second block (20-1n, 20-2n to 20-mn) is the nth block. The gate electrodes of the analog switch TFTs (20-11, 20-21 to 20-m1) which are included in the same block and are not adjacent to each other are commonly connected by the first wiring 22-1. Similarly, the gate electrodes of the analog switch TFTs (20-12, 20-22 to 20-m2)... (20-1n, 20-2n to 20-mn) are second wirings 22-2. Common connection by -n. The source regions of adjacent analog switch TFTs (20-11, 20-12 to 20-1n) included in different blocks are commonly connected by a second wiring 24-1. Similarly, the source region of the analog switch TFTs (20-21, 20-22 to 20-2n) (20-m1, 20-m2 to 20-mn) is the second wiring 24-2 ... 24. Commonly connected to -m. With this configuration, the number of data drivers and the number of terminals can be reduced, and the apparatus can be made compact and the cost can be reduced.
[0065]
  The first feature of the present embodiment is that, similarly to FIG. 2 of the first embodiment, the amplitude of the input signal supplied to the source region of the analog switch TFT via the second wirings 24-1 to 24-m is 5V. It is in the following points. Thereby, the shift amount of the threshold voltage of the analog switch TFT can be reduced, and the reliability can be ensured and the display quality can be improved.
[0066]
  The second feature of this embodiment is that the pixel TFT and the analog switch TFT are formed of polycrystalline silicon and integrally formed on the glass substrate. As a result, the external dimensions of the liquid crystal device can be reduced, and the cost of the device can be reduced. The manufacturing method and device configuration in this case are as already shown in FIG.
[0067]
  A third feature of this embodiment is that the wiring resistance from each output terminal of the data driver to the source region of the analog switch TFT is made substantially constant. Thereby, it is possible to minimize the deterioration of display characteristics due to the presence of the analog switch TFT. FIG. 8 shows a layout pattern example of this embodiment.
[0068]
  The fourth feature of this embodiment is that, as shown in FIG. 8, half of the analog switch TFTs are arranged on the upper and lower sides of the active matrix area 10 to form a comb-tooth wiring. By using comb-tooth wiring, the operating frequency of the data driver can be halved, and signal line inversion driving and dot inversion driving can be easily realized. Further, in this embodiment, even when comb-tooth wiring is used, the number of data drivers can be reduced, and the area occupied by the data driver serving as a noise source can be reduced. As a result, it is easy to shield the noise from the data driver and take EMI countermeasures, and it is possible to effectively prevent the adverse effects of noise from leaking to the outside. In addition, the circuit board on which the wiring to the data driver is formed can be easily designed.
[0069]
  The configuration of the third embodiment has the following advantages over the first embodiment. In the first embodiment, one block includes m analog switch TFTs adjacent to each other. When data is written to the signal line corresponding to the first block, the analog switch TFT (20-11, 20-12 to 20-1m) is simultaneously turned on by using the first wiring 22-1 and the data is written. Write. When writing to the second block, the analog switch TFTs (20-21, 20-22 to 20-2m) are simultaneously turned on to write data. For this reason, stripes may occur at the boundary R (see FIG. 1) of the active matrix area corresponding to the first and second blocks. In addition, the active matrix area corresponding to the block close to the data driver and the block far from the data driver have different driving conditions, which may cause horizontal crosstalk. On the other hand, in the third embodiment, since one block is composed of m analog switch TFTs that are not adjacent to each other, the above-described problem does not occur.
[0070]
  Example 4(Reference example))
  Example 4(Reference example)As shown in FIG. 9, an active matrix area 82 in which pixel TFTs are arranged, an analog switch TFT unit 84, and a scan driver circuit 86 are formed of a polycrystalline silicon TFT and integrally formed on a glass substrate 80. Examples to do(Reference example)It is. Here, in the analog switch TFT section 84, as shown in FIGS. 1 and 7, the analog switch TFT is connected to M (n × m) signal lines and divided into n blocks with m blocks as one block. including. The manufacturing method and device structure in the case of integral formation are as already described with reference to FIG. The polycrystalline silicon TFT has a high mobility, and is optimal for forming an analog switch TFT. If a polycrystalline silicon TFT having a low on-resistance as required for an analog switch TFT is used, a scan driver circuit can be easily formed. Example(Reference example)Then, paying attention to this point, the analog switch TFT unit 84 and the scan driver circuit 86 are integrally formed. By forming the scan driver circuit on the glass substrate 80, the external dimensions of the liquid crystal device can be reduced and the cost can be reduced.
[0071]
  Especially this example(Reference example)Then, it is desirable that the scan driver circuit 86 is formed by a dynamic or static shift register including TFTs having the same polarity as the pixel TFT and the analog switch TFT. For example, when the pixel TFT and the analog switch TFT are N-channel, they are formed by a shift register made up of only N-channel TFTs, and when they are P-channel, they are made up of a shift register made up of only P-channel TFTs. In this way, by using only TFTs having the same polarity, the manufacturing process can be simplified, the circuit scale can be reduced, and the cost can be reduced. Note that an N-channel TFT is excellent in terms of high mobility, and a P-channel TFT is excellent in terms of stable device characteristics.
[0072]
  FIG. 10A shows a configuration example of a rheological type dynamic shift register, and FIG. 10B shows a timing chart thereof. CLK1 and CLK2 are non-overlapping clocks and serve as a positive power source. As shown in FIG. 10B, when CLK1 = H level, the input data DIN is captured and held. Next, when CLK2 = H level, the retained data is transferred to the node P and retained. Next, when CLK1 = H level, the data held in the node P is output to the node Q. The data shift operation is performed as described above. This shift register is characterized in that the power source is only GND and no positive power source is required.
[0073]
  FIG. 11A shows another example of a rheological type dynamic shift register, and FIG. 11B shows a timing chart thereof. When CLK1 = H level, the input data DIN is fetched and held in the node A. Next, when CLK2 = H level, the held data is transferred to the nodes B and C and held in the node C. Next, when CLK1 = H level, the held data is transferred to the nodes D and E. The data shift operation is performed as described above. A feature of this shift register is that, unlike FIG. 10A, a positive power supply is necessary, but the number of capacitors can be reduced.
[0074]
  The dynamic shift register described above has an advantage that the circuit configuration is simple and the circuit area can be reduced.
[0075]
  FIG. 12A shows a configuration example of a two-phase static shift register with bootstrapped load, and FIG. 12B shows a timing chart thereof. Input data DIN is read at CLK1 = H level, and is statically held in nodes P and Q. Next, when CLK2 = H, the held data is output to the node R. The data shift operation is performed as described above. Although this shift register has a complicated circuit configuration, it has an advantage of being resistant to noise because it can hold data statically.
[0076]
  According to the shift register having the above configuration, since all TFTs can be configured with N channels, when an N channel analog switch TFT and a pixel TFT are integrally formed on a substrate, the manufacturing process is simplified and the circuit scale is increased. Reduction, etc. can be achieved.
[0077]
  Example 5(Reference example))
  FIG. 13A shows a fifth embodiment.(Reference example)FIG. 13B is a cross-sectional view taken along the CD surface. A seal portion 90 for enclosing the liquid crystal material is provided between the CF substrate 98 and the TFT substrate 100. The liquid crystal material is sealed by the sealing port 102, and the sealing port 102 is sealed by the sealing material 104. The data drivers 106 and 108 and the scan driver 110 are provided on the same side of the liquid crystal panel as in FIG. 6A, and wiring, capacitors, and the like are provided on the circuit board 112.
[0078]
  Example(Reference example)Then, the seal portion 90 has a double structure, and a first sealed area 92 in which a liquid crystal material is sealed, and a second sealed gas such as dry air separated from the first sealed area 92 are sealed. An enclosure area 94 is provided. Example(Reference example)The first feature is that the analog switch TFT or the analog switch TFT and its wiring are formed in the second enclosing area 94. By doing so, as shown in FIG. 13B, the analog switch TFT 102 and its wiring can be sealed with a gas such as dry air. Thereby, the moisture resistance in the analog switch TFT and the wiring region can be improved. The degree of corrosion due to moisture depends on the electric field strength, and the analog switch TFT has many portions where the current flows and the electric field strength is high as described above. Therefore, if the analog switch TFT is sealed with gas to improve the moisture resistance, the reliability can be improved and the shift amount of the threshold voltage can be further reduced. In addition, by sealing the analog switch TFT with gas, the circuit can be protected without using an insulating film. In addition, compared with the case where an insulating film or liquid crystal material having a high dielectric constant is present above the analog switch TFT, the capacitance parasitic on the wiring can be reduced. Thereby, display characteristics can be improved.
[0079]
  Example(Reference example)The second feature is that, as shown in FIG. 13A, a second enclosing area 94 is provided above and below the active matrix area (display screen) 96, and a liquid crystal material is sealed on the right side (or left side). The entrance 102 is provided, and half of the analog switch TFTs are arranged in the upper and lower second enclosure areas 94. By doing this, comb-tooth wiring is possible, and realization of dot inversion driving and the like is facilitated. Since the second enclosure area 94, the data drivers 106 and 108, and the scan driver 110 are not provided on the right side of the active matrix area 96, the liquid crystal material can be enclosed from the right side. This example(Reference example)Then, the second encapsulating area only needs to be provided at least above and below the active matrix area 96, and for example, the encapsulating area at a portion indicated by E in FIG. 13A is not necessarily required. However, if the second encapsulating area is provided in the portion indicated by E, for example, the parasitic capacitance in the wiring region as shown in FIG. 4D can be reduced, and an improvement in display characteristics can be expected.
[0080]
  The gas sealing in the second sealing area 94 is realized as follows, for example. First, the seal portion 90 is printed on the substrate, and the CF substrate 98 and the TFT substrate 100 are bonded to form a vacuum atmosphere. At this time, for example, a small sealing opening is formed in a portion indicated by F in FIG. Next, when a liquid crystal material is placed near the sealing port 102 and returned to the atmosphere, the liquid crystal material flows into the first sealing area 92 through the sealing port 102. At this time, gas flows into the second enclosure area 94 through an enclosure port formed in F or the like. If the atmospheric state when the vacuum state is released is set to a dry air state, the dry air flows into the second enclosure area 94. Thereafter, the sealing port 102 is sealed with the sealing material 104, and the sealing port of the portion F is also sealed with a given sealing material. As a result, liquid crystal material can be sealed in the first sealing area 92 and dry air or the like can be sealed in the second sealing area 94.
[0081]
  As another method for protecting the analog switch TFT and improving the moisture resistance, as shown in FIG. 14, the analog switch TFT 102 or the analog switch TFT and its wiring are made of an insulating film 114 having a dielectric constant lower than that of the liquid crystal material. A method of covering is conceivable. By covering with the insulating film 114, it is possible to prevent the wiring and the like constituting the analog switch TFT 102 from being corroded and to improve reliability. Further, by using an insulating film having a low dielectric constant, parasitic capacitance can be reduced and display characteristics can be improved.
[0082]
  In order to further reduce the parasitic capacitance, it is desirable to cover not only the analog switch TFT but also the signal line formed in the active matrix area 96 with an insulating film having a dielectric constant lower than that of the liquid crystal material. Since the liquid crystal material 104 having a high dielectric constant exists on the signal line, the capacitance parasitic on the signal line becomes very large. If the signal line is covered with an insulating film having a low dielectric constant, this problem can be solved, the charge / discharge current flowing through the analog switch TFT can be reduced, and display characteristics and reliability can be improved.
[0083]
  (Example 6)
  Example 6 is an example relating to a driving method of a liquid crystal device. As described in the first and third embodiments, in order to make the shift amount of the threshold voltage of the analog switch TFT appropriate, the amplitude of the input signal supplied to the source region of the analog switch TFT is set to 5 V or less. It is desirable. However, in this case, the following problems occur when a normal driving method is used.
[0084]
  FIG. 15 shows an example of drive waveforms when field inversion drive is performed. Since the liquid crystal needs to be AC driven, it is necessary to invert the polarity of the signal Vs applied to the signal line for each given period around a given potential Vc. Therefore, the amplitude of Vs is very wide as shown in FIG. Since a normal TN liquid crystal needs to apply a voltage of about ± 5, the amplitude of VS needs to be about 10V. Note that the potential Vcom applied to the counter electrode is a potential that is lower by ΔV than the center potential Vc of Vs in order to compensate for the punch-through voltage generated when the pixel TFT is turned off. Here, the relationship of the average value of ΔV = Vc−Vcom is established.
[0085]
  Thus, in the drive waveform shown in FIG. 15, it is necessary to make the amplitude of Vs as wide as about 10V. Therefore, it is necessary to increase the amplitude of the input signal of the analog switch TFT, and the amplitude of the input signal cannot be 5 V or less. Therefore, in this embodiment, as shown in FIG. 16, driving is performed to invert the polarity of the potential applied to the counter electrode with respect to the input signal every horizontal scanning period (hereinafter referred to as 1H common swing driving). In FIG. 15, the polarity of Vs is inverted for each field centered on Vc. However, in the 1H common swing drive, the polarity of Vcom is inverted every horizontal scanning period, so that the polarity of Vs needs to be inverted. There is no. For this reason, the amplitude of Vs can be reduced. Thereby, the input signal of the analog switch TFT can be set to 5 V or less while maintaining the display quality. Further, the data driver can be operated at a lower operating voltage, and can be formed by a manufacturing process with a withstand voltage of 5 V, so that the data driver can be reduced in size, power consumption, and cost. As described above, according to the 1H common swing drive, it is possible to improve both the reliability of the analog switch TFT and the operation voltage of the data driver. In FIG. 16, in order to prevent an adverse effect due to the punch-through voltage, a relationship of an average value of ΔV = an average value of Vs−an average value of Vcom is established.
[0086]
  Next, another driving method of this embodiment will be described with reference to FIG. In FIG. 17, quaternary gate driving (hereinafter referred to as 1H quaternary gate driving) for each scanning line is used in order to make the input signal of the analog switch TFT 5 V or less. In 1H quaternary gate driving, as shown in FIG. 17, the signals Vgate1 and Vgate2 applied to the scanning lines have a selection potential, a non-selection potential, a first potential lower than the non-selection potential, and a potential higher than the non-selection potential. A second potential is applied. Then, a case where the selection potential becomes the non-selection potential after maintaining the first potential for a certain period and a case where the selection potential becomes the non-selection potential after the second potential is maintained for a certain period are alternately switched for each scanning line. . Here, unlike FIG. 16, the potential of Vcom is not switched and becomes constant. In this 1H quaternary gate drive, a storage capacitor is formed between the pixel electrode and the preceding scanning line. As shown in FIG. 17, after the selection period T1, for example, as T2, a potential different from the non-selection potential is applied to the scanning line for two horizontal scanning periods. After T2, the potential of the storage capacitor is increased by V1 in the Vgate1 scanning line, while the potential of the storage capacitor is decreased by V2 in the Vgate2 scanning line. As a result, the same effect as when the polarity of Vcom is reversed can be obtained. Accordingly, it is not necessary to reverse the polarity of Vs, the amplitude of Vs can be reduced, and the input signal of the analog switch TFT can be made 5 V or less. As a result, the reliability can be improved and the operating voltage of the data driver can be reduced.
[0087]
  The 1H common swing drive has an advantage that it is easy to realize because it is only necessary to change the potential applied to the counter electrode. Further, in the 1H common swing drive, the polarity of the potential of the counter electrode has to be reversed, and there is a problem that the power consumption increases. On the other hand, according to the 1H quaternary gate electrode driving, the potential of the counter electrode is constant, so that power consumption can be reduced. However, there is a problem that the scan driver circuit for controlling the potential applied to the scan line becomes complicated.
[0088]
  Next, still another driving method of the present embodiment will be described with reference to FIGS. In this driving method, as shown in FIGS. 4 and 8, half of the analog switch TFTs are arranged on the upper and lower sides of the active matrix area, and the signal lines are comb-toothed. Then, the amplitude of the input signal of the analog switch TFT is set to 5 V or less, and signal line inversion (source line inversion) driving is performed to invert the polarity of the potential applied to the adjacent signal line with respect to the counter electrode potential. For example, as shown in FIG. 18B, the range of the output signal of the upper analog switch TFT is 5 V to 10 V in the first field, and 0 to 5 V in the second field. On the other hand, the range of the output signal of the lower analog switch TFT is set to 0V to 5V in the first field and 5 to 10V in the second field. Vcom is a DC voltage of 5V. By doing so, the amplitude of the output signal of the analog switch TFT is 5 V or less and the amplitude of the input signal can be 5 V or less within the period of one field. When the first field is switched to the second field, the output signal range of the upper analog switch TFT is switched from 5 to 10 V to 0 to 5 V, and the polarity is inverted around Vcom. On the other hand, the output signal range of the lower analog switch TFT is also switched from 0 to 5 V to 5 to 10 V, and the polarity is inverted around Vcom. Therefore, the DC voltage applied to the liquid crystal can be 0V. That is, according to this driving method, the amplitude of the input signal of the analog switch TFT can be 5 V or less, the shift amount of the threshold voltage can be optimized, and the DC voltage can be prevented from being applied to the liquid crystal.
[0089]
  Hereinafter, various methods of driving methods for improving display quality and the like will be described.
[0090]
  In this embodiment, as shown in P of FIG. 19, a period for turning off all analog switch TFTs is provided in the horizontal blanking period. In FIG. 19, G1 to Gn are block selection signals, which are signals applied to the first wirings 22-1 to 22-n in FIGS. For example, if the polarity of the counter electrode Vcom is inverted during the OFF period indicated by P (1H common swing drive), power consumption can be reduced. That is, when the analog switch TFT is turned off, the signal lines and the like are in a floating state. Therefore, if Vcom is inverted in polarity at this time, the charge / discharge current in the parasitic capacitance formed by the signal line and the counter electrode can be eliminated. In the case of 1H4 value gate drive, power consumption can be reduced by changing the potential applied to the scan line during the off period indicated by P. In this method, the analog switch TFT is turned off and the signal line is in the floating state during the horizontal blanking period. Therefore, there is no problem that the display characteristics are deteriorated when the signal line is in the floating state. Further, by providing an off period of the analog switch TFT, it is possible to prevent noise generated in the data driver during this period from being transmitted to the signal line.
[0091]
  Further, in this embodiment, as shown by Q and R in FIG. 20, a reset period is provided in which all analog switch TFTs are turned on after inverting the polarity of Vcom and a given reset potential is applied to the signal line. . In this way, if the reset period is provided before the data writing period and the potential of the signal line is set to a given reset potential, the problem that the previously written data remains in the signal line or the like and crosstalk occurs can be solved. . In FIG. 20, after the polarity of Vcom is inverted, the signal line is set to the reset potential. Therefore, the potential of the signal line can be precharged to a standard reset potential before data writing, and subsequent data writing is facilitated.
[0092]
  In this embodiment, as shown in FIG. 21, the rearrangement process of the data of the video signal is performed using the line memory. That is, in the liquid crystal device having the configuration shown in FIG. 7, for example, when the first wiring 22-1 is selected, the signal line connected to the non-adjacent analog switch TFTs (20-11, 20-21 to 20-m1) is connected. On the other hand, data is simultaneously written through the second wirings 24-1, 24-2 to 24-m. At this time, since the signal line to which data is written is not adjacent, the data of the video signal cannot be written as it is. Therefore, in this embodiment, as shown in FIG. 21, a data rearrangement process is performed using a line memory, and the signal subjected to the rearrangement process is transferred to the second wiring and m analog switches TFT not adjacent to each other. To the signal line. By doing so, appropriate data can be written to the signal line even in the configuration as shown in FIG. According to the configuration of FIG. 7, compared to the configuration of FIG. 1, no stripes are generated at the boundary between blocks, and the driving conditions can be made substantially the same between the blocks near and far from the data driver, and the display characteristics Can be improved.
[0093]
  (Example 7)
  Example 7 is an example relating to compensation of the penetration voltage of the analog switch TFT. FIG. 22A shows an equivalent circuit of the analog switch TFT. The punch-through voltage ΔV generated at the moment when the analog switch TFT is turned off can be expressed by the following equation.
    ΔV = ΔVg × Cgd / (Cgd + CO) (1)
  Here, ΔVg is a voltage change amount of the selection signal Vg of the analog switch TFT. Cgd is a gate-drain capacitance of the analog switch TFT.
[0094]
  The gate-drain capacitance Cgd of the TFT is the sum of the overlapping capacitance Cgd0 and the channel capacitance Cgdc due to the inversion layer 120, as shown in FIG. The overlap capacitance Cgd0 has no gate bias dependency, but the channel capacitance Cgdc has a gate bias dependency. That is, as shown in FIG. 22C, the channel capacitance Cgdc increases when the gate-drain voltage Vgd exceeds the threshold voltage Vth.
[0095]
  On the other hand, the drive timing chart of the analog switch TFT is expressed as shown in FIG. Here, consider a case where the input signal Vin to the analog switch TFT is + V1 (case 1) and a case where it is + V2 (case 2). In each case, a punch-through voltage according to the above equation (1) is generated at the moment when the analog switch TFT is turned off. However, since the gate bias is different between Case 1 and Case 2, the apparent gate-drain capacitance Cgd Will be different. That is, as shown in FIG. 22C, Case 1 uses a larger amount of gate bias than the case 2 in the range in which the channel capacitance Cgdc of the inversion layer 120 contributes, so the case 1 has an apparent Cgd. The value of increases. Therefore, as is clear from the above equation (1), between ΔVa and ΔVb shown in FIG.
    ΔVa> ΔVb (2)
This relationship is established. That is, the value of the punch-through voltage changes depending on the magnitude of the input signal Vin of the analog switch TFT, which causes the following problem.
[0096]
  In FIG. 23A, P is the output characteristic of the analog switch TFT when there is no punch-through voltage, and Q is the actual output characteristic of the analog switch TFT. Originally, a positive / negative symmetric signal of ± V1 to ± V2 should be applied to the liquid crystal, but when a penetration voltage is generated, a positive / negative asymmetric signal of ± V1 ′ to ± V2 ′ is output. For this reason, a DC voltage is applied to the liquid crystal, causing problems such as afterimages and image sticking. In addition, since the penetration voltage differs depending on the bias condition as shown in the above equation (2), the voltage between the white level and the black level of the voltage applied to the liquid crystal also differs. That is, the gradation display is different from the original.
[0097]
  Therefore, in this embodiment, an input signal that has been corrected to compensate for a punch-through voltage that changes depending on the magnitude of the potential of the input signal supplied to the source region of the analog switch TFT is supplied to the source region of the analog switch transistor. For example, in FIG. 23B, R is an input signal of the corrected analog switch TFT, and S is an output characteristic of the analog switch TFT in that case. If an input signal in which the punch-through voltage of the analog switch TFT is corrected in advance is used in this way, a signal shifted in voltage by the punch-through voltage can be made a positive / negative symmetrical signal of ± V1 to ± V2. As a result, problems such as afterimages and burn-in can be avoided and appropriate gradation display can be achieved.
[0098]
  Various correction methods for compensating the punch-through voltage are conceivable. For example, a penetration voltage or the like is actually measured in an actual liquid crystal device. When the actually measured penetration voltages are ΔVa and ΔVb, a lookup table for performing conversion as shown by R in FIG. 23B is provided, and the input signal of the analog switch TFT is converted by this lookup table. . More specifically, a digital video signal or an analog video signal obtained by A / D conversion is corrected using the lookup table. Then, the corrected signal may be D / A converted and input to the analog switch TFT.
[0099]
  Example 8(Reference example))
  Example8 (reference example)Are embodiments relating to a display system incorporating a liquid crystal device provided with an analog switch TFT(Reference example)It is. In FIG. 24, analog R, G, B video signals generated from an analog video signal generator 130 such as a computer are converted into digital signals by an A / D converter 132. When a video device or the like is used as a signal source, it is converted into analog R, G, B video signals and input to the A / D converter 132. Of course, when the signal source generates a digital video signal, the A / D converter 132 is unnecessary. Next, data rearrangement processing is performed using the line memory 134. That is, in the liquid crystal device having the configuration shown in FIG. 7, since it is necessary to simultaneously write data to non-adjacent signal lines, the data rearrangement process as already described with reference to FIG. 21 is required. When rearrangement processing is performed, a plurality of data can be written simultaneously, and the data transfer frequency can be reduced. In this case, the data conversion frequency conversion process is performed by the frequency conversion circuit 136. The frequency-converted signal is input to a data driver 138 that incorporates a D / A converter. By reducing the data transfer frequency, the data driver 138 can be moved at a low speed, and the cost of the data driver 138 can be reduced and the circuit scale can be reduced. The output of the data driver 138 is input to the analog switch TFT unit 140, whereby data is written to the signal line.
[0100]
  As shown in FIGS. 4 and 8, when half the analog switch TFTs are arranged on the upper and lower sides of the active matrix area and the signal lines are comb-toothed, the frequency conversion circuit 136 sets the data transfer frequency. Double by half. Then, the frequency-converted signal is supplied to the first and second data drivers connected to the upper and lower analog switch TFTs. As a result, the operating frequency of the first and second data drivers can be halved, and the cost of the data driver can be reduced. Then, by using comb-tooth wiring, signal line inversion driving and dot inversion driving can be performed. Further, by mounting the data driver as shown in FIG. 6A, the display system can be downsized, noise can be effectively removed, and the circuit board can be easily designed.
[0101]
  The present invention is not limited to those described in the first to eighth embodiments, and various modifications equivalent to these can be made. For example, the layout configuration of the liquid crystal device according to the present invention is particularly preferably that shown in FIGS. 4 and 8. However, various arrangements of analog switch TFTs, wiring methods, and the like can be employed. 6A is particularly desirable as the mounting mode of the liquid crystal device of the present invention. However, the arrangement position and number of data drivers and scan drivers, the mounting method, the arrangement position of the analog switch TFT, etc. Various different modifications are possible.
  In the liquid crystal device according to the present embodiment, pixel transistors formed of thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines And M (= m × n) signal lines connected to the source region of the pixel transistor and a thin film transistor and connected to the M signal lines. And M analog switch transistors divided into n blocks, and n first wirings commonly connected to the gate electrodes of m analog switch transistors included in the same block and adjacent to each other and included in different blocks And n second wirings commonly connecting source regions of n analog switch transistors that are not connected, The amplitude of the input signal supplied to the source region of the analog switch transistor via the wiring may be 5 V or less.
According to this configuration, by using the analog switch transistor divided into n blocks, the number of data drivers and the number of terminals can be reduced, and the apparatus can be made compact. And By setting the amplitude of the input signal of the analog switch transistor to 5 V or less, the shift amount of the threshold voltage of the analog switch transistor can be optimized, and the reliability can be improved.
In this embodiment, the pixel transistor and the analog switch transistor may be formed of a polycrystalline silicon thin film transistor and integrally formed on a glass substrate. According to this configuration, by using the polycrystalline silicon TFT, the on-resistance of the analog switch transistor can be lowered, and the pixel transistor and the analog switch transistor can be integrally formed practically.
In this embodiment, the wiring resistance from each output terminal of the data driver that supplies an input signal to the second wiring to the source region of the analog switch transistor may be substantially constant. In this way, the occurrence of line unevenness and luminance unevenness can be effectively prevented.
In this embodiment, half of the analog switch transistors are arranged above and below the active matrix area where the pixel transistors are arranged, and the analog switch transistors arranged on either the upper side or the lower side are (2L). -1) The 2nd signal line may be connected to the analog switch transistor disposed on the other side by connecting the 1st signal line. By using the comb-like wiring in this way, signal line inversion driving and dot inversion driving can be easily realized, and the operating frequency of the data driver can be reduced. In addition, problems such as an increase in the external dimensions of the apparatus and the complexity of circuit board wiring in the case of comb-tooth wiring can be solved.
Further, in the present embodiment, pixel transistors formed by thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect with the scanning lines. M signal lines connected to the source region of the pixel transistors and half of the signal lines formed on the upper and lower sides of the active matrix area formed by the thin film transistors and connected to the M signal lines. The (2L-1) th signal line is connected to the analog switch transistor arranged on either the upper side or the lower side of the active matrix area and arranged on the other side. The 2L-th signal line is connected to the analog switch transistor to be And at least one scan driver for providing at least one data driver to the signal to the gate electrode of the pixel transistor for supplying a signal to the source region of the switching transistor may be mounted on the same side of the liquid crystal panel.
According to this configuration, by using the analog switch transistor divided into n blocks, the number of data drivers and the number of terminals can be reduced, and the data driver and the scan driver can be mounted on the same side of the liquid crystal panel. This makes it possible to reduce the external dimensions of the device, reduce noise, simplify circuit board wiring, and the like.
In the present embodiment, the first data driver, the scan driver, and the second data driver are mounted on either one of the left and right sides of the liquid crystal panel in order from the upper side, and are arranged on the upper side of the active matrix area. A wiring pattern for connecting the analog switch transistor and the first data driver and a wiring pattern for connecting the analog switch transistor and the second data driver arranged on the lower side of the active matrix area are formed vertically symmetrically. May be. By making the wiring pattern symmetrical in this way, the layout pattern can be easily created and the display characteristics can be improved.
Further, in the present embodiment, pixel transistors formed by thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect with the scanning lines. M (= m × n) signal lines connected to the source region of the pixel transistor and a thin film transistor and connected to the M signal lines, and m not adjacent to each other are divided into n blocks. M analog switch transistors to be connected, n first wirings commonly connecting gate electrodes of m analog switch transistors included in the same block that are not adjacent to each other, and n analog wirings included in different blocks that are adjacent to each other And m second wirings commonly connecting the source regions of the switch transistors, and the second wirings The amplitude of the input signal supplied to the source region of the analog switch transistor may be 5 V or less.
According to this configuration, by setting the amplitude of the input signal of the analog switch transistor to 5 V or less, the shift amount of the threshold voltage of the analog switch transistor can be optimized, and the reliability can be improved. Further, it is possible to prevent the occurrence of stripes at the boundary of the active matrix area corresponding to each block.
Further, in the present embodiment, pixel transistors formed by thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect with the scanning lines. M (= m × n) signal lines connected to the source region of the pixel transistor and a thin film transistor and connected to the M signal lines are divided into n blocks with m as one block. An M number of analog switch transistors, and the pixel transistor, the analog switch transistor, and a scan driver circuit for supplying a signal to the scan line are formed of a polycrystalline silicon thin film transistor and formed on a glass substrate You may form integrally.
Polycrystalline silicon TFTs have high mobility and are optimal for forming analog switch transistors. If a polycrystalline silicon TFT having a low on-resistance as required for an analog switch transistor is used, a scan driver circuit can be easily formed.
In this embodiment, the scan driver circuit may be formed by a dynamic or static shift register including thin film transistors having the same polarity as the pixel transistor and the analog switch transistor. In this way, since a liquid crystal device can be formed using only TFTs having the same polarity, the manufacturing process can be simplified and the circuit scale can be reduced.
Further, in the present embodiment, pixel transistors formed by thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect with the scanning lines. M (= m × n) signal lines connected to the source region of the pixel transistor and a thin film transistor and connected to the M signal lines are divided into n blocks with m as one block. A dual structure having M analog switch transistors, a first sealing area in which liquid crystal material is sealed, and at least one second sealing area in which gas is sealed separated from the first sealing area A seal portion, and the analog switch transistor or the analog switch transistor and its wiring are connected to the second enclosing area You may form in.
According to this configuration, the analog switch transistor or the like can be sealed with gas, so that moisture resistance can be improved, reliability can be improved, and parasitic capacitance can be reduced. In addition, there is an advantage that the gas to the second sealed area can be easily performed and there is little addition of a new process.
In the present embodiment, the second enclosing area is provided at least above and below the active matrix area in which the pixel transistors are arranged, and an enclosing port for liquid crystal material is provided on either the right side or the left side of the active matrix area. And half of the analog switch transistors may be arranged in the second enclosing area above and below the active area. In this way, the analog switch transistor can be sealed even when comb-tooth wiring is performed. Further, since the second sealing area is provided above and below the active matrix area, liquid crystal can be sealed from the right side or the left side. At this time, it is desirable to mount a data driver, a scanning driver, etc. in the direction without an enclosure port.
Further, in the present embodiment, pixel transistors formed by thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect with the scanning lines. M (= m × n) signal lines connected to the source region of the pixel transistor and a thin film transistor and connected to the M signal lines are divided into n blocks with m as one block. The analog switch transistor or the analog switch transistor and its wiring may be covered with an insulating film having a dielectric constant lower than that of the liquid crystal material.
By covering the analog switch transistor and the wiring with an insulating film, the analog switch transistor can be protected and the reliability can be improved. By using an insulating film having a dielectric constant smaller than that of the liquid crystal, parasitic capacitance can be reduced and display characteristics can be improved.
In this embodiment, the signal line may be covered with an insulating film having a dielectric constant lower than that of the liquid crystal material. In this way, the parasitic capacitance of the signal line can be reduced, and the display characteristics can be further improved.
Further, in the driving method according to the present embodiment, pixel transistors formed by thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines M (= m × n) signal lines that intersect and are connected to the source region of the pixel transistor, and are formed by thin film transistors and connected to the M signal lines. A driving method used in a liquid crystal device including M analog switch transistors divided into two, wherein an amplitude of an input signal supplied to a source region of the analog switch transistor is 5 V or less, and the pixel transistor is connected When the potential applied to the counter electrode of the pixel electrode is the counter electrode potential, the input signal of the counter electrode potential The polarity to be reversed may be reversed every horizontal scanning period.
By performing 1H common swing inversion driving in this way, a sufficiently large applied voltage can be applied to the liquid crystal even if the input signal of the analog switch transistor is 5 V or less, and display characteristics are not deteriorated. Reliability can be secured. Further, the data driver can be formed by a low breakdown voltage process, and the cost can be reduced.
Further, in the driving method according to the present embodiment, pixel transistors formed by thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines M (= m × n) signal lines that intersect and are connected to the source region of the pixel transistor, and are formed by thin film transistors and connected to the M signal lines. A driving method used in a liquid crystal device including M analog switch transistors divided into two, wherein an amplitude of an input signal supplied to a source region of the analog switch transistor is set to 5 V or less, and a signal to be supplied to a scanning line is selected Potential, non-selection potential, first potential lower than the non-selection potential, second potential higher than the non-selection potential The scanning line includes a case in which the first potential is maintained from the selection potential for a certain period and then the non-selection potential is obtained, and a case in which the second potential is maintained from the selection potential for a certain period and then the non-selection potential is obtained. It may be switched every time.
By performing 1H4 value gate inversion driving in this way, a sufficiently large applied voltage can be applied to the liquid crystal even when the input signal of the analog switch transistor is 5 V or less, and the cost of the data driver is reduced. Can be planned. Furthermore, since it is not necessary to reverse the polarity of the potential of the counter electrode, power consumption can be reduced.
In this embodiment, a period during which the analog switch transistor is turned off may be provided in the horizontal blanking period. Thus, the counter voltage and the potential of the scanning line can be changed during the off period.
In the present embodiment, in the horizontal blanking period, after the polarity of the potential applied to the counter electrode is reversed or changed to the first potential or the second potential, the analog switch transistor is turned on to A period for applying a given potential to the line may be provided. In this way, data remaining on the signal line can be reset and crosstalk can be prevented.
Further, in the driving method according to the present embodiment, pixel transistors formed by thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines M (= m × n) signal lines that intersect and are connected to the source region of the pixel transistor, and are formed by thin film transistors and connected to the M signal lines. A half of the analog switch transistors arranged above and below an active matrix area in which the pixel transistors are arranged, and a driving method used in a liquid crystal device including M analog switch transistors divided into Analog switches arranged on either the upper side or the lower side of the active matrix area The (2L-1) -th signal line is connected to the switch transistor, the 2L-th signal line is connected to the analog switch transistor arranged on the other side, and the amplitude of the input signal supplied to the source region of the analog switch transistor is If it is less than 5V In both cases, when the potential applied to the counter electrode of the pixel electrode to which the pixel transistor is connected is the counter electrode potential, the polarity of the potential applied to the adjacent signal line may be reversed with respect to the counter electrode potential.
By using the comb-tooth wiring and the signal line inversion drive in this way, the amplitude of the input signal of the analog switch transistor can be reduced to 5 V or less, the shift amount of the threshold voltage can be optimized, and the DC voltage is applied to the liquid crystal. It can prevent being applied.
Further, in the driving method according to the present embodiment, pixel transistors formed by thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines An M (= m × n) signal line that intersects and is connected to the source region of the pixel transistor, and is formed by a thin film transistor and is connected to the M signal line. The M analog switch transistors divided into n blocks and the n first wirings that commonly connect the gate electrodes of m analog switch transistors included in the same block but not adjacent to each other and included in different blocks and adjacent to each other For a liquid crystal device including m second wirings commonly connecting source regions of n analog switch transistors The video signal data is rearranged using a line memory, and the rearranged signal is transmitted to the second wiring and m analog switch transistors that are not adjacent to each other. Then, it may be written in the signal line.
According to this configuration, in a liquid crystal device having a configuration using an analog switch transistor that is divided into n blocks with m blocks that are not adjacent as one block, data can be appropriately written to the signal line.
Further, in the display system according to the present embodiment, pixel transistors formed by thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines An M (= m × n) signal line that intersects and is connected to the source region of the pixel transistor, and is formed by a thin film transistor and is connected to the M signal line. The M analog switch transistors divided into n blocks and the n first wirings that commonly connect the gate electrodes of m analog switch transistors included in the same block but not adjacent to each other and included in different blocks and adjacent to each other m second wirings commonly connecting the source regions of the n analog switch transistors, and the video signal generation A digital signal from a raw device or an analog signal from an analog signal from the video signal generation device is input, and the digital signal data rearrangement process or the rearrangement process and a process of reducing the data transfer frequency And a data driver that D / A converts a signal from the processing means and supplies the signal to the analog switch transistor.
According to this configuration, in the case of using analog switch transistors that are divided into n blocks with m non-adjacent as one block, data can be appropriately written to the signal line. In addition, the data driver can be reduced in speed and cost by reducing the data transfer frequency.
Further, in the display system according to the present embodiment, pixel transistors formed by thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines M signal lines intersecting and connected to the source region of the pixel transistor, and upper and lower sides of an active matrix area formed by a thin film transistor and connected to the M signal lines and where the pixel transistor is disposed M analog switch transistors arranged in half on the side, a first data driver connected to the upper analog switch transistor, a second data driver connected to the lower analog switch transistor, the second 1. Decrease the data transfer frequency of the signal given to the second data driver And (2L-1) th signal line is connected to the analog switch transistor arranged on either the upper side or the lower side of the active matrix area and the analog arranged on the other side. A 2L-th signal line is connected to the switch transistor, and the processing means halves the data transfer frequency. You may make it do.
According to this configuration, the speed of the first and second data drivers can be reduced, and the first and second data drivers can be formed on the same side of the liquid crystal panel together with the scan driver.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration example of a liquid crystal device according to a first embodiment.
FIG. 2 is a diagram illustrating a relationship between a threshold voltage shift amount and an operation time;
FIG. 3 is a diagram for explaining a method of integrally forming a pixel TFT and an analog switch TFT on a glass substrate.
FIG. 4 is a diagram illustrating an example of a layout pattern according to the first embodiment.
FIGS. 5A and 5B are diagrams for explaining a technique for equalizing wiring resistance. FIG.
6A is a diagram illustrating a configuration example of Example 2, and FIG. 6B is a diagram illustrating a comparative example.
7 is a diagram illustrating a configuration example of a liquid crystal device according to Embodiment 3. FIG.
FIG. 8 is a diagram illustrating an example of a layout pattern according to a third embodiment.
FIG. 9 Example 4(Reference example)It is a figure which shows the structural example of this liquid crystal device.
FIGS. 10A and 10B are diagrams illustrating a circuit configuration example and a timing chart of a dynamic shift register, respectively.
FIGS. 11A and 11B are diagrams illustrating a circuit configuration example and a timing chart of a dynamic shift register, respectively.
FIGS. 12A and 12B are diagrams illustrating a circuit configuration example and a timing chart of a static shift register, respectively.
FIG. 13 (A) shows a fifth embodiment.(Reference example)FIG. 13B is a cross-sectional view illustrating a configuration example of the liquid crystal device.
FIG. 14 shows a fifth embodiment.(Reference example)It is a figure which shows the other example of.
FIG. 15 is a diagram showing a driving waveform of field inversion driving.
FIG. 16 is a diagram illustrating a drive waveform of 1H common swing inversion drive according to the sixth embodiment.
FIG. 17 is a diagram illustrating drive waveforms of 1H4 value gate drive according to the sixth embodiment.
FIGS. 18A and 18B are diagrams for explaining a method of performing signal line inversion driving with comb-tooth wiring. FIGS.
FIG. 19 is a diagram for explaining a method of providing an off period of an analog switch TFT.
FIG. 20 is a diagram for explaining a method of providing a reset period for an analog switch TFT.
FIG. 21 is a diagram for explaining data rearrangement processing using a line memory;
FIGS. 22A, 22B, 22C, and 22D are diagrams for explaining the punch-through voltage. FIG.
FIGS. 23A and 23B are diagrams for explaining the punch-through voltage correction method according to the seventh embodiment.
FIG. 24 Example 8(Reference example)It is a figure which shows the example of the display system which concerns on.
[Explanation of symbols]
8 pixel TFT, 10 active matrix area (display screen),
20-11 to 20-nm analog switch TFT, 22-1 to 22-n first wiring,
24-1 to 24-m second wiring, 30 glass substrate, 32 base insulating film,
34 polycrystalline silicon film, 36 gate insulating film, 38 gate electrode,
40 interlayer insulation film, 42 metal thin film, 44 transparent conductive film,
60 active matrix area, 62 CF substrate, 64 TFT substrate,
68 TAB tape, 70, 72 Data driver, 74 Scan driver,
76 circuit board, 80 glass substrate, 82 active matrix area,
84 Analog switch TFT section, 86 Scan driver circuit,
90 sealing portion, 92 first enclosure area, 94 second enclosure area,
96 active matrix area, 98 CF substrate,
100 TFT substrate, 102 enclosing port, 104 sealing material,
106, 108 Data driver, 110 Scan driver,
112 circuit board, 114 insulating film, 130 video signal generator,
132 A / D converter, 134 line memory,
136 frequency conversion circuit, 138 D / A built-in data driver,
140 Analog TFT section

Claims

A pixel transistor formed of a thin film transistor and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrode of the pixel transistor, and the source region of the pixel transistor intersecting the scanning line M (= m × n) signal lines to be connected and M analog switch transistors that are formed by thin film transistors and connected to the M signal lines and divided into n blocks with m as one block. A driving method used in a liquid crystal device including:
When the amplitude of the input signal supplied to the source region of the analog switch transistor is 5 V or less and the potential applied to the counter electrode of the pixel electrode to which the pixel transistor is connected is the counter electrode potential, the input signal of the counter electrode potential Is reversed every horizontal scanning period , and
In the horizontal blanking period, an off period for turning off all of the analog switch transistors is provided, and in the off period, the polarity of the counter electrode potential with respect to the input signal is inverted to change the level of the counter electrode potential. A driving method comprising: turning on an analog switch transistor to be turned on first among the analog switch transistors after a predetermined period elapses after the level of the signal changes .

In claim 1 ,
In the horizontal blanking period, a period of applying a given potential to the signal line by turning on the analog switch transistor after inverting the polarity of the potential applied to the counter electrode is provided.