JP2003315768A - Method for driving liquid crystal device and display system - Google Patents

Method for driving liquid crystal device and display system

Info

Publication number
JP2003315768A
JP2003315768A JP2003092041A JP2003092041A JP2003315768A JP 2003315768 A JP2003315768 A JP 2003315768A JP 2003092041 A JP2003092041 A JP 2003092041A JP 2003092041 A JP2003092041 A JP 2003092041A JP 2003315768 A JP2003315768 A JP 2003315768A
Authority
JP
Japan
Prior art keywords
analog switch
pixel
transistor
potential
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003092041A
Other languages
Japanese (ja)
Other versions
JP3637909B2 (en
Inventor
Yojiro Matsueda
洋二郎 松枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003092041A priority Critical patent/JP3637909B2/en
Publication of JP2003315768A publication Critical patent/JP2003315768A/en
Application granted granted Critical
Publication of JP3637909B2 publication Critical patent/JP3637909B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for driving a liquid crystal device and a display system having high reliability and excellent a display characteristic. <P>SOLUTION: Analog switches TFT 20-11 to 20-nm are divided into (n) blocks with (m) pieces as one block. When the amplitudes of input signals to be supplied to source areas of the analog switches are made 5 volts or lower, and the potentials to be applied to the counter electrodes of the pixel electrodes connected with pixel transistors are made counter electrode potential, the polarity of the counter electrode potential to the input signals is inverted for each horizontal scanning period. In a horizontal blanking period, a period for turning off the analog switches TFT is arranged. In the horizontal blanking period, the polarity of the potential to be applied to the counter electrodes is inverted, and then the analog switches TFT are turned on and a period for applying a necessary potential to the signal lines is arranged. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は液晶装置の駆動方法
及び表示システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal device driving method and a display system.

【0002】[0002]

【背景技術及び発明が解決しようとする課題】薄膜トラ
ンジスタ(以下TFTと呼ぶ)を用いたアクティブマト
リクス型の液晶装置の例として特公平6−5478、特
公平6−68673に示される従来技術がある。この従
来技術では、画素TFTが接続されるM本の信号線に、
m個を1ブロックとしたnブロックのアナログスイッチ
が接続される。そしてアナログスイッチのオン・オフを
所与の制御信号で制御し、液晶パネルから引き出される
信号線の端子数を1/nにしようとするものである。端
子数を減らすことで、実装の簡易化、コストの低減化が
図られる。
BACKGROUND ART As an example of an active matrix type liquid crystal device using a thin film transistor (hereinafter referred to as a TFT), there are conventional techniques disclosed in JP-B-6-5478 and JP-B-6-68673. In this conventional technique, the M signal lines to which the pixel TFTs are connected are
n blocks of analog switches, with m blocks as one block, are connected. Then, the on / off of the analog switch is controlled by a given control signal so that the number of terminals of the signal line drawn from the liquid crystal panel is reduced to 1 / n. By reducing the number of terminals, simplification of mounting and cost reduction can be achieved.

【0003】しかしながら上記従来技術には以下のよう
な課題があった。
However, the above-mentioned prior art has the following problems.

【0004】第1に、上記アナログスイッチを画素TF
Tと同様にTFTにより形成した場合、このアナログス
イッチ(以下アナログスイッチTFTと呼ぶ)の信頼性
の確保が困難であるという問題があった。即ち液晶装置
の信号線には、液晶容量、保持容量、画素TFTの拡散
領域の容量等、種々の容量が寄生し、これらの容量を充
放電するために信号線には多くの電流が流れる。特にn
ブロックのアナログスイッチTFTを設ける構成では、
上記種々の容量の充放電に許される時間は短く、短時間
で所与の電位に充放電しなければならないため、アナロ
グスイッチTFTに流れる電流は更に多くなる。長期間
に亘ってTFTに多くの電流が流れると、TFTのしき
い値電圧がシフトし、表示 第2に、データドライバと
信号線との間にアナログスイッチTFTが介在すると、
このアナログスイッチTFTが有するオン抵抗、アナロ
グスイッチTFTを設けたことで生じた寄生配線抵抗に
より、画素への印加電圧が低下する、或いは画素間で印
加電圧がばらつく等の問題が生じた。印加電圧の低下、
バラツキは、表示品質を劣化させたり、設計を困難にさ
せる要因となる。
First, the analog switch is connected to the pixel TF.
Similar to T, when formed by TFT, there is a problem that it is difficult to secure the reliability of this analog switch (hereinafter referred to as analog switch TFT). That is, various capacitances such as a liquid crystal capacitance, a storage capacitance, and a capacitance of a diffusion region of a pixel TFT are parasitic on the signal line of the liquid crystal device, and a large amount of current flows through the signal line to charge and discharge these capacitances. Especially n
In the configuration where the block analog switch TFT is provided,
The time allowed for charging / discharging the various capacitors is short, and it is necessary to charge / discharge to a given potential in a short time, so that the current flowing through the analog switch TFT is further increased. When a large amount of current flows through the TFT for a long period of time, the threshold voltage of the TFT shifts, and secondly, when the analog switch TFT is interposed between the data driver and the signal line,
Due to the on-resistance of the analog switch TFT and the parasitic wiring resistance generated by providing the analog switch TFT, the voltage applied to the pixel is lowered, or the voltage applied to the pixel varies. Decrease in applied voltage,
The variation is a factor that deteriorates the display quality and makes the design difficult.

【0005】第3に、上記のようにアナログスイッチT
FTを設けた場合に、データドライバ、走査ドライバを
如何にして効率よく実装するかという課題もあった。
Third, as described above, the analog switch T
There is also a problem of how to efficiently implement the data driver and the scan driver when the FT is provided.

【0006】本発明は、以上のような課題に鑑みてなさ
れたものであり、その目的とするところは、表示特性に
優れ、信頼性の高い液晶装置の駆動方法及び表示システ
ムを提供することにある。
The present invention has been made in view of the above problems, and an object thereof is to provide a driving method and a display system of a liquid crystal device having excellent display characteristics and high reliability. is there.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するため
に本発明に係る液晶装置は、薄膜トランジスタにより形
成され、N行×M列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるN本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるM(=m×
n)本の信号線と、薄膜トランジスタにより形成される
と共に前記M本の信号線に接続され、隣接するm個を1
ブロックとしてnブロックに分割されるM個のアナログ
スイッチトランジスタと、同一ブロックに含まれ隣接す
るm個のアナログスイッチトランジスタのゲート電極を
共通接続するn本の第1の配線と、異なるブロックに含
まれ隣接しないn個のアナログスイッチトランジスタの
ソース領域を共通接続するm本の第2の配線とを含み、
前記第2の配線を介して前記アナログスイッチトランジ
スタのソース領域に供給する入力信号の振幅を5V以下
とすることを特徴とする。
In order to solve the above problems, a liquid crystal device according to the present invention includes a pixel transistor formed of thin film transistors and arranged in a matrix of N rows × M columns, and a gate electrode of the pixel transistor. N scanning lines connected to each other, and M (= m ×) intersecting the scanning lines and connected to the source region of the pixel transistor.
n) signal lines and thin film transistors and connected to the M signal lines.
M analog switch transistors divided into n blocks as a block, n first wirings commonly connecting gate electrodes of m adjacent analog switch transistors included in the same block, and included in different blocks And m second wirings that commonly connect the source regions of n adjacent analog switch transistors,
The amplitude of the input signal supplied to the source region of the analog switch transistor via the second wiring is set to 5 V or less.

【0008】本発明によれば、nブロックに分割された
アナログスイッチトランジスタを用いることで、データ
ドライバの個数、端子数を少なくでき、装置をコンパク
ト化できる。そしてアナログスイッチトランジスタの入
力信号の振幅を5V以下にすることで、アナログスイッ
チトランジスタのしきい値電圧のシフト量の適正化を図
れ、信頼性を向上できる。
According to the present invention, by using the analog switch transistor divided into n blocks, the number of data drivers and the number of terminals can be reduced, and the device can be made compact. By setting the amplitude of the input signal of the analog switch transistor to 5 V or less, the shift amount of the threshold voltage of the analog switch transistor can be optimized and the reliability can be improved.

【0009】また本発明は、前記画素トランジスタと前
記アナログスイッチトランジスタとを、多結晶シリコン
の薄膜トランジスタにより形成すると共にガラス基板上
に一体形成したことを特徴とする。本発明によれば、多
結晶シリコンのTFTを用いることで、アナログスイッ
チトランジスタのオン抵抗を低くでき、画素トランジス
タとアナログスイッチトランジスタの一体形成化が実用
上可能になる。
Further, the present invention is characterized in that the pixel transistor and the analog switch transistor are formed of a polycrystalline silicon thin film transistor and are integrally formed on a glass substrate. According to the present invention, by using the polycrystalline silicon TFT, the ON resistance of the analog switch transistor can be lowered, and the pixel transistor and the analog switch transistor can be integrally formed practically.

【0010】また本発明は、前記第2の配線に入力信号
を供給するデータドライバの各々の出力端子から前記ア
ナログスイッチトランジスタのソース領域までの配線抵
抗を略一定としたことを特徴とする。このようにすれば
ラインムラ、輝度ムラの発生を有効に防止できる。
Further, the present invention is characterized in that the wiring resistance from each output terminal of the data driver for supplying an input signal to the second wiring to the source region of the analog switch transistor is made substantially constant. By doing so, it is possible to effectively prevent the occurrence of line unevenness and brightness unevenness.

【0011】また本発明は、前記画素トランジスタが配
置されるアクティブマトリクスエリアの上側及び下側に
前記アナログスイッチトランジスタを半数ずつ配置し、
上側及び下側のいずれか一方に配置されるアナログスイ
ッチトランジスタに(2L−1)番目の信号線を接続
し、他方に配置されるアナログスイッチトランジスタに
2L番目の信号線を接続したことを特徴とする。このよ
うにクシ歯配線とすることで信号線反転駆動、ドット反
転駆動の実現が容易となり、データドライバの動作周波
数を低減できる。しかもクシ歯配線とした場合の装置の
外形寸法の大型化、回路基板配線の複雑化等の問題も、
本発明の構成によれば解消できる。
According to the present invention, half of the analog switch transistors are arranged above and below the active matrix area in which the pixel transistors are arranged,
The (2L-1) th signal line is connected to the analog switch transistor arranged on either the upper side or the lower side, and the 2Lth signal line is connected to the analog switch transistor arranged on the other side. To do. By using the comb-teeth wiring in this way, signal line inversion drive and dot inversion drive are facilitated and the operating frequency of the data driver can be reduced. Moreover, when the comb-shaped wiring is used, the external dimensions of the device are increased, and the circuit board wiring is complicated.
According to the configuration of the present invention, this can be solved.

【0012】また本発明は、薄膜トランジスタにより形
成され、N行×M列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるN本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるM本の信号線
と、薄膜トランジスタにより形成されると共に前記M本
の信号線に接続され、前記画素トランジスタが配置され
るアクティブマトリクスエリアの上側及び下側に半数ず
つ配置されるM個のアナログスイッチトランジスタとを
含み、前記アクティブマトリクスエリアの上側及び下側
のいずれか一方に配置されるアナログスイッチトランジ
スタに(2L−1)番目の信号線を接続し、他方に配置
されるアナログスイッチトランジスタに2L番目の信号
線を接続し、前記アナログスイッチトランジスタのソー
ス領域に信号を供給するための少なくとも1つのデータ
ドライバと前記画素トランジスタのゲート電極に信号を
供給するための少なくとも1つの走査ドライバとを液晶
パネルの同一辺に実装したことを特徴とする。
According to the present invention, pixel transistors formed of thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect with each other. And M signal lines connected to the source regions of the pixel transistors and above and below the active matrix area formed of thin film transistors and connected to the M signal lines, in which the pixel transistors are arranged. And (2L-1) th signal line is connected to the analog switch transistors arranged on either the upper side or the lower side of the active matrix area, and Connect the 2Lth signal line to the analog switch transistor arranged in At least one data driver for supplying a signal to the source region of the analog switch transistor and at least one scan driver for supplying a signal to the gate electrode of the pixel transistor are mounted on the same side of the liquid crystal panel. And

【0013】本発明によれば、nブロックに分割された
アナログスイッチトランジスタを用いることで、データ
ドライバの個数、端子数を減らすことができ、データド
ライバと走査ドライバとを液晶パネルの同一辺に実装で
きる。これにより装置の外形寸法の小型化、ノイズの低
減、回路基板配線の簡易化等が可能となる。
According to the present invention, the number of data drivers and the number of terminals can be reduced by using the analog switch transistors divided into n blocks, and the data driver and the scan driver are mounted on the same side of the liquid crystal panel. it can. This makes it possible to reduce the external dimensions of the device, reduce noise, and simplify circuit board wiring.

【0014】また本発明は、液晶パネルの左側及び右側
のいずれか一方の辺に、上側から順に第1のデータドラ
イバ、走査ドライバ、第2のデータドライバを実装し、
アクティブマトリクスエリアの上側に配置されるアナロ
グスイッチトランジスタと前記第1のデータドライバと
を接続する配線パターンと、アクティブマトリクスエリ
アの下側に配置されるアナログスイッチトランジスタと
前記第2のデータドライバとを接続する配線パターンと
を上下対称に形成したことを特徴とする。このように配
線パターンを上下対称にすることで、レイアウトパター
ンの作成が容易となると共に、表示特性の向上も図れ
る。
According to the present invention, the first data driver, the scan driver, and the second data driver are mounted in order from the upper side on either the left side or the right side of the liquid crystal panel,
A wiring pattern for connecting the analog switch transistor arranged above the active matrix area and the first data driver, and connecting an analog switch transistor arranged below the active matrix area and the second data driver It is characterized in that it is vertically symmetrical with the wiring pattern. By arranging the wiring patterns symmetrically in this manner, the layout pattern can be easily created and the display characteristics can be improved.

【0015】また本発明は、薄膜トランジスタにより形
成され、N行×M列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるN本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるM(=m×
n)本の信号線と、薄膜トランジスタにより形成される
と共に前記M本の信号線に接続され、隣接しないm個を
1ブロックとしてnブロックに分割されるM個のアナロ
グスイッチトランジスタと、同一ブロックに含まれ隣接
しないm個のアナログスイッチトランジスタのゲート電
極を共通接続するn本の第1の配線と、異なるブロック
に含まれ隣接するn個のアナログスイッチトランジスタ
のソース領域を共通接続するm本の第2の配線とを含
み、前記第2の配線を介して前記アナログスイッチトラ
ンジスタのソース領域に供給する入力信号の振幅を5V
以下とすることを特徴とする。
Further, according to the present invention, pixel transistors formed of thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect. Together with M (= m ×) connected to the source region of the pixel transistor
n) signal lines and M analog switch transistors which are formed by thin film transistors and are connected to the M signal lines and are divided into n blocks with m blocks not adjacent to each other included in the same block N first wirings that commonly connect the gate electrodes of m non-adjacent analog switch transistors and m second second wirings that commonly connect the source regions of adjacent n analog switch transistors included in different blocks. And the amplitude of the input signal supplied to the source region of the analog switch transistor via the second wiring is 5V.
It is characterized by the following.

【0016】本発明によれば、アナログスイッチトラン
ジスタの入力信号の振幅を5V以下にすることで、アナ
ログスイッチトランジスタのしきい値電圧のシフト量の
適正化を図れ、信頼性を向上できる。また各ブロックに
対応するアクティブマトリクスエリアの領域の境界での
縞の発生等を防止できる。
According to the present invention, by setting the amplitude of the input signal of the analog switch transistor to 5 V or less, the shift amount of the threshold voltage of the analog switch transistor can be optimized and the reliability can be improved. Further, it is possible to prevent the occurrence of stripes at the boundary of the active matrix area region corresponding to each block.

【0017】また本発明は、薄膜トランジスタにより形
成され、N行×M列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるN本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるM(=m×
n)本の信号線と、薄膜トランジスタにより形成される
と共に前記M本の信号線に接続され、m個を1ブロック
としてnブロックに分割されるM個のアナログスイッチ
トランジスタとを含み、前記画素トランジスタと、前記
アナログスイッチトランジスタと、前記走査線に信号を
供給するための走査ドライバ回路とを、多結晶シリコン
の薄膜トランジスタにより形成すると共にガラス基板上
に一体形成したことを特徴とする。
Further, according to the present invention, pixel transistors formed of thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect the scanning lines. Together with M (= m ×) connected to the source region of the pixel transistor
n) signal lines and M analog switch transistors formed by thin film transistors and connected to the M signal lines and divided into n blocks with m blocks as one block. The analog switch transistor and the scan driver circuit for supplying a signal to the scan line are formed of a polycrystalline silicon thin film transistor and are integrally formed on a glass substrate.

【0018】多結晶シリコンTFTは、移動度が高く、
アナログスイッチトランジスタを形成するものとして最
適である。そしてアナログスイッチトランジスタに要求
されるような低いオン抵抗を有する多結晶シリコンTF
Tを用いれば、走査ドライバ回路の形成も容易となる。
Polycrystalline silicon TFT has high mobility,
It is most suitable for forming an analog switch transistor. Polycrystalline silicon TF having a low on-resistance required for analog switch transistors
If T is used, the scan driver circuit can be easily formed.

【0019】また本発明は、前記走査ドライバ回路を、
前記画素トランジスタ及び前記アナログスイッチトラン
ジスタと同一極性の薄膜トランジスタから成るダイナミ
ック型又はスタティック型のシフトレジスタにより形成
したことを特徴とする。このようにすれば同一極性のT
FTのみ使用して液晶装置を形成できるため、製造プロ
セスの簡易化、回路規模の縮小化を図れる。
According to the present invention, the scan driver circuit is
It is characterized in that it is formed by a dynamic type or static type shift register composed of a thin film transistor having the same polarity as the pixel transistor and the analog switch transistor. In this way, T of the same polarity
Since the liquid crystal device can be formed using only FT, the manufacturing process can be simplified and the circuit scale can be reduced.

【0020】また本発明は、薄膜トランジスタにより形
成され、N行×M列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるN本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるM(=m×
n)本の信号線と、薄膜トランジスタにより形成される
と共に前記M本の信号線に接続され、m個を1ブロック
としてnブロックに分割されるM個のアナログスイッチ
トランジスタと、液晶材料が封入される第1の封入エリ
ア及び該第1の封入エリアから分離され気体が封入され
る少なくとも1つの第2の封入エリアが設けられた二重
構造のシール部とを含み、前記アナログスイッチトラン
ジスタ又は該アナログスイッチトランジスタ及びその配
線を、前記第2の封入エリア内に形成したことを特徴と
する。
Further, according to the present invention, pixel transistors formed by thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect with each other. Together with M (= m ×) connected to the source region of the pixel transistor
n) signal lines and M analog switch transistors which are formed by thin film transistors and are connected to the M signal lines and are divided into n blocks with m as one block, and a liquid crystal material is enclosed. A dual structure seal part provided with a first enclosing area and at least one second enclosing area separated from the first enclosing area and enclosing a gas; and the analog switch transistor or the analog switch The transistor and its wiring are formed in the second enclosed area.

【0021】本発明によれば、アナログスイッチトラン
ジスタ等を気体により密封できるため、耐湿性の改善、
信頼性の向上、寄生容量の軽減化を図れる。また第2の
封入エリアへの気体も簡易に行うことができ、新たな工
程の付加も少ないという利点がある。
According to the present invention, since the analog switch transistor and the like can be hermetically sealed with gas, the moisture resistance is improved,
It is possible to improve reliability and reduce parasitic capacitance. Further, there is an advantage that the gas can be easily supplied to the second enclosed area, and the addition of new steps is small.

【0022】また本発明は、前記画素トランジスタが配
置されるアクティブマトリクスエリアの少なくとも上側
及び下側に前記第2の封入エリアを設け、アクティブマ
トリクスエリアの右側及び左側のいずれか一方に液晶材
料の封入口を設け、アクティブエリアの上側及び下側の
第2の封入エリアに、前記アナログスイッチトランジス
タを半数ずつ配置したことを特徴とする。このようにす
れば、クシ歯配線を行った場合でもアナログスイッチト
ランジスタの封入が可能となる。また第2の封入エリア
はアクティブマトリクスエリアの上下に設けられるた
め、右側又は左側から液晶の封入が可能となる。この
時、封入口が無い方にデータドライバ、走査ドライバ等
を実装することが望ましい。
According to the present invention, the second enclosing area is provided at least above and below the active matrix area in which the pixel transistor is arranged, and the liquid crystal material is enclosed on either the right or left side of the active matrix area. An inlet is provided, and half of the analog switch transistors are arranged in the second enclosed area above and below the active area. With this configuration, the analog switch transistor can be sealed even when the comb wiring is performed. Further, since the second enclosed area is provided above and below the active matrix area, the liquid crystal can be enclosed from the right side or the left side. At this time, it is desirable to mount a data driver, a scan driver, etc. on the side without the sealing port.

【0023】また本発明は、薄膜トランジスタにより形
成され、N行×M列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるN本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるM(=m×
n)本の信号線と、薄膜トランジスタにより形成される
と共に前記M本の信号線に接続され、m個を1ブロック
としてnブロックに分割されるM個のアナログスイッチ
トランジスタとを含み、前記アナログスイッチトランジ
スタ又は該アナログスイッチトランジスタ及びその配線
を、少なくとも液晶材料よりも誘電率の低い絶縁膜で覆
ったことを特徴とする。
Further, according to the present invention, pixel transistors formed of thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect the scanning lines. Together with M (= m ×) connected to the source region of the pixel transistor
The analog switch transistor includes n) signal lines and M analog switch transistors formed of thin film transistors and connected to the M signal lines and divided into n blocks with m blocks as one block. Alternatively, the analog switch transistor and its wiring are covered with an insulating film having a dielectric constant lower than that of at least a liquid crystal material.

【0024】アナログスイッチトランジスタ及び配線を
絶縁膜で覆うことで、アナログスイッチトランジスタの
保護、信頼性の向上を図れる。そして誘電率が液晶より
も小さい絶縁膜を用いることで、寄生容量を小さくで
き、表示特性の向上を図れる。
By covering the analog switch transistor and the wiring with an insulating film, the protection and reliability of the analog switch transistor can be improved. By using an insulating film having a dielectric constant smaller than that of liquid crystal, parasitic capacitance can be reduced and display characteristics can be improved.

【0025】また本発明は、前記信号線を、少なくとも
液晶材料よりも誘電率の低い絶縁膜で覆ったことを特徴
とする。このようにすれば、信号線の寄生容量を小さく
でき、表示特性を更に向上できる。
Further, the present invention is characterized in that the signal line is covered with an insulating film having a dielectric constant lower than that of at least a liquid crystal material. By doing so, the parasitic capacitance of the signal line can be reduced, and the display characteristics can be further improved.

【0026】また本発明は、薄膜トランジスタにより形
成され、N行×M列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるN本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるM(=m×
n)本の信号線と、薄膜トランジスタにより形成される
と共に前記M本の信号線に接続され、m個を1ブロック
としてnブロックに分割されるM個のアナログスイッチ
トランジスタとを含む液晶装置に用いられる駆動方法で
あって、前記アナログスイッチトランジスタのソース領
域に供給する入力信号の振幅を5V以下にし、前記画素
トランジスタが接続される画素電極の対向電極に与える
電位を対向電極電位とした場合に該対向電極電位の前記
入力信号に対する極性を1水平走査期間毎に反転させる
ことを特徴とする駆動方法。
Further, according to the present invention, pixel transistors formed by thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect with each other. Together with M (= m ×) connected to the source region of the pixel transistor
A liquid crystal device including n signal lines and M analog switch transistors formed by thin film transistors and connected to the M signal lines and divided into n blocks with m blocks as one block. In the driving method, the amplitude of the input signal supplied to the source region of the analog switch transistor is set to 5 V or less, and the potential applied to the counter electrode of the pixel electrode to which the pixel transistor is connected is set to the counter electrode potential. A driving method characterized in that the polarity of the electrode potential with respect to the input signal is inverted every horizontal scanning period.

【0027】このように1Hコモン振り反転駆動を行う
ことで、アナログスイッチトランジスタの入力信号を5
V以下にしても、液晶に対して十分な大きさの印加電圧
を加えることができ、表示特性を劣化させることなく信
頼性を確保できる。またデータドライバを低耐圧のプロ
セスで形成でき、低コスト化を図れる。
By thus performing the 1H common swing inverting drive, the input signal of the analog switch transistor is changed to 5
Even if the voltage is V or less, a sufficiently large applied voltage can be applied to the liquid crystal, and reliability can be secured without degrading display characteristics. Further, the data driver can be formed by a low withstand voltage process, and the cost can be reduced.

【0028】また本発明は、薄膜トランジスタにより形
成され、N行×M列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるN本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるM(=m×
n)本の信号線と、薄膜トランジスタにより形成される
と共に前記M本の信号線に接続され、m個を1ブロック
としてnブロックに分割されるM個のアナログスイッチ
トランジスタとを含む液晶装置に用いられる駆動方法で
あって、前記アナログスイッチトランジスタのソース領
域に供給する入力信号の振幅を5V以下にし、走査線に
与える信号に選択電位、非選択電位、該非選択電位より
も電位の低い第1の電位、該非選択電位よりも電位の高
い第2の電位を持たせ、選択電位から該第1の電位を一
定期間保った後に非選択電位になる場合と、選択電位か
ら該第2の電位を一定期間保った後に非選択電位になる
場合とを走査線毎に切り替えることを特徴とする。
According to the present invention, pixel transistors formed of thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect the scanning lines. Together with M (= m ×) connected to the source region of the pixel transistor
A liquid crystal device including n signal lines and M analog switch transistors formed by thin film transistors and connected to the M signal lines and divided into n blocks with m blocks as one block. A driving method, wherein an amplitude of an input signal supplied to a source region of the analog switch transistor is set to 5 V or less, and a selection potential, a non-selection potential, and a first potential lower than the non-selection potential are applied to a signal supplied to a scan line. , A case in which a second potential having a higher potential than the non-selection potential is provided and the non-selection potential is maintained after the first potential is kept for a certain period, and a case where the second potential is changed from the selection potential It is characterized in that the case where the non-selection potential is applied after the holding is switched for each scanning line.

【0029】このように1H4値ゲート反転駆動を行う
ことで、アナログスイッチトランジスタの入力信号を5
V以下にしても、液晶に対して十分な大きさの印加電圧
を加えることができると共に、データドライバの低コス
ト化を図れる。更に対向電極の電位の極性を反転する必
要がないため、消費電力を低減できる。
By thus performing the 1H 4-value gate inversion drive, the input signal of the analog switch transistor is changed to 5
Even if the voltage is V or less, a sufficiently large applied voltage can be applied to the liquid crystal, and the cost of the data driver can be reduced. Furthermore, since it is not necessary to reverse the polarity of the potential of the counter electrode, power consumption can be reduced.

【0030】また本発明は、水平ブランキング期間にお
いて、前記アナログスイッチトランジスタをオフさせる
期間を設けることを特徴とする。このようにすれば、オ
フ期間の間に対向電圧、走査線の電位を変化させること
が可能となる。
Further, the present invention is characterized in that a period during which the analog switch transistor is turned off is provided in the horizontal blanking period. By doing so, it is possible to change the counter voltage and the potential of the scanning line during the off period.

【0031】また本発明は、水平ブランキング期間にお
いて、前記対向電極に与える電位の極性を反転させた後
に或いは前記第1の電位又は前記第2の電位に変化した
後に、前記アナログスイッチトランジスタをオンさせ信
号線に所与の電位を与える期間を設けることを特徴とす
る。このようにすれば、信号線に残存するデータをリセ
ットできクロストークを防止できる。
Further, according to the present invention, in the horizontal blanking period, the analog switch transistor is turned on after inverting the polarity of the potential applied to the counter electrode or after changing to the first potential or the second potential. It is characterized in that a period for applying a given potential to the signal line is provided. In this way, the data remaining on the signal line can be reset and crosstalk can be prevented.

【0032】また本発明は、薄膜トランジスタにより形
成され、N行×M列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるN本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるM(=m×
n)本の信号線と、薄膜トランジスタにより形成される
と共に前記M本の信号線に接続され、m個を1ブロック
としてnブロックに分割されるM個のアナログスイッチ
トランジスタとを含む液晶装置に用いられる駆動方法で
あって、前記画素トランジスタが配置されるアクティブ
マトリクスエリアの上側及び下側に前記アナログトラン
ジスタを半数ずつ配置し、該アクティブマトリクスエリ
アの上側及び下側のいずれか一方に配置されるアナログ
スイッチトランジスタに(2L−1)番目の信号線を接
続し、他方に配置されるアナログスイッチトランジスタ
に2L番目の信号線を接続し、前記アナログスイッチト
ランジスタのソース領域に供給する入力信号の振幅を5
V以下にすると共に、前記画素トランジスタが接続され
る画素電極の対向電極に与える電位を対向電極電位とし
た場合に隣接する信号線に与える電位の該対向電極電位
に対する極性を反転させることを特徴とする。
According to the present invention, pixel transistors formed of thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect with each other. Together with M (= m ×) connected to the source region of the pixel transistor
A liquid crystal device including n signal lines and M analog switch transistors formed by thin film transistors and connected to the M signal lines and divided into n blocks with m blocks as one block. A driving method, wherein half of the analog transistors are arranged on the upper side and the lower side of the active matrix area in which the pixel transistors are arranged, and an analog switch is arranged on either the upper side or the lower side of the active matrix area. The (2L-1) th signal line is connected to the transistor, the 2Lth signal line is connected to the analog switch transistor arranged on the other side, and the amplitude of the input signal supplied to the source region of the analog switch transistor is set to 5
When the potential applied to the counter electrode of the pixel electrode to which the pixel transistor is connected is set to the counter electrode potential, the polarity of the potential applied to the adjacent signal line with respect to the counter electrode potential is inverted. To do.

【0033】このようにクシ歯配線にすると共に信号線
反転駆動を行うことで、アナログスイッチトランジスタ
の入力信号の振幅を5V以下にでき、しきい値電圧のシ
フト量を適正化できると共に、液晶にDC電圧が印加さ
れることを防止できる。
By using the comb-teeth wiring and the signal line inversion drive as described above, the amplitude of the input signal of the analog switch transistor can be set to 5 V or less, the shift amount of the threshold voltage can be optimized, and the liquid crystal can be displayed. The DC voltage can be prevented from being applied.

【0034】また本発明は、薄膜トランジスタにより形
成され、N行×M列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるN本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるM(=m×
n)本の信号線と、薄膜トランジスタにより形成される
と共に前記M本の信号線に接続され、隣接しないm個を
1ブロックとしてnブロックに分割されるM個のアナロ
グスイッチトランジスタと、同一ブロックに含まれ隣接
しないm個のアナログスイッチトランジスタのゲート電
極を共通接続するn本の第1の配線と、異なるブロック
に含まれ隣接するn個のアナログスイッチトランジスタ
のソース領域を共通接続するm本の第2の配線とを含む
液晶装置に用いられる駆動方法であって、ラインメモリ
を用いて映像信号のデータの並び替え処理を行い、並び
替え処理が施された信号を、前記第2の配線及び隣接し
ないm個のアナログスイッチトランジスタを介して信号
線に書き込むことを特徴とする。
Further, according to the present invention, pixel transistors formed of thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect the scanning lines. Together with M (= m ×) connected to the source region of the pixel transistor
n) signal lines and M analog switch transistors which are formed by thin film transistors and are connected to the M signal lines and are divided into n blocks with m blocks not adjacent to each other included in the same block N first wirings that commonly connect the gate electrodes of m non-adjacent analog switch transistors and m second second wirings that commonly connect the source regions of adjacent n analog switch transistors included in different blocks. A driving method used for a liquid crystal device including a wiring, the data of the video signal is rearranged using a line memory, and the rearranged signal is not adjacent to the second wiring. It is characterized in that data is written to a signal line through m analog switch transistors.

【0035】本発明によれば、隣接しないm個を1ブロ
ックとしてnブロックに分割されるアナログスイッチト
ランジスタを用いる構成の液晶装置において、信号線に
データを適正に書き込むことができる。
According to the present invention, it is possible to properly write data to a signal line in a liquid crystal device having a structure using an analog switch transistor which is divided into n blocks with m blocks not adjacent to each other as one block.

【0036】また本発明は、薄膜トランジスタにより形
成され、N行×M列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるN本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるM(=m×
n)本の信号線と、薄膜トランジスタにより形成される
と共に前記M本の信号線に接続され、m個を1ブロック
としてnブロックに分割されるM個のアナログスイッチ
トランジスタとを含む液晶装置に用いられる駆動方法で
あって、アナログスイッチトランジスタのソース領域に
供給する入力信号の電位の大小により変化する突き抜け
電圧を補償する補正を行った入力信号を、該アナログス
イッチトランジスタのソース領域に供給することを特徴
とする。
Further, according to the present invention, pixel transistors formed of thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect. Together with M (= m ×) connected to the source region of the pixel transistor
A liquid crystal device including n signal lines and M analog switch transistors formed by thin film transistors and connected to the M signal lines and divided into n blocks with m blocks as one block. A driving method, wherein an input signal corrected to compensate for a punch-through voltage that changes depending on the magnitude of the potential of an input signal supplied to the source region of the analog switch transistor is supplied to the source region of the analog switch transistor. And

【0037】本発明によれば、突き抜け電圧を補償する
補正を行った入力信号が、アナログスイッチトランジス
タに供給されるため、液晶へのDC電圧の印加を防止で
きると共に、適正な階調表示を維持することができる。
According to the present invention, since the input signal corrected for compensating the punch-through voltage is supplied to the analog switch transistor, it is possible to prevent the application of the DC voltage to the liquid crystal and to maintain the proper gradation display. can do.

【0038】また本発明に係る表示システムは、薄膜ト
ランジスタにより形成され、N行×M列にマトリクス配
置される画素トランジスタと、前記画素トランジスタの
ゲート電極に接続されるN本の走査線と、該走査線に交
差すると共に前記画素トランジスタのソース領域に接続
されるM(=m×n)本の信号線と、薄膜トランジスタ
により形成されると共に前記M本の信号線に接続され、
隣接しないm個を1ブロックとしてnブロックに分割さ
れるM個のアナログスイッチトランジスタと、同一ブロ
ックに含まれ隣接しないm個のアナログスイッチトラン
ジスタのゲート電極を共通接続するn本の第1の配線
と、異なるブロックに含まれ隣接するn個のアナログス
イッチトランジスタのソース領域を共通接続するm本の
第2の配線と、該映像信号発生装置からのデジタル信号
又は該映像信号発生装置からのアナログ信号をA/D変
換したデジタル信号が入力され、該デジタル信号のデー
タの並び替え処理又は該並び替え処理及びデータ転送周
波数を低下させる処理を行う処理手段と、該処理手段か
らの信号をD/A変換し、該信号を前記アナログスイッ
チトランジスタに供給するデータドライバとを含むこと
を特徴とする。
In the display system according to the present invention, pixel transistors formed of thin film transistors are arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning. M (= m × n) signal lines that intersect the lines and are connected to the source regions of the pixel transistors, and are formed by thin film transistors and are connected to the M signal lines,
M analog switch transistors that are divided into n blocks with m blocks that are not adjacent to each other as one block, and n first wires that commonly connect the gate electrodes of the m analog switch transistors that are not adjacent and are included in the same block , M second wirings commonly connected to the source regions of adjacent n analog switch transistors included in different blocks, and a digital signal from the video signal generator or an analog signal from the video signal generator. A digital signal that has been A / D converted is input, processing means for performing a rearrangement process for the data of the digital signal or a process for reducing the rearrangement process and the data transfer frequency, and a signal from the processing means is D / A converted. And a data driver that supplies the signal to the analog switch transistor.

【0039】本発明によれば、隣接しないm個を1ブロ
ックとしてnブロックに分割されるアナログスイッチト
ランジスタを用いる場合において、信号線にデータを適
正に書き込むことができる。またデータ転送周波数を低
下させることで、データドライバの低速化、低コスト化
を図れる。
According to the present invention, when an analog switch transistor that is divided into n blocks with m blocks not adjacent to each other as one block is used, data can be properly written to the signal line. Further, by lowering the data transfer frequency, it is possible to reduce the speed and cost of the data driver.

【0040】また本発明は、薄膜トランジスタにより形
成され、N行×M列にマトリクス配置される画素トラン
ジスタと、前記画素トランジスタのゲート電極に接続さ
れるN本の走査線と、該走査線に交差すると共に前記画
素トランジスタのソース領域に接続されるM本の信号線
と、薄膜トランジスタにより形成されると共に前記M本
の信号線に接続され、前記画素トランジスタが配置され
るアクティブマトリクスエリアの上側及び下側に半数ず
つ配置されるM個のアナログスイッチトランジスタと、
上側のアナログスイッチトランジスタに接続される第1
のデータドライバと、下側のアナログスイッチトランジ
スタに接続される第2のデータドライバと、該第1、第
2のデータドライバに与える信号のデータ転送周波数を
低下させる処理を行う処理手段とを含み、前記アクティ
ブマトリクスエリアの上側及び下側のいずれか一方に配
置されるアナログスイッチトランジスタに(2L−1)
番目の信号線が接続され、他方に配置されるアナログス
イッチトランジスタに2L番目の信号線が接続され、前
記処理手段が前記データ転送周波数を1/2倍にするこ
とを特徴とする。
According to the present invention, pixel transistors formed of thin film transistors and arranged in a matrix of N rows × M columns, N scanning lines connected to the gate electrodes of the pixel transistors, and the scanning lines intersect each other. And M signal lines connected to the source regions of the pixel transistors and above and below the active matrix area formed of thin film transistors and connected to the M signal lines, in which the pixel transistors are arranged. M number of analog switch transistors arranged by half,
First connected to the upper analog switch transistor
Data driver, a second data driver connected to the lower analog switch transistor, and processing means for reducing the data transfer frequency of a signal given to the first and second data drivers, In the analog switch transistor arranged on either the upper side or the lower side of the active matrix area (2L-1)
The second signal line is connected, and the 2Lth signal line is connected to the analog switch transistor arranged on the other side, and the processing means halves the data transfer frequency.

【0041】本発明によれば、第1、第2のデータドラ
イバを低速化できると共に、第1、第2のデータドライ
バを走査ドライバと共に液晶パネルの同一辺に形成する
ことも可能となる。
According to the present invention, the speeds of the first and second data drivers can be reduced, and the first and second data drivers can be formed on the same side of the liquid crystal panel together with the scan driver.

【0042】[0042]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0043】(実施例1)図1に実施例1の構成を示
す。アクティブマトリクスエリア10には、N行×M列
に画素TFT8が配置され、これらの画素TFTのゲー
ト電極に接続されるN本の走査線と、ソース領域に接続
されるM(m×n)本の信号線が形成されている。これ
らのM本の信号線にはアナログスイッチTFT(20-1
1〜20-nm)が接続される。アナログスイッチTFT
は、隣接するm個を1ブロックとしてnブロックに分割
されており、アナログスイッチTFT(20-11、20-
12〜20-1m)が1番目のブロック、(20-21、20-2
2〜20-2m)が2番目のブロック・・・(20-n1、2
0-n2〜20-nm)がn番目のブロックになる。そして同
一ブロックに含まれ隣接するアナログスイッチTFT
(20-11、20-12〜20-1m)のゲート電極は第1の
配線22-1により共通接続される。同様にアナログスイ
ッチTFT(20-21、20-22〜20-2m)・・・(2
0-n1、20-n2〜20-nm)のゲート電極は、第2の配
線22-2・・・22-nにより共通接続される。
Example 1 FIG. 1 shows the configuration of Example 1. In the active matrix area 10, pixel TFTs 8 are arranged in N rows × M columns, N scanning lines connected to the gate electrodes of these pixel TFTs and M (m × n) lines connected to the source region. Signal line is formed. These M signal lines have analog switch TFTs (20-1
1 to 20-nm) are connected. Analog switch TFT
Is divided into n blocks with m adjacent blocks as one block, and analog switch TFTs (20-11, 20-
12 to 20-1m) is the first block, (20-21, 20-2)
2 to 20-2m) is the second block ... (20-n1, 2)
0-n2 to 20-nm) becomes the n-th block. And adjacent analog switch TFTs included in the same block
The gate electrodes (20-11, 20-12 to 20-1m) are commonly connected by the first wiring 22-1. Similarly, analog switch TFT (20-21, 20-22 to 20-2m) ... (2
The gate electrodes of 0-n1, 20-n2 to 20-nm) are commonly connected by the second wirings 22-2 ... 22-n.

【0044】また異なるブロックに含まれ隣接しないア
ナログスイッチTFT(20-11、20-21〜20-n1)
のソース領域は第2の配線24-1により共通接続され
る。同様にアナログスイッチTFT(20-12、20-22
〜20-n2)・・・(20-1m、20-2m〜20-nm)のソ
ース領域は、第2の配線24-2・・・24-mにより共通
接続される。
Analog switch TFTs (20-11, 20-21 to 20-n1) which are included in different blocks and are not adjacent to each other
The source regions of are commonly connected by the second wiring 24-1. Similarly, analog switch TFT (20-12, 20-22
.About.20-n2) ... (20-1m, 20-2m to 20-nm) are commonly connected by the second wirings 24-2 ... 24-m.

【0045】このようにアナログスイッチTFTをm個
ずつnブロックに分割し、第1の配線に加える制御信号
でアナログスイッチTFTのオン・オフを制御すること
で、信号線の端子数を1/nにすることができる。即ち
アナログスイッチTFTが無い場合にはM本存在した信
号線の端子数を、m(=M/n)本にできる。そしてデ
ータドライバは、m本の第2の配線24-1〜24-mに接
続されることになり、データドライバの個数、端子数を
少なくでき、装置のコンパクト化、低コスト化を図れ
る。
In this way, the analog switch TFT is divided into n blocks by m, and the ON / OFF of the analog switch TFT is controlled by the control signal applied to the first wiring. Can be That is, when there are no analog switch TFTs, the number of terminals of the signal line that existed in M lines can be set to m (= M / n) lines. Then, the data driver is connected to the m second wirings 24-1 to 24-m, the number of data drivers and the number of terminals can be reduced, and the device can be made compact and the cost can be reduced.

【0046】本実施例の第1の特徴は、第2の配線24
-1〜24-mを介してアナログスイッチTFT20-11〜
20-nmのソース領域に供給する入力信号の振幅を5V
以下にした点にある。このようにすることで、アナログ
スイッチTFTのしきい値電圧のシフト量を減らすこと
ができ、信頼性の確保、表示品質の向上を図れる。
The first feature of this embodiment is that the second wiring 24
-Analog switch TFT 20-11 through 1 to 24-m
The amplitude of the input signal supplied to the source region of 20-nm is 5V
There are the following points. By doing so, the shift amount of the threshold voltage of the analog switch TFT can be reduced, and reliability can be secured and display quality can be improved.

【0047】図2に、アナログスイッチTFTのしきい
値電圧シフト量と動作時間との関係に関する測定結果を
示す。Vg=20Vとし、負荷容量Cは、標準的な液晶
パネルでの負荷容量と同じになるようにC=10pF程
度としている。また動作周波数fは320KHZとして
いる。本実施例ではnブロックに分割されるアナログス
イッチTFTを設け、データドライバの個数(或いは端
子数)を減らしているため(例えば1/nに減らす)、
画素電極の充放電に許される時間が通常よりも短くなっ
ている。このため上記動作周波数fも高くしている。ア
ナログスイッチTFTに供給する入力信号に相当する1
0V振幅(Vd=10V)の矩形波信号を加えた場合の
しきい値シフト特性はGのようになり、5V振幅(Vd
=5V)の矩形波信号を加えた場合はHのようになる。
Vd=10Vの場合には、200時間程度でしきい値電
圧が1Vシフトしてしまう。一方、アナログスイッチT
FTのソース領域に加える入力信号の振幅を5Vとした
場合、即ちVd=5Vの場合には、10000時間程度
までしきい値電圧のシフト量を1V以下に保てる。
FIG. 2 shows the measurement results regarding the relationship between the threshold voltage shift amount of the analog switch TFT and the operating time. Vg = 20V, and the load capacitance C is set to about C = 10 pF so as to be the same as the load capacitance in a standard liquid crystal panel. The operating frequency f is 320 KHZ. In the present embodiment, since the analog switch TFT divided into n blocks is provided and the number of data drivers (or the number of terminals) is reduced (for example, reduced to 1 / n),
The time allowed for charging / discharging the pixel electrode is shorter than usual. Therefore, the operating frequency f is also increased. 1 corresponding to the input signal supplied to the analog switch TFT
When a rectangular wave signal of 0V amplitude (Vd = 10V) is added, the threshold shift characteristic becomes like G, and 5V amplitude (Vd
When a rectangular wave signal of (= 5V) is added, it becomes H.
When Vd = 10V, the threshold voltage shifts by 1V in about 200 hours. On the other hand, analog switch T
When the amplitude of the input signal applied to the source region of the FT is 5V, that is, when Vd = 5V, the shift amount of the threshold voltage can be kept at 1V or less until about 10,000 hours.

【0048】しきい値電圧のシフト量が1Vより大きく
なると、画素電極に対するデータの書き込み量が不足し
(画素電極の電位を所望の電位にできなくなる)、コン
トラスト比が低下する等の問題が生じる。特に、例えば
アナログスイッチTFTのしきい値電圧が1V程度であ
った場合には、しきい値電圧がマイナス側に1V程度シ
フトすると、アナログスイッチTFTはデプレッション
モードになってしまい、アナログスイッチTFTがオフ
状態であっても電流がリークしてしまい、これは表示特
性の劣化につながる。
When the shift amount of the threshold voltage is larger than 1 V, the amount of data written to the pixel electrode becomes insufficient (the potential of the pixel electrode cannot be set to a desired potential) and the contrast ratio is lowered. . In particular, for example, when the threshold voltage of the analog switch TFT is about 1V, if the threshold voltage is shifted to the minus side by about 1V, the analog switch TFT will be in the depletion mode and the analog switch TFT will be turned off. Even in the state, current leaks, which leads to deterioration of display characteristics.

【0049】液晶装置の信頼性を十分なものとするため
には、少なくとも1000時間程度までしきい値電圧の
シフト量を1V以下に保つ必要があり、数千時間程度ま
で1V以下であることが望ましい。Vd=10Vの場合
には、図2に示すように200時間程度でシフト量が1
Vよりも大きくなってしまい、1000時間で2V程度
シフトしてしまうため、信頼性確保の上で非常に問題が
ある。本実施例では、アナログスイッチTFTの入力信
号の振幅を5V以下にすることで、ソース領域の端部で
の電界集中を緩和できる。これにより10000時間程
度までしきい値電圧のシフト量を1V以下に保つことが
でき、十分なマージンを保ちながら信頼性を確保でき
る。更に、入力信号の振幅を5V以下とすることで、ア
ナログスイッチTFTの突き抜け電圧の差(後に詳細に
説明する)を減少でき、液晶へのDC印加電圧も低くで
きる。
In order to make the reliability of the liquid crystal device sufficient, it is necessary to keep the shift amount of the threshold voltage at 1 V or less for at least about 1000 hours, and it may be 1 V or less for about several thousand hours. desirable. When Vd = 10V, the shift amount is 1 in about 200 hours as shown in FIG.
It becomes larger than V and shifts by about 2 V in 1000 hours, which is very problematic in ensuring reliability. In this embodiment, the electric field concentration at the end of the source region can be relaxed by setting the amplitude of the input signal of the analog switch TFT to 5 V or less. As a result, the shift amount of the threshold voltage can be kept at 1 V or less for about 10,000 hours, and the reliability can be secured while maintaining a sufficient margin. Further, by setting the amplitude of the input signal to 5 V or less, the difference between the punch-through voltages of the analog switch TFT (which will be described in detail later) can be reduced, and the DC voltage applied to the liquid crystal can be lowered.

【0050】なお図2では、Vd=10Vの場合との比
較を適正に行うため、Vd=5Vの場合にもVg=20
Vとして測定を行っている。しかしながら、Vd=5V
(入力信号の振幅が5V)の場合にはVg=15Vであ
っても、Vd=10VでVg=20Vの場合と同様の書
き込み性能を確保できる。そしてその場合には、しきい
値電圧のシフト量は図2のHに示すものよりも更に減少
し、信頼性が向上する。また信頼性を更に向上するため
にはVd=3V以下とすることが望ましい。なお図2の
Iに、Vd=5Vで動作周波数32KHの場合の測定結
果を参考のため併記する。
In addition, in FIG. 2, in order to make a proper comparison with the case of Vd = 10V, Vg = 20 even when Vd = 5V.
V is measured. However, Vd = 5V
In the case of (amplitude of input signal is 5V), even if Vg = 15V, the same writing performance as in the case of Vd = 10V and Vg = 20V can be secured. In that case, the shift amount of the threshold voltage is further reduced than that shown in FIG. 2H, and the reliability is improved. Further, in order to further improve reliability, it is desirable that Vd = 3V or less. In addition, the measurement result in the case of Vd = 5V and operating frequency 32 KH is also shown in I of FIG. 2 for reference.

【0051】本実施例の第2の特徴は、画素TFTとア
ナログスイッチTFTとを、多結晶(ポリ)シリコンに
より形成すると共にガラス基板上に一体形成する点にあ
る。アナログスイッチTFTには入力信号が加えられ、
所与の期間内に画素電極への充放電を完了しないと表示
特性が劣化するため、アナログスイッチTFTのオン抵
抗を低減する必要がある。特にアナログスイッチTFT
をnブロックに分割しデータドライバの個数を減らして
いる場合には、オン抵抗の低減化に対する要求は更に厳
しいものとなる。ところが非晶質(アモルファス)シリ
コンTFTは移動度が非常に低く、画素TFTに使用で
きても、アナログスイッチTFTに使用することは上記
オン抵抗の問題から実用上不可能であった。本実施例で
は、画素TFTとアナログスイッチTFTとを、非晶質
のものに比べ移動度が非常に高い多結晶ポリシリコンで
形成している。これにより、画素TFTとアナログスイ
ッチTFTのガラス基板上への一体形成化を実用上可能
にしている。画素TFTとアナログスイッチTFTとを
ガラス基板上に一体形成することで、液晶装置の外形寸
法を小型化でき、装置の低コスト化が可能となる。
The second feature of this embodiment is that the pixel TFT and the analog switch TFT are formed of polycrystalline (poly) silicon and are integrally formed on the glass substrate. An input signal is added to the analog switch TFT,
If the charging / discharging of the pixel electrode is not completed within a given period, the display characteristics are deteriorated, and it is necessary to reduce the on resistance of the analog switch TFT. Especially analog switch TFT
Is divided into n blocks and the number of data drivers is reduced, the demand for reducing the ON resistance becomes more severe. However, an amorphous silicon TFT has a very low mobility, and even if it can be used as a pixel TFT, it cannot be practically used as an analog switch TFT due to the above-mentioned problem of ON resistance. In this embodiment, the pixel TFT and the analog switch TFT are formed of polycrystalline polysilicon having a mobility much higher than that of an amorphous TFT. This practically enables the pixel TFT and the analog switch TFT to be integrally formed on the glass substrate. By integrally forming the pixel TFT and the analog switch TFT on the glass substrate, the external dimensions of the liquid crystal device can be reduced, and the cost of the device can be reduced.

【0052】次に図3を用いて、画素TFTとアナログ
スイッチTFTを一体形成する場合の製造方法及びデバ
イス構造について説明する。まずガラス基板30上にガ
ラス基板からの不純物の拡散を防止するための下地絶縁
膜32を堆積させた後、多結晶シリコン薄膜34を堆積
させる。この多結晶シリコン薄膜34の結晶性を向上さ
せることが、電界効果移動度の増加には必要となる。そ
こで、レーザーアニールや固相成長法等を用いて多結晶
シリコン薄膜を再結晶化したり、非晶質シリコン薄膜を
結晶化して多結晶シリコン化したものを使用する。この
多結晶シリコン膜34を島状にパターニングした後、ゲ
ート絶縁膜36を堆積させる。
Next, the manufacturing method and device structure in the case of integrally forming the pixel TFT and the analog switch TFT will be described with reference to FIG. First, a base insulating film 32 for preventing diffusion of impurities from the glass substrate is deposited on the glass substrate 30, and then a polycrystalline silicon thin film 34 is deposited. It is necessary to improve the crystallinity of the polycrystalline silicon thin film 34 in order to increase the field effect mobility. Therefore, a polycrystalline silicon thin film is recrystallized by laser annealing or a solid phase growth method, or an amorphous silicon thin film is crystallized to be polycrystalline silicon. After patterning the polycrystalline silicon film 34 in an island shape, a gate insulating film 36 is deposited.

【0053】次にゲート電極(メタル)38を形成し、
その後、燐イオン等の不純物を全面にドーピングする。
次に層間絶縁膜(SiO2)40を形成し、金属薄膜
(Al)42で信号線等を形成し、透明導電膜(IT
O)44で画素電極を形成し、パシベーション膜46を
形成すれば、画素TFTとアナログスイッチTFTとを
一体形成した基板が完成する。この基板に配向処理を施
し、配向処理を同様に施した対向基板を数μmのギャッ
プを介して対向させ、液晶を封入すれば液晶装置が完成
する。
Next, a gate electrode (metal) 38 is formed,
After that, the entire surface is doped with impurities such as phosphorus ions.
Next, an interlayer insulating film (SiO 2 ) 40 is formed, a signal line or the like is formed with a metal thin film (Al) 42, and a transparent conductive film (IT
By forming the pixel electrode with O) 44 and forming the passivation film 46, a substrate in which the pixel TFT and the analog switch TFT are integrally formed is completed. A liquid crystal device is completed by subjecting this substrate to an alignment treatment, facing opposite substrates subjected to the same alignment treatment with a gap of several μm therebetween, and enclosing a liquid crystal.

【0054】本実施例の第3の特徴は、データドライバ
の各々の出力端子からアナログスイッチTFTのソース
領域までの配線抵抗を略一定にしたことにある。図4に
本実施例のレイアウトパターン例を示す。図4におい
て、例えばデータドライバの出力端子50-1、50-2、
50-3等からアナログスイッチTFT20-11、20-1
2、20-13等までの配線抵抗を略一定にしている。具体
的には、図5(A)に示すように、アナログスイッチT
FTから第2の配線への引出線52-1、52-2、52-3
の太さを変化させている。即ち長い引出線を太くし短い
引出線を細くし、これによりこの引出線の抵抗を互いに
一定にしている。低温プロセスでTFTを形成する場合
には、これらの引き出し線はアルミに比べて抵抗の高い
金属(クロム、タンタル等)で形成される可能性が高い
ため、この引出線の抵抗の大小は大きな問題となる。ま
た図4のDに示す部分において、図5(B)に示すよう
にE、F、G、Hの部分の太さを変化させている。即ち
図4のレイアウトパターンでは、図5(B)のIに示す
部分の配線ピッチ(データドライバの出力端子のピッ
チ)とJに示す部分の配線ピッチが異なるものとなるた
め、Hの部分の配線長L2が、Eの部分の配線長L1に
比べて長くなる。そこでHの部分の配線をEの部分より
も太くし、この部分における抵抗を一定にしている。
The third feature of this embodiment is that the wiring resistance from each output terminal of the data driver to the source region of the analog switch TFT is made substantially constant. FIG. 4 shows an example of the layout pattern of this embodiment. In FIG. 4, for example, output terminals 50-1, 50-2 of the data driver,
Analog switch TFTs 20-11, 20-1 from 50-3 etc.
The wiring resistance up to 2, 20-13, etc. is made almost constant. Specifically, as shown in FIG. 5A, the analog switch T
Lead lines 52-1, 52-2, 52-3 from the FT to the second wiring
Is changing the thickness of. That is, the long leader line is thick and the short leader line is thin so that the resistances of the leader lines are constant with each other. When forming a TFT in a low temperature process, these lead lines are likely to be formed of a metal (chrome, tantalum, etc.) having a higher resistance than aluminum, so the resistance of this lead line is a big problem. Becomes Further, in the portion indicated by D in FIG. 4, the thicknesses of the portions E, F, G and H are changed as shown in FIG. That is, in the layout pattern of FIG. 4, since the wiring pitch of the portion indicated by I in FIG. 5B (the pitch of the output terminals of the data driver) and the wiring pitch of the portion indicated by J are different, the wiring of the H portion The length L2 becomes longer than the wiring length L1 in the E portion. Therefore, the wiring in the H portion is made thicker than in the E portion, and the resistance in this portion is made constant.

【0055】データドライバの出力端子から画素電極ま
での経路に寄生する抵抗の大小は表示特性に大きな影響
を与える。この抵抗が高いと、所与の期間内での画素電
極の充放電が完了しなくなるおそれがあるからである。
特に本実施例では、データドライバの出力端子から画素
電極までの経路の抵抗にアナログスイッチTFTのオン
抵抗が加わり、またn分割されたアナログスイッチTF
Tを用いるため、許容される画素電極への書き込み時間
が短い。従ってこの経路の抵抗に対する設計条件は非常
に厳しいものとなる。本実施例では、図5(A)、
(B)に示すような種々の工夫を施し、データドライバ
の出力端子からアナログスイッチTFTのソース領域ま
での抵抗を略一定にしている。これによりアナログスイ
ッチTFTの存在に起因する表示特性の劣化を最小限に
抑えることができる。なお従来のアナログスイッチTF
Tを設けない構成の液晶装置では、図4のアクティブマ
トリクスエリア10の上側に信号線がそのまま引き出さ
れ、アクティブマトリクスエリア10の上側にはデータ
ドライバの出力端子が均等に配列される。このためデー
タドライバの出力端子の各々からアクティブマトリクス
エリアまでの配線抵抗の異同は大きな問題とはなってい
なかった。
The magnitude of the resistance parasitic on the path from the output terminal of the data driver to the pixel electrode greatly affects the display characteristics. This is because if this resistance is high, charging / discharging of the pixel electrode may not be completed within a given period.
Particularly, in this embodiment, the on resistance of the analog switch TFT is added to the resistance of the path from the output terminal of the data driver to the pixel electrode, and the analog switch TF divided into n parts is used.
Since T is used, the allowable writing time to the pixel electrode is short. Therefore, the design condition for the resistance of this path becomes very strict. In this embodiment, FIG.
By taking various measures as shown in (B), the resistance from the output terminal of the data driver to the source region of the analog switch TFT is made substantially constant. This makes it possible to minimize the deterioration of the display characteristics due to the presence of the analog switch TFT. The conventional analog switch TF
In the liquid crystal device having no T, the signal lines are directly drawn out above the active matrix area 10 in FIG. 4, and the output terminals of the data drivers are evenly arranged above the active matrix area 10. Therefore, the difference in wiring resistance from each output terminal of the data driver to the active matrix area has not been a big problem.

【0056】本実施例の第4の特徴は、図4に示すよう
に、アクティブマトリクスエリア10の上側及び下側に
アナログスイッチTFTを半数ずつ配置し、上側のアナ
ログスイッチTFTに例えば奇数番目の信号線を接続す
ると共に下側のアナログスイッチTFTに偶数番目の信
号線を接続した点にある(以下、このような配線をクシ
歯配線と呼ぶ)。クシ歯配線にすることで、データドラ
イバの動作周波数を半分にできる。また上側のデータド
ライバと下側のデータドライバの出力の極性を互いに反
転させることで信号線反転駆動、ドット反転駆動を容易
に実現できる。しかしながらアナログスイッチTFTを
設けない従来の構成では、クシ歯配線を実現するために
は、データドライバをアクティブマトリクスエリア10
の上下に配置しなければならず(後述する図6(B)参
照)、これは液晶装置の外形寸法の大型化、回路基板配
線の複雑化などの問題を引き起こす。本実施例によれ
ば、nブロックのアナログスイッチTFTを設けること
でデータドライバの個数を減らすことができる。従っ
て、クシ歯配線を行ったとしても、液晶装置の外形寸法
を小型化でき、回路基板配線を簡易化できる。
As shown in FIG. 4, the fourth characteristic of the present embodiment is that half of the analog switch TFTs are arranged on the upper side and the lower side of the active matrix area 10, and odd-numbered signals are input to the upper analog switch TFTs. The line is connected and the even-numbered signal line is connected to the lower analog switch TFT (hereinafter, such wiring is referred to as comb wiring). The comb-teeth wiring can halve the operating frequency of the data driver. Also, by inverting the polarities of the outputs of the upper data driver and the lower data driver, signal line inversion drive and dot inversion drive can be easily realized. However, in the conventional configuration in which the analog switch TFT is not provided, the data driver is provided in the active matrix area 10 in order to realize the comb wiring.
Must be arranged above and below (see FIG. 6B, which will be described later), which causes problems such as an increase in external dimensions of the liquid crystal device and complication of circuit board wiring. According to this embodiment, the number of data drivers can be reduced by providing n blocks of analog switch TFTs. Therefore, even if the comb wiring is performed, the external dimensions of the liquid crystal device can be reduced, and the circuit board wiring can be simplified.

【0057】(実施例2)実施例2は、データドライバ
(IC)、走査ドライバ(IC)の実装に関する実施例
であり、図6(A)にその構成を示す。図6(A)に点
線で示す部分がアクティブマトリクスエリア(表示画
面)60である。液晶材料は、CF(カラーフィルタ)
基板62とTFT基板64との間に狭持される。領域6
6には、アナログスイッチTFT及びその配線が配置さ
れている。データドライバ70はTABテープ68を用
いて実装されている。データドライバ72、走査ドライ
バ74も同様である。回路基板76上には、データドラ
イバ70、72、走査ドライバ74に信号を供給するた
めの配線、コンデンサ等が設けられている。また場合に
よっては、データドライバ、走査ドライバをコントロー
ルするためのコントロール回路も設けられている。
(Embodiment 2) Embodiment 2 is an embodiment relating to mounting of a data driver (IC) and a scan driver (IC), and the configuration thereof is shown in FIG. 6 (A). A portion indicated by a dotted line in FIG. 6A is an active matrix area (display screen) 60. The liquid crystal material is CF (color filter)
It is sandwiched between the substrate 62 and the TFT substrate 64. Area 6
An analog switch TFT and its wiring are arranged at 6. The data driver 70 is mounted using the TAB tape 68. The same applies to the data driver 72 and the scan driver 74. On the circuit board 76, wirings for supplying signals to the data drivers 70 and 72 and the scanning driver 74, capacitors, and the like are provided. In some cases, a control circuit for controlling the data driver and the scan driver is also provided.

【0058】本実施例の第1の特徴は、アナログスイッ
チTFTをアクティブマトリクスエリア60の上側及び
下側に半数ずつ配置すると共に図4に示すようなクシ歯
配線とし、データドライバと走査ドライバとを、CF基
板62及びTFT基板64から成る液晶パネルの同一辺
に実装する点にある。
The first characteristic of this embodiment is that half the analog switch TFTs are arranged on the upper side and the lower side of the active matrix area 60, and the comb-shaped wiring as shown in FIG. , The CF substrate 62 and the TFT substrate 64 are mounted on the same side of the liquid crystal panel.

【0059】比較のために図6(B)に、アナログスイ
ッチTFTが設けられていない液晶装置においてクシ歯
配線を行った場合の実装例を示す。このような液晶装置
でクシ歯配線を行うと、アクティブマトリクスエリア
(表示画面)60の上側及び下側にデータドライバ70
及び72を実装する必要があり、このため液晶装置の外
形寸法L4が大きくなってしまう。
For comparison, FIG. 6B shows a mounting example in the case where comb-shaped wiring is performed in a liquid crystal device having no analog switch TFT. When comb-shaped wiring is performed in such a liquid crystal device, the data driver 70 is provided above and below the active matrix area (display screen) 60.
And 72 need to be mounted, which increases the outer dimension L4 of the liquid crystal device.

【0060】またこの比較例では、nブロックに分割さ
れたアナログスイッチTFTが設けられていないため、
データドライバの個数を減らすことができず、液晶パネ
ルの上側及び下側に複数のデータドライバが実装され
る。このため回路基板の配線が非常に複雑化する。また
データドライバは、通常、非常に高い周波数で動作する
ため、このデータドライバからのノイズ(電磁放射)
が、液晶装置の外部に漏れて悪影響を及ぼしたり、液晶
装置の表示特性に悪影響に及ぼす。そして液晶パネルの
上下に複数のデータドライバが実装される図6(B)の
構成では、ノイズ源となるデータドライバの占める面積
が大きくなるため、このノイズをシールドして有効なE
MI対策を施すことは容易ではない。
Further, in this comparative example, since the analog switch TFT divided into n blocks is not provided,
The number of data drivers cannot be reduced, and a plurality of data drivers are mounted on the upper and lower sides of the liquid crystal panel. Therefore, the wiring of the circuit board becomes very complicated. In addition, the data driver usually operates at a very high frequency, so noise (electromagnetic radiation) from this data driver
However, it leaks to the outside of the liquid crystal device and adversely affects the display characteristics of the liquid crystal device. Further, in the configuration of FIG. 6B in which a plurality of data drivers are mounted above and below the liquid crystal panel, the area occupied by the data driver, which is a noise source, becomes large, so this noise is effectively shielded.
It is not easy to take measures against MI.

【0061】一方、図6(A)に示す本実施例の構成で
は、データドライバと走査ドライバとが同一辺に実装さ
れ、液晶パネルの上下にデータドライバが実装されてい
ないため、外形寸法L3をL4に比べて小さくでき、携
帯用電子機器等に最適な液晶装置を提供できる。またデ
ータドライバの個数が少なく走査ドライバと同一辺にデ
ータドライバが形成されるため、回路基板の配線を非常
に単純化できる。更にノイズ源となるデータドライバの
占める面積が小さいため、データドライバからのノイズ
をシールドしてEMI対策を施すことが容易となり、ノ
イズの悪影響が外部に漏れること等を有効に防止でき
る。
On the other hand, in the configuration of this embodiment shown in FIG. 6A, the data driver and the scan driver are mounted on the same side, and the data driver is not mounted above and below the liquid crystal panel. It is possible to provide a liquid crystal device that is smaller than L4 and is optimal for portable electronic devices and the like. Further, since the number of data drivers is small and the data driver is formed on the same side as the scan driver, the wiring of the circuit board can be greatly simplified. Furthermore, since the area occupied by the data driver, which is a noise source, is small, it is easy to shield the noise from the data driver and take EMI countermeasures, and it is possible to effectively prevent the adverse effects of noise from leaking to the outside.

【0062】本実施例の第2の特徴は、液晶パネルの例
えば左辺に、上側から順にデータドライバ70、走査ド
ライバ74、データドライバ72を実装し、上側のアナ
ログスイッチTFTとデータドライバ70とを接続する
配線パターンと、下側のアナログスイッチTFTとデー
タドライバ74とを接続する配線パターンとを上下対称
に形成する点にある。図4を例にとれば、Pに示す配線
パターンとQに示す配線パターンとが上下対称に形成さ
れている。従ってレイアウトパターンを作成する際に
は、まず上側の配線パターンPを作成し、これを上下対
称に変換して下側の配線パターンQを形成すればよいた
め、レイアウトパターンの作成が容易となる。また図6
(B)の回路基板76の配線パターンも上下対称となる
ため設計が容易となる。更に配線パターンP、Qを上下
対称に形成することで、上側のデータドライバから上側
のアナログスイッチTFTまでの配線抵抗と、下側のデ
ータドライバから下側のアナログスイッチTFTまでの
配線抵抗とを同一にできる。これにより上側及び下側の
アナログスイッチTFTに接続される画素電極での駆動
条件を互いに同一にでき、表示特性の向上を図れる。ま
た上側及び下側のデータドライバとして同一回路構成の
ものを用いることができ、設計が容易となる。更に本実
施例ではクシ歯配線とすることで、信号線反転(ソース
ライン反転)駆動、ドット反転駆動等も容易に行うこと
ができ、表示特性を更に向上できる。
The second feature of this embodiment is that a data driver 70, a scan driver 74, and a data driver 72 are mounted in this order from the upper side on the left side of the liquid crystal panel, for example, and the upper analog switch TFT and the data driver 70 are connected. That is, the wiring pattern to be connected and the wiring pattern for connecting the lower analog switch TFT and the data driver 74 are formed vertically symmetrically. Taking FIG. 4 as an example, the wiring pattern shown by P and the wiring pattern shown by Q are vertically symmetrical. Therefore, when the layout pattern is created, the upper wiring pattern P may be first created, and this may be vertically symmetrically converted to form the lower wiring pattern Q, which facilitates the creation of the layout pattern. See also FIG.
The wiring pattern of the circuit board 76 of (B) is also vertically symmetrical, which facilitates the design. Further, by forming the wiring patterns P and Q symmetrically in the vertical direction, the wiring resistance from the upper data driver to the upper analog switch TFT and the wiring resistance from the lower data driver to the lower analog switch TFT are the same. You can As a result, the driving conditions of the pixel electrodes connected to the upper and lower analog switch TFTs can be made the same, and the display characteristics can be improved. Further, the upper and lower data drivers having the same circuit configuration can be used, which facilitates the design. Further, in the present embodiment, by using the comb-teeth wiring, signal line inversion (source line inversion) drive, dot inversion drive, etc. can be easily performed, and the display characteristics can be further improved.

【0063】このように本実施例では、アナログスイッ
チTFTを設け、クシ歯配線にし、データドライバの実
装位置を工夫すること等で種々の特有の効果を得てい
る。なお図6(A)では、データドライバを左辺の上下
に1個ずつ実装しているが、左辺の上下に2個以上ずつ
実装しても構わない。
As described above, in this embodiment, various peculiar effects are obtained by providing the analog switch TFT, using the comb-teeth wiring, and devising the mounting position of the data driver. Note that in FIG. 6A, one data driver is mounted above and below the left side, but two or more data drivers may be mounted above and below the left side.

【0064】(実施例3)図7に実施例3の構成を示
す。実施例3では、アナログスイッチTFTは、実施例
1と異なり隣接しないm個を1ブロックとしてnブロッ
クに分割されており、アナログスイッチTFT(20-1
1、20-21〜20-m1)が1番目のブロック、(20-1
2、20-22〜20-m2)が2番目のブロック・・・(2
0-1n、20-2n〜20-mn)がn番目のブロックにな
る。そして同一ブロックに含まれ隣接しないアナログス
イッチTFT(20-11、20-21〜20-m1)のゲート
電極は第1の配線22-1により共通接続される。同様に
アナログスイッチTFT(20-12、20-22〜20-m
2)・・・(20-1n、20-2n〜20-mn)のゲート電極
は、第2の配線22-2・・・22-nにより共通接続され
る。また異なるブロックに含まれ隣接するアナログスイ
ッチTFT(20-11、20-12〜20-1n)のソース領
域は第2の配線24-1により共通接続される。同様にア
ナログスイッチTFT(20-21、20-22〜20-2n)
・・・(20-m1、20-m2〜20-mn)のソース領域
は、第2の配線24-2・・・24-mに共通接続される。
このように構成することで、データドライバの個数、端
子数を少なくでき、装置のコンパクト化、低コスト化が
可能となる。
(Third Embodiment) FIG. 7 shows the configuration of the third embodiment. In the third embodiment, unlike the first embodiment, the analog switch TFT is divided into n blocks, with m blocks that are not adjacent to each other as one block.
1, 20-21 to 20-m1) is the first block, (20-1
2, 20-22 to 20-m2) is the second block ... (2
0-1n, 20-2n to 20-mn) becomes the n-th block. The gate electrodes of the analog switch TFTs (20-11, 20-21 to 20-m1) included in the same block and not adjacent to each other are commonly connected by the first wiring 22-1. Similarly, analog switch TFT (20-12, 20-22 to 20-m
2) ... (20-1n, 20-2n to 20-mn) gate electrodes are commonly connected by the second wirings 22-2 ... 22-n. Further, the source regions of adjacent analog switch TFTs (20-11, 20-12 to 20-1n) included in different blocks are commonly connected by the second wiring 24-1. Similarly, analog switch TFT (20-21, 20-22 to 20-2n)
The source regions of (20-m1, 20-m2 to 20-mn) are commonly connected to the second wirings 24-2 ... 24-m.
With this configuration, the number of data drivers and the number of terminals can be reduced, and the device can be made compact and the cost can be reduced.

【0065】そして本実施例の第1の特徴は、実施例1
の図2と同様に、第2の配線24-1〜24-mを介してア
ナログスイッチTFTのソース領域に供給する入力信号
の振幅を5V以下とする点にある。これによりアナログ
スイッチTFTのしきい値電圧のシフト量を減らすこと
ができ、信頼性の確保、表示品質の向上を図れる。
The first feature of this embodiment is that the first embodiment
2, the amplitude of the input signal supplied to the source region of the analog switch TFT via the second wirings 24-1 to 24-m is set to 5 V or less. As a result, the shift amount of the threshold voltage of the analog switch TFT can be reduced, and reliability can be secured and display quality can be improved.

【0066】また本実施例の第2の特徴は、画素TFT
とアナログスイッチTFTとを、多結晶シリコンにより
形成すると共にガラス基板上に一体形成する点にある。
これにより液晶装置の外形寸法を小型化でき、装置の低
コスト化が可能となる。この場合の製造方法及びデバイ
ス構成は図3に既に示してある通りである。
The second feature of this embodiment is that the pixel TFT is
The analog switch TFT and the analog switch TFT are formed of polycrystalline silicon and are integrally formed on a glass substrate.
As a result, the external dimensions of the liquid crystal device can be reduced, and the cost of the device can be reduced. The manufacturing method and device configuration in this case are as already shown in FIG.

【0067】また本実施例の第3の特徴は、データドラ
イバの各々の出力端子からアナログスイッチTFTのソ
ース領域までの配線抵抗を略一定にしたことにある。こ
れによりアナログスイッチTFTの存在に起因する表示
特性の劣化を最小限に抑えることができる。なお図8に
本実施例のレイアウトパターン例を示す。
The third feature of this embodiment is that the wiring resistance from each output terminal of the data driver to the source region of the analog switch TFT is made substantially constant. This makes it possible to minimize the deterioration of the display characteristics due to the presence of the analog switch TFT. Note that FIG. 8 shows an example of the layout pattern of this embodiment.

【0068】また本実施例の第4の特徴は、図8に示す
ように、アクティブマトリクスエリア10の上側及び下
側に前記アナログスイッチTFTを半数ずつ配置し、ク
シ歯配線にした点にある。クシ歯配線にすることで、デ
ータドライバの動作周波数を半分できると共に、信号線
反転駆動、ドット反転駆動を容易に実現できる。また本
実施例ではクシ歯配線にした場合でも、データドライバ
の個数を減らすことができ、ノイズ源となるデータドラ
イバの占める面積を小さくできる。これによりデータド
ライバからのノイズをシールドしてEMI対策を施すこ
とが容易となり、ノイズの悪影響が外部に漏れること等
を有効に防止できる。またデータドライバへの配線が形
成される回路基板の設計も容易となる。
The fourth characteristic of the present embodiment is that, as shown in FIG. 8, half of the analog switch TFTs are arranged on the upper side and the lower side of the active matrix area 10 to form comb-shaped wiring. By using the comb-like wiring, the operating frequency of the data driver can be halved, and the signal line inversion drive and the dot inversion drive can be easily realized. Further, in the present embodiment, even if the comb-teeth wiring is used, the number of data drivers can be reduced and the area occupied by the data drivers that are noise sources can be reduced. As a result, noise from the data driver can be shielded and EMI countermeasures can be easily taken, and the adverse effects of noise can be effectively prevented from leaking to the outside. Further, it becomes easy to design the circuit board on which the wiring to the data driver is formed.

【0069】実施例3の構成は実施例1に比べて以下の
優位点を持つ。実施例1では、1つのブロックは隣接す
るm個のアナログスイッチTFTで構成される。そして
1番目のブロックに対応する信号線にデータを書き込む
場合には、第1の配線22-1を用いてアナログスイッチ
TFT(20-11、20-12〜20-1m)を同時にオンし
てデータを書き込む。2番目のブロックに書き込む場合
は、アナログスイッチTFT(20-21、20-22〜20
-2m)を同時にオンしてデータを書き込む。このため、
1番目と2番目のブロックに対応するアクティブマトリ
クスエリアの領域の境界R(図1参照)に縞が生じる可
能性がある。またデータドライバから近いブロックに対
応するアクティブマトリクスエリアの領域と遠いブロッ
クのものとでは、駆動条件が異なることになるため、横
方向のクロストークが生じる可能性がある。一方、実施
例3では、1つのブロックは隣接しないm個のアナログ
スイッチTFTで構成されるため、上記したような問題
が生じない。
The configuration of the third embodiment has the following advantages over the first embodiment. In the first embodiment, one block is composed of m adjacent analog switch TFTs. When data is written to the signal line corresponding to the first block, the first switch 22-1 is used to simultaneously turn on the analog switch TFTs (20-11, 20-12 to 20-1m). Write. When writing to the second block, analog switch TFTs (20-21, 20-22 to 20-20
-2m) are turned on at the same time to write data. For this reason,
Stripes may occur at the boundary R (see FIG. 1) of the areas of the active matrix area corresponding to the first and second blocks. Further, since the driving conditions are different between the area of the active matrix area corresponding to the block closer to the data driver and that of the block farther from the data driver, crosstalk in the horizontal direction may occur. On the other hand, in the third embodiment, since one block is composed of m analog switch TFTs that are not adjacent to each other, the above-mentioned problem does not occur.

【0070】(実施例4)実施例4は、図9に示すよう
に、画素TFTが配置されるアクティブマトリクスエリ
ア82と、アナログスイッチTFT部84と、走査ドラ
イバ回路86とを、多結晶シリコンTFTで形成すると
共にガラス基板80上に一体形成する実施例である。こ
こでアナログスイッチTFT部84では、図1及び図7
に示すように、M(n×m)本の信号線に接続されると
共に、m個を1ブロックとしてnブロックに分割される
アナログスイッチTFTを含む。一体形成を行う場合の
製造方法及デバイス構造については、図3を用いて既に
説明した通りである。多結晶シリコンTFTは、移動度
が高いため、アナログスイッチTFTを形成するものと
して最適である。そしてアナログスイッチTFTに要求
されるような低いオン抵抗を有する多結晶シリコンTF
Tを用いれば、走査ドライバ回路の形成も容易である。
本実施例では、この点に着目してアナログスイッチTF
T部84と走査ドライバ回路86とを一体形成してい
る。そして走査ドライバ回路をガラス基板80上に形成
することで、液晶装置の外形寸法の小型化、コストの低
減化を図れる。
Example 4 In Example 4, as shown in FIG. 9, an active matrix area 82 in which pixel TFTs are arranged, an analog switch TFT section 84, a scan driver circuit 86, and a polycrystalline silicon TFT. This is an example in which the glass substrate 80 and the glass substrate 80 are integrally formed. Here, in the analog switch TFT section 84, as shown in FIG.
As shown in FIG. 5, the analog switch TFT is connected to M (n × m) signal lines and is divided into n blocks with m blocks as one block. The manufacturing method and device structure in the case of integrally forming are as already described with reference to FIG. Since the polycrystalline silicon TFT has high mobility, it is most suitable for forming an analog switch TFT. Polycrystalline silicon TF having a low on-resistance required for analog switch TFT
If T is used, the scan driver circuit can be easily formed.
In this embodiment, focusing on this point, the analog switch TF
The T portion 84 and the scan driver circuit 86 are integrally formed. By forming the scan driver circuit on the glass substrate 80, it is possible to reduce the outer dimensions of the liquid crystal device and reduce the cost.

【0071】特に本実施例では、走査ドライバ回路86
を、画素TFT及びアナログスイッチTFTと同一極性
のTFTから成るダイナミック型又はスタティック型の
シフトレジスタにより形成することが望ましい。例えば
画素TFT及びアナログスイッチTFTがNチャネルで
ある場合には、NチャネルのTFTのみから成るシフト
レジスタにより、Pチャネルである場合には、Pチャネ
ルのTFTのみから成るシフトレジスタにより形成す
る。このように同一極性のTFTのみを使用すること
で、製造プロセスの簡易化、回路規模の縮小、コストの
低減化を図れる。なおNチャネルのTFTは移動度が高
い点で優れており、PチャネルのTFTはデバイス特性
が安定している点で優れている。
Particularly in the present embodiment, the scan driver circuit 86
Is preferably formed by a dynamic or static shift register composed of a TFT having the same polarity as the pixel TFT and the analog switch TFT. For example, when the pixel TFT and the analog switch TFT are N-channel, they are formed by a shift register composed of only N-channel TFTs, and when they are P-channel, they are formed by a shift register composed of only P-channel TFTs. By using only TFTs having the same polarity as described above, the manufacturing process can be simplified, the circuit scale can be reduced, and the cost can be reduced. Note that the N-channel TFT is excellent in high mobility, and the P-channel TFT is excellent in stable device characteristics.

【0072】図10(A)に、レオシス型のダイナミッ
ク型シフトレジスタの構成例を示し、図10(B)にそ
のタイミングチャートを示す。CLK1、CLK2はノ
ンオーバラップのクロックであり正電源の代わりにもな
っている。図10(B)に示すように、CLK1=Hレ
ベルで、入力データDINが取り込まれ保持される。次
にCLK2=Hレベルになると、保持されたデータがノ
ードPに転送され保持される。そして次にCLK1=H
レベルになると、ノードPに保持されたデータが、ノー
ドQに出力される。以上のようにしてデータのシフト動
作が行われる。このシフトレジスタの特徴は、電源がG
NDのみでよく、正電源が必要ない点にある。
FIG. 10A shows an example of the structure of a rheosis type dynamic shift register, and FIG. 10B shows a timing chart thereof. CLK1 and CLK2 are non-overlapping clocks and also serve as a substitute for the positive power supply. As shown in FIG. 10B, the input data DIN is captured and held at CLK1 = H level. Next, when CLK2 = H level, the held data is transferred to the node P and held. And then CLK1 = H
When the level is reached, the data held in the node P is output to the node Q. The data shift operation is performed as described above. The feature of this shift register is that the power source is G
There is no need for a positive power supply because only ND is required.

【0073】図11(A)に、レオシス型のダイナミッ
ク型シフトレジスタの他の例を示し、図11(B)にそ
のタイミングチャートを示す。CLK1=Hレベルで入
力データDINが取り込まれノードAに保持される。次
にCLK2=Hレベルになると、保持されたデータがノ
ードB、Cに転送され、ノードCに保持される。そして
次にCLK1=Hレベルになると、保持されたデータが
ノードD、Eに転送される。以上のようにしてデータの
シフト動作が行われる。このシフトレジスタの特徴は、
図10(A)と異なり正電源は必要であるが、容量の数
を減らせる点にある。
FIG. 11A shows another example of the rheosis type dynamic shift register, and FIG. 11B shows a timing chart thereof. When CLK1 = H level, the input data DIN is taken in and held at the node A. Next, when CLK2 = H level, the held data is transferred to the nodes B and C and held in the node C. Then, when CLK1 = H level next, the held data is transferred to the nodes D and E. The data shift operation is performed as described above. The features of this shift register are:
Unlike FIG. 10A, a positive power supply is necessary, but the number of capacitors can be reduced.

【0074】以上説明したダイナミック型シフトレジス
タは、回路構成が簡易であり、回路面積を小さくできる
という利点を有している。
The dynamic shift register described above has the advantages that the circuit structure is simple and the circuit area can be reduced.

【0075】図12(A)に、ブートストラップド・ロ
ード付きの2相スタティック型シフトレジスタの構成例
を示し、図12(B)にそのタイミングチャートを示
す。CLK1=Hレベルで入力データDINが読み込ま
れ、ノードP及びQにスタティックに保持される。次に
CLK2=Hとなると、保持されたデータがノードRに
出力される。以上のようにしてデータのシフト動作が行
われる。このシフトレジスタは回路構成は複雑である
が、スタティックにデータを保持できるため、雑音に強
いという利点を有する。
FIG. 12A shows a configuration example of a two-phase static shift register with bootstrapped load, and FIG. 12B shows a timing chart thereof. The input data DIN is read at CLK1 = H level and statically held in the nodes P and Q. Next, when CLK2 = H, the held data is output to the node R. The data shift operation is performed as described above. Although this shift register has a complicated circuit configuration, it has an advantage of being resistant to noise because it can hold data statically.

【0076】以上の構成のシフトレジスタによれば、全
てのTFTをNチャネルで構成できるため、Nチャネル
のアナログスイッチTFTと画素TFTとを基板上に一
体形成した場合に、製造プロセスの簡易化、回路規模の
縮小化等を図れる。
According to the shift register having the above structure, all the TFTs can be formed by N-channels. Therefore, when the N-channel analog switch TFTs and the pixel TFTs are integrally formed on the substrate, the manufacturing process can be simplified. The circuit scale can be reduced.

【0077】(実施例5)図13(A)に実施例5の構
成例を示し、図13(B)にCD面での断面図を示す。
液晶材料を封入するためのシール部90がCF基板98
とTFT基板100の間に設けられている。液晶材料は
封入口102により封入され、封入口102は封止材1
04により封止される。データドライバ106、10
8、走査ドライバ110は、図6(A)と同様に液晶パ
ネルの同一辺に設けられており、回路基板112には配
線、コンデンサ等が設けられている。
(Fifth Embodiment) FIG. 13A shows an example of the structure of the fifth embodiment, and FIG. 13B shows a sectional view taken along the CD plane.
The seal portion 90 for enclosing the liquid crystal material is the CF substrate 98.
And the TFT substrate 100. The liquid crystal material is sealed by the sealing port 102, and the sealing port 102 is the sealing material 1.
It is sealed by 04. Data driver 106, 10
8. The scan driver 110 is provided on the same side of the liquid crystal panel as in FIG. 6A, and the circuit board 112 is provided with wiring, capacitors and the like.

【0078】本実施例では、シール部90が二重構造に
なっており、液晶材料が封入される第1の封入エリア9
2と、第1の封入エリア92から分離され乾燥した空気
等の気体が封入される第2の封入エリア94が設けられ
る。本実施例の第1の特徴は、アナログスイッチTF
T、或いはアナログスイッチTFT及びその配線を、こ
の第2の封入エリア94に形成した点にある。このよう
にすることで、図13(B)に示すように、アナログス
イッチTFT102、その配線を、乾燥した空気等の気
体で封入できる。これにより、アナログスイッチTF
T、配線領域での耐湿性を向上できる。水分による腐食
の度合いは電界強度に依存し、アナログスイッチTFT
は前述のように電流が多く流れ電界強度が高い部分が多
い。従って、アナログスイッチTFTを気体で封入し、
耐湿性を向上させれば、信頼性の向上を図れ、しきい値
電圧のシフト量も更に小さくできる。またアナログスイ
ッチTFTを気体で封入することで、絶縁膜を使用しな
くても回路の保護が可能になる。そしてアナログスイッ
チTFTの上方に、誘電率の高い絶縁膜、液晶材料が存
在する場合に比べ、配線に寄生する容量等を低減でき
る。これにより表示特性を向上できる。
In this embodiment, the seal portion 90 has a double structure and the first enclosed area 9 in which the liquid crystal material is enclosed.
2 and a second enclosed area 94 which is separated from the first enclosed area 92 and in which a gas such as dry air is enclosed. The first feature of this embodiment is that the analog switch TF is used.
The point is that T or the analog switch TFT and its wiring are formed in the second enclosed area 94. By doing so, as shown in FIG. 13B, the analog switch TFT 102 and its wiring can be sealed with a gas such as dry air. As a result, the analog switch TF
T, the moisture resistance in the wiring region can be improved. The degree of corrosion due to moisture depends on the electric field strength.
As described above, there are many areas where a large amount of current flows and the electric field strength is high. Therefore, enclose the analog switch TFT with gas,
If the moisture resistance is improved, the reliability can be improved and the shift amount of the threshold voltage can be further reduced. Further, by encapsulating the analog switch TFT with gas, the circuit can be protected without using an insulating film. Then, as compared with the case where an insulating film having a high dielectric constant and a liquid crystal material are present above the analog switch TFT, the capacitance parasitic on the wiring can be reduced. This can improve the display characteristics.

【0079】本実施例の第2の特徴は、図13(A)に
示すように、アクティブマトリクスエリア(表示画面)
96の上側及び下側に第2の封入エリア94を設け、右
側(又は左側)に液晶材料の封入口102を設け、上側
及び下側の第2の封入エリア94に、アナログスイッチ
TFTを半数ずつ配置した点にある。このようにするこ
とでクシ歯配線が可能となり、ドット反転駆動等の実現
も容易となる。そしてアクティブマトリクスエリア96
右側には、第2の封入エリア94もデータドライバ10
6、108、走査ドライバ110も設けられていないた
め、この右側から液晶材料を封入することができる。な
お本実施例では、第2の封入エリアは、アクティブマト
リクスエリア96の少なくとも上下に設けられていれば
よく、例えば図13(A)のEに示す部分の封入エリア
は必ずしも必要ない。しかしながら、Eに示す部分に第
2の封入エリアを設ければ、例えば図4のDに示すよう
な配線領域での寄生容量を減らすことができ、表示特性
の向上を期待できる。
The second feature of this embodiment is that, as shown in FIG. 13A, an active matrix area (display screen).
Second enclosing areas 94 are provided on the upper side and the lower side of 96, an enclosing port 102 of the liquid crystal material is provided on the right side (or the left side), and half the analog switch TFTs are provided in the second enclosing areas 94 on the upper side and the lower side. It is at the point where it is placed. By doing so, comb-teeth wiring is possible, and dot inversion drive and the like are easily realized. And the active matrix area 96
On the right side, the second enclosed area 94 also includes the data driver 10.
6, 108 and the scan driver 110 are not provided, the liquid crystal material can be sealed from the right side. In addition, in the present embodiment, the second enclosed area may be provided at least above and below the active matrix area 96, and for example, the enclosed area indicated by E in FIG. 13A is not necessarily required. However, if the second enclosed area is provided in the portion indicated by E, the parasitic capacitance in the wiring region as shown by D in FIG. 4 can be reduced, and the display characteristics can be expected to be improved.

【0080】第2の封入エリア94への気体の封入は例
えば以下のようにして実現する。まずシール部90を基
板上に印刷し、CF基板98とTFT基板100とを張
り合わせ、真空雰囲気にする。この時、例えば図13
(A)のFに示す部分等に小さな封入口を形成してお
く。次に、封入口102の付近に液晶材料を置き、大気
雰囲気に戻すと、液晶材料が封入口102を介して第1
の封入エリア92に流れ込む。この時、第2の封入エリ
ア94には、F等に形成した封入口を介して気体が流れ
込む。真空状態を解除した時の大気の状態を乾燥した空
気の状態としておけば、第2の封入エリア94に乾燥し
た空気が流れ込む。その後、封入口102を封止材10
4により封止し、Fの部分の封入口も所与の封止材によ
り封止する。これにより、第1の封入エリア92には液
晶材料を、第2の封入エリア94には乾燥した空気等を
封入できる。
Encapsulation of gas in the second encapsulation area 94 is realized as follows, for example. First, the seal portion 90 is printed on the substrate, the CF substrate 98 and the TFT substrate 100 are attached to each other, and a vacuum atmosphere is created. At this time, for example, in FIG.
A small sealing port is formed in the portion indicated by F in (A). Next, when the liquid crystal material is placed near the filling port 102 and returned to the atmosphere, the liquid crystal material is allowed to flow through the filling port 102 to the first position.
Flows into the enclosed area 92. At this time, gas flows into the second enclosed area 94 via the enclosed port formed in F or the like. If the atmospheric state when the vacuum state is released is set to the dry air state, the dry air flows into the second enclosed area 94. After that, the sealing port 102 is filled with the sealing material 10.
4, and the sealing port of the F portion is also sealed with a given sealing material. As a result, liquid crystal material can be enclosed in the first enclosed area 92, and dry air or the like can be enclosed in the second enclosed area 94.

【0081】アナログスイッチTFTの保護、耐湿性の
改善を図る他の手法としては、図14に示すように、ア
ナログスイッチTFT102、或いはアナログスイッチ
TFT及びその配線を、液晶材料よりも誘電率の低い絶
縁膜114で覆う手法が考えられる。絶縁膜114で覆
うことで、アナログスイッチTFT102を構成する配
線等が腐食するのを防止でき、信頼性を向上できる。ま
た誘電率の低い絶縁膜を用いることで、寄生容量を低減
でき、表示特性を向上できる。
As another method for protecting the analog switch TFT and improving the moisture resistance, as shown in FIG. 14, the analog switch TFT 102 or the analog switch TFT and its wiring are insulated with a dielectric constant lower than that of the liquid crystal material. A method of covering with the film 114 is possible. By covering with the insulating film 114, it is possible to prevent the wiring and the like that form the analog switch TFT 102 from being corroded and improve the reliability. In addition, by using an insulating film having a low dielectric constant, parasitic capacitance can be reduced and display characteristics can be improved.

【0082】なお、寄生容量を更に低減するためには、
アナログスイッチTFTのみならず、アクティブマトリ
クスエリア96に形成される信号線をも、液晶材料より
も誘電率の低い絶縁膜で覆うことが望ましい。信号線の
上には誘電率の高い液晶材料104が存在するため、信
号線に寄生する容量は非常に大きなものとなる。信号線
の上を、誘電率の低い絶縁膜で覆えば、この問題を解決
でき、アナログスイッチTFTを流れる充放電電流を小
さくでき、表示特性、信頼性の向上を図れる。
In order to further reduce the parasitic capacitance,
It is desirable to cover not only the analog switch TFTs but also the signal lines formed in the active matrix area 96 with an insulating film having a dielectric constant lower than that of the liquid crystal material. Since the liquid crystal material 104 having a high dielectric constant exists on the signal line, the capacitance parasitic on the signal line becomes extremely large. By covering the signal line with an insulating film having a low dielectric constant, this problem can be solved, the charge / discharge current flowing through the analog switch TFT can be reduced, and the display characteristics and reliability can be improved.

【0083】(実施例6)実施例6は液晶装置の駆動方
法に関する実施例である。実施例1、3で説明したよう
に、アナログスイッチTFTのしきい値電圧のシフト量
を適正なものにするためには、アナログスイッチTFT
のソース領域に供給する入力信号の振幅を5V以下にす
ることが望ましい。しかしながら、この場合、通常の駆
動方法を用いると以下のような問題が生じる。
Example 6 Example 6 is an example relating to a method of driving a liquid crystal device. As described in Embodiments 1 and 3, in order to make the shift amount of the threshold voltage of the analog switch TFT appropriate, the analog switch TFT
It is desirable to set the amplitude of the input signal supplied to the source region of 5 V or less. However, in this case, the following problems occur when the normal driving method is used.

【0084】図15に、フィールド反転駆動を行った場
合の駆動波形の例を示す。液晶は交流駆動する必要があ
るため、信号線に加える信号Vsを、所与の電位Vcを
中心に所与の期間毎に極性反転する必要がある。このた
め図15に示すようにVsの振幅は非常に広いものとな
る。そして通常のTN液晶では±5程度の電圧を印加す
る必要があるため、VSの振幅も10V程度必要とな
る。なお対向電極に与える電位Vcomは、画素TFT
がオフするときに生じる突き抜け電圧を補償するため
に、Vsの中心電位Vcよりも△Vだけ低い電位となっ
ている。ここで△Vの平均値=Vc−Vcomの関係が
成り立っている。
FIG. 15 shows an example of drive waveforms when field inversion drive is performed. Since the liquid crystal needs to be driven by an alternating current, it is necessary to invert the polarity of the signal Vs applied to the signal line for each given period centered on a given potential Vc. Therefore, the amplitude of Vs becomes extremely wide as shown in FIG. Since it is necessary to apply a voltage of about ± 5 to a normal TN liquid crystal, the VS amplitude is also required to be about 10V. The potential Vcom applied to the counter electrode is the pixel TFT.
In order to compensate the punch-through voltage that occurs when is turned off, the potential is set to a potential lower than the central potential Vc of Vs by ΔV. Here, the relationship of the average value of ΔV = Vc−Vcom is established.

【0085】このように図15に示す駆動波形では、V
sの振幅を10V程度と広くする必要がある。従って、
アナログスイッチTFTの入力信号の振幅も広くする必
要があり、入力信号の振幅を5V以下にできない。そこ
で本実施例では、図16に示すように、対向電極に与え
る電位の前記入力信号に対する極性を1水平走査期間毎
に反転させる駆動を行っている(以下、1Hコモン振り
駆動と呼ぶ)。図15では、Vsの極性をVcを中心に
して1フィールド毎に反転させていたが、1Hコモン振
り駆動では、Vcomの極性が1水平走査期間毎に反転
するため、Vsの極性反転を行う必要がない。このため
Vsの振幅を小さくすることができる。これにより、表
示品質を保ちながらアナログスイッチTFTの入力信号
を5V以下にすることが可能となる。更にデータドライ
バを低動作電圧化でき、5V耐圧の製造プロセスで形成
することが可能となり、データドライバの小型化、低消
費電力化、低コスト化を図れる。このように1Hコモン
振り駆動によれば、アナログスイッチTFTの信頼性向
上と、データドライバの低動作電圧化等を両立できる。
なお図16では、突き抜け電圧による悪影響を防止する
ため、△Vの平均値=Vsの平均値−Vcomの平均値
となる関係を成り立たせている。
Thus, in the drive waveform shown in FIG. 15, V
It is necessary to widen the amplitude of s to about 10V. Therefore,
The amplitude of the input signal of the analog switch TFT also needs to be wide, and the amplitude of the input signal cannot be 5 V or less. Therefore, in this embodiment, as shown in FIG. 16, the polarity of the potential applied to the counter electrode with respect to the input signal is inverted every horizontal scanning period (hereinafter referred to as 1H common swing drive). In FIG. 15, the polarity of Vs is inverted for each field centering on Vc, but in 1H common swing drive, the polarity of Vcom is inverted for each horizontal scanning period, so it is necessary to invert the polarity of Vs. There is no. Therefore, the amplitude of Vs can be reduced. As a result, the input signal of the analog switch TFT can be set to 5 V or less while maintaining the display quality. Further, the data driver can be made to have a low operating voltage and can be formed by a manufacturing process having a withstand voltage of 5 V, so that the data driver can be downsized, the power consumption can be reduced, and the cost can be reduced. As described above, according to the 1H common swing drive, it is possible to improve the reliability of the analog switch TFT and reduce the operating voltage of the data driver.
Note that, in FIG. 16, in order to prevent the adverse effect due to the punch-through voltage, the relationship of the average value of ΔV = the average value of Vs−the average value of Vcom is established.

【0086】次に図17を用いて本実施例の他の駆動方
法を説明する。図17では、アナログスイッチTFTの
入力信号を5V以下にするため、走査線毎の4値ゲート
駆動(以下、1H4値ゲート駆動と呼ぶ)を用いてい
る。1H4値ゲート駆動では、図17に示すように、走
査線に与える信号Vgate1、Vgate2に選択電
位、非選択電位、非選択電位よりも電位の低い第1の電
位、非選択電位よりも電位の高い第2の電位を持たせ
る。そして選択電位から第1の電位を一定期間保った後
に非選択電位になる場合と、選択電位から第2の電位を
一定期間保った後に非選択電位になる場合とを走査線毎
に交互に切り替える。ここで図16とは異なりVcom
の電位は切り替えられず一定になる。またこの1H4値
ゲート駆動では、画素電極と前段の走査線との間に保持
容量が形成されている。図17に示すように選択期間T
1後に例えばT2として2水平走査期間分だけ走査線に
非選択電位とは異なる電位が与えられる。そしてT2後
は、Vgate1の走査線ではV1だけ保持容量の電位
が上げられ、一方、Vgate2の走査線ではV2だけ
保持容量の電位が下げられる。これによりVcomを極
性反転した場合と同様の効果を得ることができる。従っ
てVsを極性反転する必要がなくなり、Vsの振幅を小
さくでき、アナログスイッチTFTの入力信号を5V以
下にすることが可能となる。この結果、信頼性の向上、
データドライバの低動作電圧化を図れる。
Next, another driving method of this embodiment will be described with reference to FIG. In FIG. 17, in order to set the input signal of the analog switch TFT to 5 V or less, 4-value gate drive for each scanning line (hereinafter referred to as 1H 4-value gate drive) is used. In the 1H four-value gate drive, as shown in FIG. 17, the signals Vgate1 and Vgate2 supplied to the scanning line have a selection potential, a non-selection potential, a first potential lower than the non-selection potential, and a potential higher than the non-selection potential. It has a second potential. Then, the case where the selection potential becomes the non-selection potential after the first potential is maintained for a certain period and the case where the selection potential becomes the non-selection potential after the second potential is maintained for the certain period are alternately switched for each scanning line. . Here, unlike FIG. 16, Vcom
The electric potential of is constant without switching. Further, in this 1H 4-value gate drive, a storage capacitor is formed between the pixel electrode and the preceding scanning line. As shown in FIG. 17, the selection period T
After one, for example, as T2, a potential different from the non-selection potential is applied to the scanning line for two horizontal scanning periods. After T2, the potential of the storage capacitor is increased by V1 on the scanning line of Vgate1, while the potential of the storage capacitor is decreased by V2 on the scanning line of Vgate2. As a result, the same effect as when the polarity of Vcom is inverted can be obtained. Therefore, it is not necessary to reverse the polarity of Vs, the amplitude of Vs can be reduced, and the input signal of the analog switch TFT can be set to 5 V or less. As a result, improved reliability,
The operating voltage of the data driver can be lowered.

【0087】1Hコモン振り駆動では、対向電極に与え
る電位を変化させるだけでよいため、実現が容易である
という利点がある。また1Hコモン振り駆動では、対向
電極の電位を極性反転しなければならないため、消費電
力が増加するという問題点がある。一方、1H4値ゲー
ト電極駆動によれば、対向電極の電位は一定であるため
消費電力を少なくできる。しかしながら走査線に与える
電位を制御する走査ドライバ回路が複雑になるという問
題点がある。
The 1H common swing drive has an advantage that it can be easily realized because only the potential applied to the counter electrode needs to be changed. Further, in the 1H common swing drive, since the polarity of the potential of the counter electrode has to be inverted, there is a problem that power consumption increases. On the other hand, according to the 1H 4-value gate electrode driving, the electric potential of the counter electrode is constant, so that power consumption can be reduced. However, there is a problem that the scan driver circuit that controls the potential applied to the scan line becomes complicated.

【0088】次に図18(A)、(B)を用いて本実施
例の更なる他の駆動方法を説明する。この駆動法では、
図4、図8に示すように、アクティブマトリクスエリア
の上側及び下側にアナログスイッチTFTを半数ずつ配
置すると共に、信号線をクシ歯配線にする。そしてアナ
ログスイッチTFTの入力信号の振幅を5V以下にする
と共に、隣接する信号線に与える電位の対向電極電位に
対する極性を反転させる信号線反転(ソースライン反
転)駆動を行う。例えば図18(B)に示すように、上
側のアナログスイッチTFTの出力信号の範囲を、第1
フィールドでは5V〜10Vとし、第2フィールドでは
0〜5Vとする。一方、下側のアナログスイッチTFT
の出力信号の範囲を、第1フィールドでは0V〜5Vと
し、第2フィールドでは5〜10Vとする。またVco
mは5VのDC電圧にする。このようにすることで、1
フィールドの期間内では、アナログスイッチTFTの出
力信号の振幅は5V以下となり、入力信号の振幅も5V
以下にできる。そして第1フィールドから第2フィール
ドに切り替わると、上側のアナログスイッチTFTの出
力信号範囲は5〜10Vから0〜5Vに切り替わりVc
omを中心に極性反転する。一方、下側のアナログスイ
ッチTFTの出力信号範囲も0〜5Vから5〜10Vに
切り替わりVcomを中心に極性反転する。従って、液
晶に印加されるDC電圧を0Vにできる。即ちこの駆動
方法によれば、アナログスイッチTFTの入力信号の振
幅を5V以下にでき、しきい値電圧のシフト量を適正化
できると共に、液晶にDC電圧が印加されることを防止
できる。
Next, still another driving method of this embodiment will be described with reference to FIGS. 18 (A) and 18 (B). With this driving method,
As shown in FIGS. 4 and 8, half of the analog switch TFTs are arranged on the upper side and the lower side of the active matrix area, and the signal lines are comb-teeth wiring. Then, the amplitude of the input signal of the analog switch TFT is set to 5 V or less, and signal line inversion (source line inversion) driving is performed to invert the polarity of the potential applied to the adjacent signal line with respect to the counter electrode potential. For example, as shown in FIG. 18B, the range of the output signal of the upper analog switch TFT is set to the first
The field is 5V to 10V, and the second field is 0 to 5V. On the other hand, the lower analog switch TFT
The output signal range is set to 0V to 5V in the first field and 5 to 10V in the second field. Also Vco
m is a DC voltage of 5V. By doing this, 1
Within the field period, the amplitude of the output signal of the analog switch TFT is 5V or less, and the amplitude of the input signal is 5V.
You can: When the first field is switched to the second field, the output signal range of the upper analog switch TFT is switched from 5-10V to 0-5V and Vc
The polarity is inverted around om. On the other hand, the output signal range of the lower analog switch TFT is also switched from 0 to 5V to 5 to 10V, and the polarity is inverted around Vcom. Therefore, the DC voltage applied to the liquid crystal can be set to 0V. That is, according to this driving method, the amplitude of the input signal of the analog switch TFT can be set to 5 V or less, the shift amount of the threshold voltage can be optimized, and the DC voltage can be prevented from being applied to the liquid crystal.

【0089】以下、表示品質の向上等を図るための駆動
方法の種々の手法について説明する。
Various driving methods for improving display quality will be described below.

【0090】本実施例では、図19のPに示すように、
水平ブランキング期間において、全てのアナログスイッ
チTFTをオフさせる期間を設けている。図19におい
てG1〜Gnはブロック選択信号であり、図1、図7の
第1の配線22-1〜22-nに与えられる信号である。例
えばPに示すオフ期間の間に対向電極Vcomを極性反
転すれば(1Hコモン振り駆動)、低消費電力化が可能
となる。即ちアナログスイッチTFTをオフにすると信
号線等はフローティング状態になる。従って、この時に
Vcomを極性反転すれば、信号線等と対向電極とで形
成される寄生容量での充放電電流を無くすことができ
る。また1H4値ゲート駆動の場合には、Pに示すオフ
期間の間に、走査線に与える電位を変化させれば、低消
費電力化等を図れる。またこの手法で、アナログスイッ
チTFTがオフし信号線がフローティング状態になるの
は水平ブランキング期間であるため、信号線がフローテ
ィング状態になることで表示特性が劣化する等の問題も
ない。またアナログスイッチTFTのオフ期間を設ける
ことで、この期間にデータドライバで発生したノイズ等
が信号線に伝わることを防止できる。
In this embodiment, as shown in P of FIG.
In the horizontal blanking period, a period for turning off all the analog switch TFTs is provided. In FIG. 19, G1 to Gn are block selection signals, which are signals given to the first wirings 22-1 to 22-n in FIGS. For example, if the counter electrode Vcom is reversed in polarity during the off period indicated by P (1H common swing drive), low power consumption can be achieved. That is, when the analog switch TFT is turned off, the signal line and the like are in a floating state. Therefore, by reversing the polarity of Vcom at this time, it is possible to eliminate the charge / discharge current in the parasitic capacitance formed by the signal line and the counter electrode. Further, in the case of 1H 4-value gate driving, power consumption can be reduced by changing the potential applied to the scanning line during the off period indicated by P. Further, in this method, the analog switch TFT is turned off and the signal line is in the floating state during the horizontal blanking period, so that there is no problem that the display characteristic is deteriorated due to the floating state of the signal line. Further, by providing the off period of the analog switch TFT, it is possible to prevent noise or the like generated in the data driver from being transmitted to the signal line during this period.

【0091】また本実施例では、図20のQ、Rに示す
ように、Vcomの極性を反転させた後に全てのアナロ
グスイッチTFTをオンさせ、信号線に所与のリセット
電位を与えるリセット期間を設けている。このようにデ
ータ書き込み期間の前にリセット期間を設け信号線の電
位を所与のリセット電位に設定すれば、前回に書かれた
データが信号線等に残存しクロストークが生じるという
問題を解消できる。また図20では、Vcomを極性反
転した後に信号線をリセット電位に設定する。従ってデ
ータの書き込みを行う前に、信号線の電位を、標準的な
リセット電位にプリチャージできることになり、その後
のデータの書き込みが容易となる。
Further, in this embodiment, as shown in Q and R of FIG. 20, all analog switch TFTs are turned on after inverting the polarity of Vcom, and a reset period for applying a given reset potential to the signal line is set. It is provided. Thus, by providing the reset period before the data writing period and setting the potential of the signal line to a given reset potential, the problem that the previously written data remains in the signal line or the like and crosstalk occurs can be solved. . Further, in FIG. 20, the signal line is set to the reset potential after the polarity of Vcom is inverted. Therefore, the potential of the signal line can be precharged to the standard reset potential before data writing, and the subsequent data writing becomes easy.

【0092】また本実施例では、図21に示すように、
ラインメモリを用いて映像信号のデータの並び替え処理
を行っている。即ち図7に示す構成の液晶装置では、例
えば第1の配線22-1が選択されると、隣接しないアナ
ログスイッチTFT(20-11、20-21〜20-m1)が
接続される信号線に対して第2の配線24-1、24-2〜
24-mを介してデータが同時に書き込まれる。この時、
データが書き込まれる信号線は隣接しないため、映像信
号のデータをそのまま書き込むことはできない。そこで
本実施例では、図21に示すように、ラインメモリを用
いてデータの並び替え処理を行い、並び替え処理が施さ
れた信号を、第2の配線及び隣接しないm個のアナログ
スイッチTFTを介して信号線に書き込んでいる。この
ようにすることで図7のような構成でも、適切なデータ
を信号線に書き込むことができる。そして図7の構成に
よれば、図1の構成に比べ、ブロック間の境界で縞が発
生せず、またデータドライバから近いブロックと遠いブ
ロックとの間で駆動条件をほぼ同一にでき、表示特性を
向上できる。
Further, in this embodiment, as shown in FIG.
The line memory is used to sort the data of the video signal. That is, in the liquid crystal device having the configuration shown in FIG. 7, for example, when the first wiring 22-1 is selected, the analog switch TFTs (20-11, 20-21 to 20-m1) which are not adjacent to each other are connected to the signal line. On the other hand, the second wirings 24-1, 24-2 ...
Data is written simultaneously via 24-m. At this time,
Since the signal lines to which data is written are not adjacent to each other, the data of the video signal cannot be written as it is. In view of this, in this embodiment, as shown in FIG. 21, data rearrangement processing is performed using a line memory, and the rearranged processing signals are output to the second wiring and m non-adjacent analog switch TFTs. Writing to the signal line via. By doing so, appropriate data can be written in the signal line even with the configuration shown in FIG. 7. According to the configuration of FIG. 7, as compared with the configuration of FIG. 1, stripes do not occur at the boundaries between blocks, and driving conditions can be made substantially the same between blocks near and far from the data driver, and display characteristics can be improved. Can be improved.

【0093】(実施例7)実施例7は、アナログスイッ
チTFTの突き抜け電圧の補償に関する実施例である。
図22(A)にアナログスイッチTFTの等価回路を示
す。アナログスイッチTFTがオフする瞬間に生じる突
き抜け電圧△Vは、下式のように表せる。 △V=△Vg×Cgd/(Cgd+CO) (1) ここで△Vgは、アナログスイッチTFTの選択信号V
gの電圧変化量である。またCgdは、アナログスイッ
チTFTのゲート・ドレイン間容量である。
(Embodiment 7) Embodiment 7 is an embodiment relating to the compensation of the punch-through voltage of the analog switch TFT.
FIG. 22A shows an equivalent circuit of the analog switch TFT. The punch-through voltage ΔV generated at the moment when the analog switch TFT is turned off can be expressed by the following equation. ΔV = ΔVg × Cgd / (Cgd + CO) (1) where ΔVg is the selection signal V of the analog switch TFT
It is the amount of voltage change of g. Cgd is the gate-drain capacitance of the analog switch TFT.

【0094】TFTのゲート・ドレイン間容量Cgd
は、図22(B)に示すように、重なり容量Cgd0と
反転層120によるチャネル容量Cgdcとの和とな
る。重なり容量Cgd0にはゲートバイアス依存性はな
いが、チャネル容量Cgdcにはゲートバイアス依存性
がある。即ち図22(C)に示すように、チャネル容量
Cgdcは、ゲート・ドレイン間電圧Vgdがしきい値
電圧Vthを超えると増加する。
Gate-drain capacitance Cgd of TFT
22 is the sum of the overlapping capacitance Cgd0 and the channel capacitance Cgdc of the inversion layer 120, as shown in FIG. The overlap capacitance Cgd0 has no gate bias dependence, but the channel capacitance Cgdc has gate bias dependence. That is, as shown in FIG. 22C, the channel capacitance Cgdc increases when the gate-drain voltage Vgd exceeds the threshold voltage Vth.

【0095】一方、アナログスイッチTFTの駆動タイ
ミングチャートは図22(D)のように表される。ここ
で、アナログスイッチTFTへの入力信号Vinが+V
1の場合(ケース1)と、+V2の場合(ケース2)と
を考える。アナログスイッチTFTがオフする瞬間に、
いずれの場合も上式(1)にしたがった突き抜け電圧が
発生するが、ケース1とケース2とではゲートバイアス
が異なるため、見かけ上のゲート・ドレイン間容量Cg
dが異なってくる。即ち図22(C)に示すように、ケ
ース1の方がケース2よりも反転層120のチャネル容
量Cgdcが寄与する範囲のゲートバイアスを多く用い
ているため、ケース1の方が見かけ上のCgdの値が大
きくなる。従って上式(1)から明らかなように、図2
2(D)に示す△Vaと△Vbとの間には、 △Va>△Vb (2) の関係が成立することになる。即ち、アナログスイッチ
TFTの入力信号Vinの大小により突き抜け電圧の値
が変化し、これにより次のような問題が生じる。
On the other hand, the drive timing chart of the analog switch TFT is shown in FIG. Here, the input signal Vin to the analog switch TFT is + V
Consider the case of 1 (case 1) and the case of + V2 (case 2). At the moment when the analog switch TFT turns off,
In either case, the punch-through voltage according to the above equation (1) is generated, but since the gate bias is different between case 1 and case 2, the apparent gate-drain capacitance Cg
d is different. That is, as shown in FIG. 22C, since the case 1 uses more gate bias in the range in which the channel capacitance Cgdc of the inversion layer 120 contributes than the case 2, the case 1 has an apparent Cgd. The value of increases. Therefore, as is clear from the above equation (1), as shown in FIG.
The relationship of ΔVa> ΔVb (2) is established between ΔVa and ΔVb shown in 2 (D). That is, the value of the punch-through voltage changes depending on the magnitude of the input signal Vin of the analog switch TFT, which causes the following problem.

【0096】図23(A)において、Pは、突き抜け電
圧が無いとした場合のアナログスイッチTFTの出力特
性であり、Qは、実際のアナログスイッチTFTの出力
特性である。本来は、液晶には±V1〜±V2の正負対
称な信号が印加されるべきだが、突き抜け電圧が発生す
ることで、±V1’〜±V2’の正負非対称な信号が出
力される。このため液晶にDC電圧が印加され、残像や
焼きつきの問題が生じる。しかも、突き抜け電圧は、上
式(2)に示すようにバイアス条件により大きさが異な
るため、液晶に印加される電圧の白レベルと黒レベルの
間の電圧も異なるものとなる。即ち本来とは異なる階調
表示となってしまう。
In FIG. 23A, P is the output characteristic of the analog switch TFT when there is no punch-through voltage, and Q is the actual output characteristic of the analog switch TFT. Originally, a positive / negative symmetrical signal of ± V1 to ± V2 should be applied to the liquid crystal, but a positive / negative asymmetrical signal of ± V1 ′ to ± V2 ′ is output when a punch-through voltage is generated. For this reason, a DC voltage is applied to the liquid crystal, and problems such as afterimage and image sticking occur. Moreover, since the punch-through voltage has a different magnitude depending on the bias condition as shown in the above equation (2), the voltage applied to the liquid crystal is also different between the white level and the black level. That is, the gradation display is different from the original one.

【0097】そこで本実施例では、アナログスイッチT
FTのソース領域に供給する入力信号の電位の大小によ
り変化する突き抜け電圧を補償する補正を行った入力信
号を、アナログスイッチトランジスタのソース領域に供
給している。例えば図23(B)において、Rは、補正
が行われたアナログスイッチTFTの入力信号であり、
Sは、その場合のアナログスイッチTFTの出力特性で
ある。このようにアナログスイッチTFTの突き抜け電
圧をあらかじめ補正した入力信号を用いれば、突き抜け
電圧によって電圧シフトした信号を、±V1〜±V2の
正負対称な信号にすることができる。これにより残像や
焼きつきの問題を回避できると共に、適正な階調表示が
可能となる。
Therefore, in this embodiment, the analog switch T
An input signal corrected to compensate for a punch-through voltage that varies depending on the magnitude of the potential of the input signal supplied to the source region of the FT is supplied to the source region of the analog switch transistor. For example, in FIG. 23B, R is an input signal of the analog switch TFT that has been corrected,
S is the output characteristic of the analog switch TFT in that case. In this way, by using the input signal in which the punch-through voltage of the analog switch TFT is corrected in advance, the signal voltage-shifted by the punch-through voltage can be made a positive / negative symmetrical signal of ± V1 to ± V2. As a result, it is possible to avoid the problem of afterimage and image sticking, and it is possible to display an appropriate gradation.

【0098】突き抜け電圧を補償する補正の手法として
は、種々のものが考えられる。例えば実際の液晶装置に
おいて突き抜け電圧等を実測する。そして実測した突き
抜け電圧を△Va、△Vbとした場合に、図23(B)
のRに示すような変換を行うルックアップテーブルを設
け、このルックアップテーブルによりアナログスイッチ
TFTの入力信号を変換する。より具体的には、デジタ
ルの映像信号或いはアナログの映像信号をA/D変換し
たものに対して、上記ルックアップテーブルを用いて補
正を行う。そして補正を行った信号をD/A変換してア
ナログスイッチTFTに入力すればよい。
Various correction methods for compensating the penetration voltage can be considered. For example, the penetration voltage or the like is actually measured in an actual liquid crystal device. Then, when the measured punch-through voltages are ΔVa and ΔVb, FIG.
A lookup table for performing conversion as shown by R is provided, and the input signal of the analog switch TFT is converted by this lookup table. More specifically, a digital video signal or an analog video signal A / D converted is corrected using the lookup table. Then, the corrected signal may be D / A converted and input to the analog switch TFT.

【0099】(実施例8)本実施例は、アナログスイッ
チTFTが設けられた液晶装置を内蔵する表示システム
に関する実施例である。図24において、コンピュータ
等のアナログの映像信号発生装置130から発生された
アナログR、G、Bの映像信号はA/Dコンバータ13
2でデジタル信号に変換される。信号源にビデオ装置等
を用いる場合には、アナログR、G、Bの映像信号に変
換した上でA/Dコンバータ132に入力させる。もち
ろん、信号源がデジタル映像信号を発生する場合にはこ
のA/Dコンバータ132は不要となる。次に、ライン
メモリ134を用いてデータの並び替え処理を行う。即
ち図7に示す構成の液晶装置では、隣接しない信号線に
同時にデータを書き込む必要があるため、図21で既に
説明したようなデータの並べ替え処理が必要となる。並
べ替え処理を行うと、複数のデータを同時に書き込むこ
とが可能となり、データ転送周波数を低下させることが
可能となる。この場合には、データ転送周波数の変換処
理を周波数変換回路136により行う。周波数変換が行
われた信号は、D/Aコンバータを内蔵するデータドラ
イバ138に入力される。データ転送周波数を低くする
ことで、データドライバ138も低速で動かすことが可
能となり、データドライバ138の低コスト化、回路規
模の縮小が可能となる。データドライバ138の出力は
アナログスイッチTFT部140に入力され、これによ
り信号線にデータが書き込まれる。
(Embodiment 8) This embodiment relates to a display system incorporating a liquid crystal device provided with an analog switch TFT. In FIG. 24, analog R, G, and B video signals generated from an analog video signal generator 130 such as a computer are A / D converters 13.
At 2, it is converted into a digital signal. When a video device or the like is used as a signal source, it is converted into analog R, G, B video signals and then input to the A / D converter 132. Of course, when the signal source generates a digital video signal, this A / D converter 132 is unnecessary. Next, data rearrangement processing is performed using the line memory 134. That is, in the liquid crystal device having the configuration shown in FIG. 7, since it is necessary to write data to signal lines that are not adjacent to each other at the same time, the data rearrangement process described above with reference to FIG. 21 is required. By performing the rearrangement processing, it is possible to write a plurality of data at the same time, and it is possible to reduce the data transfer frequency. In this case, the data transfer frequency conversion processing is performed by the frequency conversion circuit 136. The frequency-converted signal is input to the data driver 138 having a D / A converter. By lowering the data transfer frequency, the data driver 138 can also be operated at low speed, and the cost of the data driver 138 can be reduced and the circuit scale can be reduced. The output of the data driver 138 is input to the analog switch TFT section 140, whereby data is written in the signal line.

【0100】なお図4、図8に示すように、アクティブ
マトリクスエリアの上側及び下側に半数ずつアナログス
イッチTFTを配置し、信号線をクシ歯配線にする場合
には、周波数変換回路136によりデータ転送周波数を
1/2倍する。そして、上側、下側のアナログスイッチ
TFTに接続される第1、第2のデータドライバに周波
数変換された信号を供給する。これにより第1、第2の
データドライバの動作周波数を半分にすることができ、
データドライバの低コスト化を図れる。そして、クシ歯
配線とすることで、信号線反転駆動、ドット反転駆動が
可能となる。更にデータドライバを図6(A)に示すよ
うに実装することで、表示システムの小型化、ノイズの
効果的な除去、回路基板の設計の容易化等が可能とな
る。
As shown in FIGS. 4 and 8, when half the analog switch TFTs are arranged on the upper side and the lower side of the active matrix area and the signal lines are comb-shaped wiring, the frequency conversion circuit 136 is used for data conversion. Double the transfer frequency. Then, the frequency-converted signal is supplied to the first and second data drivers connected to the upper and lower analog switch TFTs. As a result, the operating frequencies of the first and second data drivers can be halved,
The cost of the data driver can be reduced. The comb-teeth wiring enables signal line inversion drive and dot inversion drive. Further, by mounting the data driver as shown in FIG. 6A, the display system can be downsized, noise can be effectively removed, and the circuit board can be easily designed.

【0101】なお本発明は、上記実施例1〜実施例8で
説明したものに限られるものではなく、これらと均等な
種々の変形実施が可能である。例えば本発明に係る液晶
装置のレイアウト構成は、図4、図8に示すものが特に
望ましいが、アナログスイッチTFTの配置、配線の仕
方等についてはこれらと異なる種々のものを採用でき
る。また本発明の液晶装置の実装の形態は図6(A)に
示すものが特に望ましいが、データドライバ、走査ドラ
イバの配置位置、個数、実装手法、アナログスイッチT
FTの配置位置等について、これとは異なる種々の変形
実施が可能である。
The present invention is not limited to those described in the first to eighth embodiments, and various modifications equivalent to these are possible. For example, as the layout configuration of the liquid crystal device according to the present invention, those shown in FIGS. 4 and 8 are particularly preferable, but various arrangements of analog switch TFTs, wiring methods and the like can be adopted. The liquid crystal device according to the present invention is preferably mounted as shown in FIG. 6A. However, the arrangement position, the number, the mounting method, the analog switch T of the data driver and the scan driver are preferable.
With respect to the arrangement position of the FT, various modifications different from this are possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施例1の液晶装置の構成例を示す図であ
る。
FIG. 1 is a diagram illustrating a configuration example of a liquid crystal device according to a first embodiment.

【図2】 しきい値電圧のシフト量と動作時間との関係
について示す図である。
FIG. 2 is a diagram showing a relationship between a shift amount of a threshold voltage and an operation time.

【図3】 画素TFTとアナログスイッチTFTとをガ
ラス基板上に一体形成する手法について説明するための
図である。
FIG. 3 is a diagram for explaining a method of integrally forming a pixel TFT and an analog switch TFT on a glass substrate.

【図4】 実施例1のレイアウトパターンの一例を示す
図である。
FIG. 4 is a diagram showing an example of a layout pattern according to the first embodiment.

【図5】 図5(A)、(B)は、配線抵抗を均一化す
る手法について説明するための図である。
5A and 5B are diagrams for explaining a method of equalizing wiring resistance.

【図6】 図6(A)は、実施例2の構成例を示す図で
あり、図6(B)は比較例を示す図である。
FIG. 6 (A) is a diagram showing a configuration example of the second embodiment, and FIG. 6 (B) is a diagram showing a comparative example.

【図7】 実施例3の液晶装置の構成例を示す図であ
る。
FIG. 7 is a diagram showing a configuration example of a liquid crystal device of Example 3.

【図8】 実施例3のレイアウトパターンの一例を示す
図である。
FIG. 8 is a diagram showing an example of a layout pattern of Example 3;

【図9】 実施例4の液晶装置の構成例を示す図であ
る。
FIG. 9 is a diagram showing a configuration example of a liquid crystal device of Example 4.

【図10】 図10(A)、(B)は、ダイナミック型
シフトレジスタの回路構成例及びタイミングチャートを
示す図である。
10A and 10B are diagrams illustrating a circuit configuration example and a timing chart of a dynamic shift register.

【図11】 図11(A)、(B)は、ダイナミック型
シフトレジスタの回路構成例及びタイミングチャートを
示す図である。
11A and 11B are diagrams showing a circuit configuration example and a timing chart of a dynamic shift register.

【図12】 図12(A)、(B)は、スタティック型
シフトレジスタの回路構成例及びタイミングチャートを
示す図である。
12A and 12B are diagrams illustrating a circuit configuration example and a timing chart of a static shift register.

【図13】 図13(A)は実施例5の液晶装置の構成
例を示す図であり、図13(B)はその断面図である。
13A is a diagram showing a configuration example of a liquid crystal device of Example 5, and FIG. 13B is a sectional view thereof.

【図14】 実施例5の他の例を示す図である。FIG. 14 is a diagram showing another example of the fifth embodiment.

【図15】 フィールド反転駆動の駆動波形について示
す図である。
FIG. 15 is a diagram showing drive waveforms in field inversion drive.

【図16】 実施例6に係る1Hコモン振り反転駆動の
駆動波形について示す図である。
FIG. 16 is a diagram showing a drive waveform of 1H common swing inversion drive according to the sixth embodiment.

【図17】 実施例6に係る1H4値ゲート駆動の駆動
波形について示す図である。
FIG. 17 is a diagram showing a drive waveform of 1H four-value gate drive according to the sixth embodiment.

【図18】 図18(A)、(B)は、クシ歯配線で信
号線反転駆動を行う手法について説明するための図であ
る。
18A and 18B are diagrams for explaining a method of performing signal line inversion driving with a comb-shaped wiring.

【図19】 アナログスイッチTFTのオフ期間を設け
る手法について説明するための図である。
FIG. 19 is a diagram for explaining a method of providing an off period of the analog switch TFT.

【図20】 アナログスイッチTFTのリセット期間を
設ける手法について説明するための図である。
FIG. 20 is a diagram for explaining a method of providing a reset period of the analog switch TFT.

【図21】 ラインメモリを用いたデータの並べ替え処
理について説明するための図である。
FIG. 21 is a diagram for explaining a data rearrangement process using a line memory.

【図22】 図22(A)、(B)、(C)、(D)
は、突き抜け電圧について説明するための図である。
FIG. 22 (A), (B), (C), (D)
FIG. 6 is a diagram for explaining a punch-through voltage.

【図23】 図23(A)、(B)は、実施例7に係る
突き抜け電圧の補正手法について説明するための図であ
る。
23A and 23B are diagrams for explaining a punch-through voltage correction method according to the seventh embodiment.

【図24】 実施例8に係る表示システムの例を示す図
である。
FIG. 24 is a diagram illustrating an example of a display system according to an eighth embodiment.

【符号の説明】[Explanation of symbols]

8 画素TFT、 10 アクティブマトリクスエリア
(表示画面)、20-11〜20-nm アナログスイッチT
FT、 22-1〜22-n 第1の配線24-1〜24-m
第2の配線、 30 ガラス基板、 32 下地絶縁
膜、34 多結晶シリコン膜、 36 ゲート絶縁膜、
38 ゲート電極、40 層間絶縁膜、 42 金属
薄膜、 44 透明導電膜、60 アクティブマトリク
スエリア、 62 CF基板、 64 TFT基板、6
8 TABテープ、 70、72 データドライバ、
74 走査ドライバ、76 回路基板、 80 ガラス
基板、 82 アクティブマトリクスエリア、84 ア
ナログスイッチTFT部、 86 走査ドライバ回路、
90 シール部、 92 第1の封入エリア、 94
第2の封入エリア、96 アクティブマトリクスエリ
ア、 98 CF基板、100 TFT基板、 102
封入口、 104 封止材、106、108 データ
ドライバ、 110 走査ドライバ、112 回路基
板、 114 絶縁膜、 130 映像信号発生装置、
132 A/Dコンバータ、 134 ラインメモリ、
136 周波数変換回路、 138 D/A内蔵データ
ドライバ、140 アナログTFT部
8 pixel TFT, 10 active matrix area (display screen), 20-11 to 20-nm analog switch T
FT, 22-1 to 22-n First wiring 24-1 to 24-m
Second wiring, 30 glass substrate, 32 base insulating film, 34 polycrystalline silicon film, 36 gate insulating film,
38 gate electrode, 40 interlayer insulating film, 42 metal thin film, 44 transparent conductive film, 60 active matrix area, 62 CF substrate, 64 TFT substrate, 6
8 TAB tape, 70, 72 data driver,
74 scan driver, 76 circuit board, 80 glass substrate, 82 active matrix area, 84 analog switch TFT section, 86 scan driver circuit,
90 seal part, 92 first enclosed area, 94
Second enclosing area, 96 active matrix area, 98 CF substrate, 100 TFT substrate, 102
Sealing port, 104 sealing material, 106, 108 data driver, 110 scanning driver, 112 circuit board, 114 insulating film, 130 video signal generator,
132 A / D converter, 134 line memory,
136 frequency conversion circuit, 138 D / A built-in data driver, 140 analog TFT section

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 622 G09G 3/20 622C 622R 623 623C 623W 624 624D 641 641P 650 650J 3/36 3/36 Fターム(参考) 2H093 NA16 NA32 NA43 NB13 NB14 NB15 NB22 NC09 NC12 NC13 NC18 NC22 NC24 NC28 NC34 ND01 ND06 ND09 ND12 ND15 ND38 ND40 ND42 ND48 ND49 ND60 NE03 5C006 AC24 AC25 AC26 AF42 AF46 AF73 AF83 BB16 BC02 BC06 BC13 BC16 BC20 BC23 BF03 BF05 BF34 BF37 FA22 FA31 FA42 FA43 FA46 FA48 5C080 AA10 BB05 DD05 DD19 DD22 DD23 DD26 DD28 EE29 FF01 FF11 GG09 JJ02 JJ03 JJ04 JJ06 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 3/20 622 G09G 3/20 622C 622R 623 623C 623W 624 624D 641 641P 650 650J 3/36 3/36 F Terms (reference) 2H093 NA16 NA32 NA43 NB13 NB14 NB15 NB22 NC09 NC12 NC13 NC18 NC22 NC24 NC28 NC34 ND01 ND06 ND09 ND12 ND15 ND38 ND40 ND42 ND48 ND49 ND60 NE03 5C006 AC24 AC25 AC26 AF42 AF46 BC16 BC02 BC16 BC02 AF06 AF73 AF83 AF83 AF03 AF83 AF02 BF37 FA22 FA31 FA42 FA43 FA46 FA48 5C080 AA10 BB05 DD05 DD19 DD22 DD23 DD26 DD28 EE29 FF01 FF11 GG09 JJ02 JJ03 JJ04 JJ06

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 薄膜トランジスタにより形成され、N行
×M列にマトリクス配置される画素トランジスタと、前
記画素トランジスタのゲート電極に接続されるN本の走
査線と、該走査線に交差すると共に前記画素トランジス
タのソース領域に接続されるM(=m×n)本の信号線
と、薄膜トランジスタにより形成されると共に前記M本
の信号線に接続され、m個を1ブロックとしてnブロッ
クに分割されるM個のアナログスイッチトランジスタと
を含む液晶装置に用いられる駆動方法であって、 前記アナログスイッチトランジスタのソース領域に供給
する入力信号の振幅を5V以下にし、前記画素トランジ
スタが接続される画素電極の対向電極に与える電位を対
向電極電位とした場合に該対向電極電位の前記入力信号
に対する極性を1水平走査期間毎に反転させることを特
徴とする駆動方法。
1. A pixel transistor formed of a thin film transistor and arranged in a matrix of N rows × M columns, N scanning lines connected to a gate electrode of the pixel transistor, and the pixel intersecting the scanning line and the pixel. M (= m × n) signal lines connected to the source region of the transistor and M signal lines that are formed of thin film transistors and are connected to the M signal lines, and are divided into n blocks with m blocks as one block. A driving method used in a liquid crystal device including a plurality of analog switch transistors, wherein an amplitude of an input signal supplied to a source region of the analog switch transistor is set to 5 V or less, and a counter electrode of a pixel electrode to which the pixel transistor is connected. When the potential to be applied to the counter electrode is the counter electrode potential, the polarity of the counter electrode potential with respect to the input signal is 1 horizontal scan Driving method characterized by reversing between every.
【請求項2】 請求項1において、 水平ブランキング期間において、前記アナログスイッチ
トランジスタをオフさせる期間を設けることを特徴とす
る駆動方法。
2. The driving method according to claim 1, wherein a period for turning off the analog switch transistor is provided in a horizontal blanking period.
【請求項3】 請求項1又は2のいずれかにおいて、 水平ブランキング期間において、前記対向電極に与える
電位の極性を反転させた後に前記アナログスイッチトラ
ンジスタをオンさせ信号線に所与の電位を与える期間を
設けることを特徴とする駆動方法。
3. A horizontal blanking period according to claim 1, wherein the analog switch transistor is turned on after inverting the polarity of the potential applied to the counter electrode to apply a given potential to the signal line. A driving method characterized by providing a period.
【請求項4】 薄膜トランジスタにより形成され、N行
×M列にマトリクス配置される画素トランジスタと、前
記画素トランジスタのゲート電極に接続されるN本の走
査線と、該走査線に交差すると共に前記画素トランジス
タのソース領域に接続されるM(=m×n)本の信号線
と、薄膜トランジスタにより形成されると共に前記M本
の信号線に接続され、m個を1ブロックとしてnブロッ
クに分割されるM個のアナログスイッチトランジスタと
を含む液晶装置に用いられる駆動方法であって、前記ア
ナログスイッチトランジスタのソース領域に供給する入
力信号の振幅を5V以下にし、走査線に与える信号に選
択電位、非選択電位、該非選択電位よりも電位の低い第
1の電位、該非選択電位よりも電位の高い第2の電位を
持たせ、選択電位から該第1の電位を一定期間保った後
に非選択電位になる場合と、選択電位から該第2の電位
を一定期間保った後に非選択電位になる場合とを走査線
毎に切り替えることを特徴とする駆動方法。
4. A pixel transistor formed of a thin film transistor and arranged in a matrix of N rows × M columns, N scanning lines connected to a gate electrode of the pixel transistor, and the pixel intersecting the scanning line and the pixel. M (= m × n) signal lines connected to the source region of the transistor and M signal lines that are formed by thin film transistors and are connected to the M signal lines, and are divided into n blocks with m blocks as one block. A driving method used for a liquid crystal device including a plurality of analog switch transistors, wherein an amplitude of an input signal supplied to a source region of the analog switch transistor is set to 5 V or less, and a selection potential and a non-selection potential are applied to a signal given to a scanning line. , A first potential having a lower potential than the non-selection potential and a second potential having a higher potential than the non-selection potential, and a selection potential. It is characterized in that switching is performed for each scanning line between a case where a non-selection potential is obtained after the first potential is maintained for a certain period and a case where a non-selection potential is obtained after maintaining the second potential from the selection potential for a certain period. Driving method.
【請求項5】 請求項4において、 水平ブランキング期間において、前記アナログスイッチ
トランジスタをオフさせる期間を設けることを特徴とす
る駆動方法。
5. The driving method according to claim 4, wherein a period during which the analog switch transistor is turned off is provided in the horizontal blanking period.
【請求項6】 請求項4又は5のいずれかにおいて、 水平ブランキング期間において、前記第1の電位又は前
記第2の電位に変化した後に前記アナログスイッチトラ
ンジスタをオンさせ信号線に所与の電位を与える期間を
設けることを特徴とする駆動方法。
6. The horizontal switching circuit according to claim 4, wherein in the horizontal blanking period, the analog switch transistor is turned on after changing to the first potential or the second potential. The driving method is characterized in that a period for giving is provided.
【請求項7】 薄膜トランジスタにより形成され、N行
×M列にマトリクス配置される画素トランジスタと、前
記画素トランジスタのゲート電極に接続されるN本の走
査線と、該走査線に交差すると共に前記画素トランジス
タのソース領域に接続されるM(=m×n)本の信号線
と、薄膜トランジスタにより形成されると共に前記M本
の信号線に接続され、m個を1ブロックとしてnブロッ
クに分割されるM個のアナログスイッチトランジスタと
を含む液晶装置に用いられる駆動方法であって、 前記画素トランジスタが配置されるアクティブマトリク
スエリアの上側及び下側に前記アナログトランジスタを
半数ずつ配置し、該アクティブマトリクスエリアの上側
及び下側のいずれか一方に配置されるアナログスイッチ
トランジスタに(2L−1)番目の信号線を接続し、他
方に配置されるアナログスイッチトランジスタに2L番
目の信号線を接続し、 前記アナログスイッチトランジスタのソース領域に供給
する入力信号の振幅を5V以下にすると共に、前記画素
トランジスタが接続される画素電極の対向電極に与える
電位を対向電極電位とした場合に隣接する信号線に与え
る電位の該対向電極電位に対する極性を反転させること
を特徴とする駆動方法。
7. A pixel transistor formed of a thin film transistor and arranged in a matrix of N rows × M columns, N scanning lines connected to a gate electrode of the pixel transistor, and the pixel intersecting the scanning line and the pixel. M (= m × n) signal lines connected to the source region of the transistor and M signal lines that are formed by thin film transistors and are connected to the M signal lines, and are divided into n blocks with m blocks as one block. A driving method used for a liquid crystal device including a plurality of analog switch transistors, wherein half of the analog transistors are arranged above and below the active matrix area in which the pixel transistors are arranged, and the upper side of the active matrix area is arranged. And an analog switch transistor (2L-1 The second signal line is connected to the analog switch transistor arranged on the other side, and the amplitude of the input signal supplied to the source region of the analog switch transistor is set to 5 V or less, and the pixel transistor is connected to the pixel switch. When the potential applied to the counter electrode of the pixel electrode connected to is the counter electrode potential, the polarity of the potential applied to the adjacent signal line with respect to the counter electrode potential is inverted.
【請求項8】 薄膜トランジスタにより形成され、N行
×M列にマトリクス配置される画素トランジスタと、前
記画素トランジスタのゲート電極に接続されるN本の走
査線と、該走査線に交差すると共に前記画素トランジス
タのソース領域に接続されるM(=m×n)本の信号線
と、薄膜トランジスタにより形成されると共に前記M本
の信号線に接続され、m個を1ブロックとしてnブロッ
クに分割されるM個のアナログスイッチトランジスタと
を含む液晶装置に用いられる駆動方法であって、 アナログスイッチトランジスタのソース領域に供給する
入力信号の電位の大小により変化する突き抜け電圧を補
償する補正を行った入力信号を、該アナログスイッチト
ランジスタのソース領域に供給することを特徴とする駆
動方法。
8. A pixel transistor formed of a thin film transistor and arranged in a matrix of N rows × M columns, N scanning lines connected to a gate electrode of the pixel transistor, and the pixel intersecting the scanning line and the pixel. M (= m × n) signal lines connected to the source region of the transistor and M signal lines that are formed by thin film transistors and are connected to the M signal lines, and are divided into n blocks with m blocks as one block. A driving method used in a liquid crystal device including individual analog switch transistors, wherein an input signal corrected to compensate for a punch-through voltage that changes depending on the magnitude of the potential of the input signal supplied to the source region of the analog switch transistor is A driving method comprising supplying to a source region of the analog switch transistor.
【請求項9】 薄膜トランジスタにより形成され、N行
×M列にマトリクス配置される画素トランジスタと、 前記画素トランジスタのゲート電極に接続されるN本の
走査線と、 該走査線に交差すると共に前記画素トランジスタのソー
ス領域に接続されるM本の信号線と、 薄膜トランジスタにより形成されると共に前記M本の信
号線に接続され、前記画素トランジスタが配置されるア
クティブマトリクスエリアの上側及び下側に半数ずつ配
置されるM個のアナログスイッチトランジスタと、 上側のアナログスイッチトランジスタに接続される第1
のデータドライバと、 下側のアナログスイッチトランジスタに接続される第2
のデータドライバと、 該第1、第2のデータドライバに与える信号のデータ転
送周波数を低下させる処理を行う処理手段とを含み、 前記アクティブマトリクスエリアの上側及び下側のいず
れか一方に配置されるアナログスイッチトランジスタに
(2L−1)番目の信号線が接続され、他方に配置され
るアナログスイッチトランジスタに2L番目の信号線が
接続され、前記処理手段が前記データ転送周波数を1/
2倍にすることを特徴とする表示システム。
9. A pixel transistor formed of a thin film transistor and arranged in a matrix of N rows × M columns, N scanning lines connected to a gate electrode of the pixel transistor, and the pixel intersecting the scanning line and the pixel. Half the number of signal lines connected to the source region of the transistor, and half of the number of signal lines formed of thin film transistors and connected to the M number of signal lines above and below the active matrix area in which the pixel transistors are arranged. M analog switch transistors and a first analog switch transistor connected to the upper analog switch transistor
Second data driver and second analog switch transistor connected to the bottom
Data driver and processing means for performing processing for lowering the data transfer frequency of the signal given to the first and second data drivers, and are arranged on either the upper side or the lower side of the active matrix area. The (2L-1) th signal line is connected to the analog switch transistor, the 2Lth signal line is connected to the other analog switch transistor, and the processing means reduces the data transfer frequency to 1 /
Display system characterized by doubling.
JP2003092041A 2003-03-28 2003-03-28 Driving method of liquid crystal device Expired - Fee Related JP3637909B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003092041A JP3637909B2 (en) 2003-03-28 2003-03-28 Driving method of liquid crystal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003092041A JP3637909B2 (en) 2003-03-28 2003-03-28 Driving method of liquid crystal device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10440096A Division JPH09269511A (en) 1996-03-29 1996-03-29 Liquid crystal device, its driving method and display system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004320185A Division JP4023483B2 (en) 2004-11-04 2004-11-04 Driving method of liquid crystal device

Publications (2)

Publication Number Publication Date
JP2003315768A true JP2003315768A (en) 2003-11-06
JP3637909B2 JP3637909B2 (en) 2005-04-13

Family

ID=29546081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003092041A Expired - Fee Related JP3637909B2 (en) 2003-03-28 2003-03-28 Driving method of liquid crystal device

Country Status (1)

Country Link
JP (1) JP3637909B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006251119A (en) * 2005-03-09 2006-09-21 Seiko Epson Corp Electro-optical device, method for driving the same, and electronic apparatus
JP2008139415A (en) * 2006-11-30 2008-06-19 Hitachi Displays Ltd Liquid crystal display device
JP2008191381A (en) * 2007-02-05 2008-08-21 Hitachi Displays Ltd Display device
WO2012147701A1 (en) * 2011-04-28 2012-11-01 シャープ株式会社 Display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006251119A (en) * 2005-03-09 2006-09-21 Seiko Epson Corp Electro-optical device, method for driving the same, and electronic apparatus
JP4734971B2 (en) * 2005-03-09 2011-07-27 セイコーエプソン株式会社 Electro-optical device, driving method thereof, and electronic apparatus
JP2008139415A (en) * 2006-11-30 2008-06-19 Hitachi Displays Ltd Liquid crystal display device
JP2008191381A (en) * 2007-02-05 2008-08-21 Hitachi Displays Ltd Display device
WO2012147701A1 (en) * 2011-04-28 2012-11-01 シャープ株式会社 Display device
US9423637B2 (en) 2011-04-28 2016-08-23 Sharp Kabushiki Kaisha Display device including data signal line drive circuit

Also Published As

Publication number Publication date
JP3637909B2 (en) 2005-04-13

Similar Documents

Publication Publication Date Title
JPH09269511A (en) Liquid crystal device, its driving method and display system
US6897908B2 (en) Liquid crystal display panel having reduced flicker
US7259738B2 (en) Liquid crystal display device
JPS5875194A (en) Matrix display and driving method
JP2003273228A (en) Semiconductor device and display driving device
US6982775B2 (en) Liquid crystal display having reduced flicker
JPH1063233A (en) Display
KR100485854B1 (en) Active matrix substrate, display device and method for driving the display device
JP2001282205A (en) Active matrix type liquid crystal display device and method for driving the same
US20090244419A1 (en) Liquid crystal display device
US6020870A (en) Liquid crystal display apparatus and driving method therefor
JPH07181927A (en) Image display device
JPH05210089A (en) Active matrix display device and driving method thereof
KR100701137B1 (en) Active matrix type display device
US8902147B2 (en) Gate signal line driving circuit and display device
US5952854A (en) Sampling circuit and image display device
JP2001194685A (en) Liquid crystal display device
JP3637909B2 (en) Driving method of liquid crystal device
JP3656179B2 (en) Active matrix type liquid crystal display element and driving method thereof
JPH01197722A (en) Liquid crystal display device and its driving method
JP2003337576A (en) Liquid crystal device, its driving method and display system
JP2005128101A (en) Liquid crystal display device
JP4023483B2 (en) Driving method of liquid crystal device
JP2003255380A (en) Liquid crystal device
JP4801848B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050103

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees