JPH0217989B2 - - Google Patents

Info

Publication number
JPH0217989B2
JPH0217989B2 JP55171899A JP17189980A JPH0217989B2 JP H0217989 B2 JPH0217989 B2 JP H0217989B2 JP 55171899 A JP55171899 A JP 55171899A JP 17189980 A JP17189980 A JP 17189980A JP H0217989 B2 JPH0217989 B2 JP H0217989B2
Authority
JP
Japan
Prior art keywords
region
conductivity type
low resistance
light
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55171899A
Other languages
Japanese (ja)
Other versions
JPS5795770A (en
Inventor
Junichi Nishizawa
Tadahiro Oomi
Ikuo Fujimura
Koji Shimanuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP55171899A priority Critical patent/JPS5795770A/en
Publication of JPS5795770A publication Critical patent/JPS5795770A/en
Publication of JPH0217989B2 publication Critical patent/JPH0217989B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14679Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 この発明は、いわゆるシヤツタ機能が優れた半
導体撮像装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor imaging device having an excellent so-called shutter function.

先に本願の発明者によつて発明されたイメージ
センサは、フツク構造の光検出・蓄積領域を具え
ることにより、(1)広ダイナミツクレンジ、(2)高感
度、(3)低雑音、(4)高解像度を実現している。この
先行技術のイメージセンサの更に大きな特徴の一
つは、フツク構造特有のキヤリア蓄積効果により
光情報の非破壊読出しが可能な点にある。
The image sensor previously invented by the inventor of the present application has (1) wide dynamic range, (2) high sensitivity, (3) low noise, and has a hook-structured light detection/storage area. (4) Achieves high resolution. One of the more significant features of this prior art image sensor is that non-destructive readout of optical information is possible due to the carrier accumulation effect unique to the hook structure.

上記先行技術のイメージセンサの一例の光検
出・蓄積部においては、半導体基板の表面から内
部に向けて順次縦方向に蓄積された第1の導電型
で低抵抗の第1の領域、高抵抗の第2の領域、前
記第1の導電型と反対の第2の導電型で低抵抗の
第3の領域及び前記第1の導電型で低抵抗の第4
の領域から成るフツク構造、例えばn+領域、p-
領域、p+領域及びn+領域から成るフツク構造が
形成され、このうち基板内部側のp+領域及びn+
領域のみが絶縁分離領域によつて横方向に分離さ
れてpn接合を有する複数のセルを形成している。
すなわち表面側のn+領域及びp-領域は各セルに
共通の領域となつている。さらに表面側のn+
域の外面に透明電極が形成され、一方内部側の
n+領域には読出し用トランジスタが接続されて
いる。上記透明電極に正電圧が印加された状態
で、透明電極を通して基板に光が照射される。
In the photodetection/storage section of the example of the image sensor of the prior art described above, a first conductivity type, low resistance first region, a high resistance region, and a high resistance a second region, a third region of a second conductivity type opposite to the first conductivity type and low resistance; and a fourth region of the first conductivity type and low resistance.
A hook structure consisting of regions, e.g. n + region, p -
A hook structure consisting of a p + region, a p + region and an n + region is formed, of which the p + region and n + region on the inside side of the substrate are formed.
Only the regions are laterally separated by isolation regions to form cells with pn junctions.
That is, the n + region and p - region on the front side are common to each cell. Furthermore, a transparent electrode is formed on the outer surface of the n + region on the front side, while on the inner side
A read transistor is connected to the n + region. With a positive voltage applied to the transparent electrode, light is irradiated onto the substrate through the transparent electrode.

光照射によつて基板表面近傍で発生した電子−
正孔対のうち一方の電子は正電圧が印加された透
明電極に直ちに吸収されるが、他方の正孔は電界
によつて加速されてp-領域内を走行しその内部
側のp+領域に流入する。このp+領域と更にその
内部側のn+領域の境界には所定の障壁電圧を有
するpn接合が形成されており、この障壁はp+
域内に流入してきた正孔が更に内部にn+領域内
に流入することを阻止する。すなわち正孔はこの
p+領域内に形成されるフツク構造のポテンシヤ
ルの井戸内に蓄積される。この正孔の蓄積に伴つ
て上記pn接合の障壁電圧が低下し、内部のn+
域からpn接合を横切つてp+領域に電子が引出さ
れる。この引出された電子はp-領域内を加速さ
れて表面側に走行し、表面側のn+領域を経て正
電圧が印加された透明電極に吸収される。この結
果フローテイング状態にあり電子の引出された内
部のn+領域は正に帯電し電位が上昇する。この
n+領域の上昇電位を前述した読出しトランジス
タを用いて読出す。
Electrons generated near the substrate surface by light irradiation
One of the electrons in the hole pair is immediately absorbed by the transparent electrode to which a positive voltage is applied, but the other hole is accelerated by the electric field and travels within the p - region and reaches the p + region inside it. flows into. A pn junction with a predetermined barrier voltage is formed at the boundary between this p + region and the n + region further inside it, and this barrier allows holes that have flowed into the p + region to further move inside the n + region. Prevent it from entering the area. In other words, the hole is
It is stored in the potential well of the hook structure formed in the p + region. As the holes accumulate, the barrier voltage of the pn junction decreases, and electrons are extracted from the internal n + region across the pn junction to the p + region. The extracted electrons are accelerated in the p - region and travel to the surface side, pass through the n + region on the surface side, and are absorbed by the transparent electrode to which a positive voltage is applied. As a result, the internal n + region, which is in a floating state and from which electrons are extracted, is positively charged and its potential increases. this
The rising potential of the n + region is read out using the readout transistor described above.

上述した先行技術のイメージセンサにおいて
は、光が照射されただけではフツク構造のポテン
シヤルの井戸に正孔の蓄積が行われず、光照射と
電圧印加が同時に行われたときだけ正孔の蓄積す
なわち光入力の記憶が行われるという特性を有す
る。この電圧印加は、従来の純光学式カメラにお
けるシヤツタ機能に相当する。
In the prior art image sensor described above, holes are not accumulated in the potential wells of the hook structure only when light is irradiated, and only when light irradiation and voltage application are performed at the same time, holes accumulate, that is, light does not accumulate. It has the characteristic that input is stored. This voltage application corresponds to the shutter function in a conventional purely optical camera.

しかしながら、上記先行技術におけるシヤツタ
機能には次のような難点が伴う。すなわち、電圧
印加前の光照射により発生し表面近傍に残留して
いる電子−正孔対の正孔が、電圧印加後に生じた
電子−正孔対の正孔と共にフツク構造のポテンシ
ヤルの井戸に取込まれる。これはシヤツタ開放前
の光情報が同開放後の光情報中に混入し、シヤツ
タ機能を低下させることを意味する。勿論光照射
により発生した電子−正孔対は材料固有の一定速
度で再結合して消滅するが、これだけではシヤツ
タ解放直前の光情報が同解放直後の所望光情報中
に混入することを十分には回避できない。
However, the shutter function in the prior art described above has the following drawbacks. In other words, the holes in the electron-hole pairs generated by light irradiation before voltage application and remaining near the surface are attached to the potential wells of the hook structure together with the holes in the electron-hole pairs generated after voltage application. be included. This means that the optical information before the shutter is opened is mixed into the optical information after the shutter is opened, reducing the shutter function. Of course, the electron-hole pairs generated by light irradiation recombine and disappear at a constant speed unique to the material, but this alone is sufficient to prevent the optical information immediately before the shutter release from being mixed into the desired optical information immediately after the release. cannot be avoided.

本発明は上述した従来欠点に鑑みてなされたも
のであり、その目的とするところは改良されたシ
ヤツタ機能を有する撮像装置を提供することにあ
る。
The present invention has been made in view of the above-mentioned drawbacks of the conventional art, and its object is to provide an imaging device having an improved shutter function.

上記の目的を達成する本発明によれば、光検出
部と前記光検出部に結合された読出し部とからな
る光電変換セルを含む半導体撮像装置において、
前記光検出部は、半導体基板の表面から縦方向に
順次形成されている第1の導電型で低抵抗の第1
の領域、高抵抗の第2の領域及び前記第1の導電
型と逆の第2の導電型で低抵抗の第3領域及び前
記第1の領域上から前記第2の領域中に延在され
かつ横方向に適宜な間隔で分離して形成される前
記第2の導電型で低抵抗の第4の領域を備え、照
射光を蓄積する期間中は外部電圧を印加し、照射
光を蓄積しない期間中は前記外部電圧の印加を停
止する、外部電圧印加手段を前記第1の領域は具
備し、光照射により前記第1の領域近傍で発生し
た電子−正孔対の内の一方を前記外部電圧の印加
により前記第2の領域内を前記第3の領域まで走
行させ、光照射に対応した信号電荷を前記第3の
領域に隣接した第1の導電型で低抵抗の第5の領
域内に蓄積し、前記読出し部は前記信号電荷を検
出する読出し用トランジスタ、もしくは転送型走
査回路の内のいずれかで構成され、かつ外部電圧
の印加を停止することによりシヤツタ動作前の光
照射により発生した前記電子−正孔対の内の一方
を第4の領域を介して再結合・消滅させることを
特徴とするシヤツター機能を具備した半導体撮像
装置が提出され、シヤツタ動作前の光照射により
発生した電子−正孔対を再結合、消滅させシヤツ
ター機能の優れた半導体撮像装置が提供される。
以下本発明の詳細を図面によつて説明する。
According to the present invention that achieves the above object, in a semiconductor imaging device including a photoelectric conversion cell including a photodetection section and a readout section coupled to the photodetection section,
The photodetector includes a first conductive type and low resistance first conductive type, which is formed sequentially in the vertical direction from the surface of the semiconductor substrate.
a second region having a high resistance, a third region having a second conductivity type opposite to the first conductivity type and having a low resistance, and extending from above the first region into the second region. and a fourth region of the second conductivity type and low resistance formed at appropriate intervals in the lateral direction, and an external voltage is applied during the period of accumulating the irradiation light so that the irradiation light is not accumulated. The first region is provided with an external voltage applying means that stops applying the external voltage during the period, and one of the electron-hole pairs generated near the first region by light irradiation is applied to the external voltage. By applying a voltage, the second region is caused to travel to the third region, and a signal charge corresponding to the light irradiation is transferred into a fifth region of the first conductivity type and low resistance adjacent to the third region. The readout section is composed of either a readout transistor that detects the signal charge or a transfer type scanning circuit, and by stopping the application of an external voltage, the signal charge generated by light irradiation before shutter operation is detected. A semiconductor imaging device has been proposed which is equipped with a shutter function that recombines and annihilates one of the electron-hole pairs through a fourth region. A semiconductor imaging device that recombines and annihilates electron-hole pairs and has an excellent shutter function is provided.
The details of the present invention will be explained below with reference to the drawings.

第1図は本発明の一実施例の断面図である。a
図は半導体の基板10の法線方向(以下「縦方
向」という。)に平行な断面図、b図は基板10
の表面においてこの基板の接線方向(以下「横方
向」という。)に平行な断面図である。この実施
例の装置は、Si等の一枚の半導体基板10内に多
数の光電変換セルが絶縁分離領域6で隔てられマ
トリツクス状に配列されたいわゆるイメージセン
サの構造となつている。各セルは光センス領域と
読出し用トランジスタから成り、これらは縦方向
に積重ねられて極めてコンパクトな構成となつて
いる。
FIG. 1 is a sectional view of an embodiment of the present invention. a
The figure is a cross-sectional view parallel to the normal direction (hereinafter referred to as "vertical direction") of the semiconductor substrate 10, and figure b is a cross-sectional view of the substrate 10.
2 is a cross-sectional view parallel to the tangential direction (hereinafter referred to as "lateral direction") of this substrate on the surface of the substrate. The device of this embodiment has a structure of a so-called image sensor in which a large number of photoelectric conversion cells are arranged in a matrix, separated by insulating separation regions 6, in a single semiconductor substrate 10 such as Si. Each cell consists of a light sensing region and a readout transistor, which are vertically stacked to form a very compact configuration.

各セルの光センス領域はn+領域1、P-領域2、
p+領域3及びn+領域4から成るn+・p-・p+・n+
フツク(hook)構造と、n+領域1上からp-領域
2中に延在されるp+領域5から構成され、n+
域1の表面に形成された電極7には適宜な幅の正
のパルス電圧Vs(書込みパルス)が供給される。
読出し用トランジスタは、n+ソース領域9、p
チヤンネル領域8、n+ドレイン領域4、ソース
電極9′及びゲート電極8′から構成され、ソース
電極9′及びゲート電極8′には各々ビツト線11
及びワード線12が接続されている。ビツト線1
1はAl等の金属やドープトポリシリコン等の半
導体で形成され、ワード線12はMo、W、Ti等
の高融点金属のシリサイドすなわちMoSi2
WSi2、TiSi2やドープポリシリコン等の半導体で
形成されている。電極7は、ポリシリコン、
SnO2、In2O3等の透明材料又は金属の薄膜等で形
成される透明電極である。絶縁層13はゲート絶
縁層を形成し、絶縁層14はビツト線11とワー
ド線12を絶縁している。
The light sensing area of each cell is n + area 1, p - area 2,
n + p -・p +・n + consisting of p + area 3 and n + area 4
It consists of a hook structure and a p + region 5 extending from above the n + region 1 into the p - region 2, and an electrode 7 formed on the surface of the n + region 1 has a positive electrode of an appropriate width. A pulse voltage V s (write pulse) is supplied.
The read transistor has n + source region 9, p
It is composed of a channel region 8, an n + drain region 4, a source electrode 9' and a gate electrode 8', and a bit line 11 is connected to the source electrode 9' and gate electrode 8', respectively.
and word line 12 are connected. Bit line 1
1 is made of a metal such as Al or a semiconductor such as doped polysilicon, and the word line 12 is made of silicide of a high-melting point metal such as Mo, W, or Ti, that is, MoSi 2 ,
It is made of semiconductors such as WSi 2 , TiSi 2 and doped polysilicon. The electrode 7 is made of polysilicon,
A transparent electrode made of a transparent material such as SnO 2 or In 2 O 3 or a thin metal film. Insulating layer 13 forms a gate insulating layer, and insulating layer 14 insulates bit line 11 and word line 12.

上述のように、光センス領域と読出し用トラン
ジスタから構成される単位セルの等価回路は、第
2図aのように表現される。光センス領域に関し
ては、n+領域1、高抵抗のp-領域2及びp+領域
3によつてpinダイオード類似のダイオード(正
確にはp+p-n+ダイオード)D1が形成され、p+
領域3とn+領域4によつてダイオードD2が形
成される。p-領域2は高抵抗領域でありさえす
れば、i領域であつてもよいし、n-領域であつ
てもよい。高抵抗のp-領域の縦方向長が十分大
きいため、ダイオードD1の接合容量はダイオー
ドD2の接合容量Cf及びダイオードD1の逆バイ
アス抵抗に比べて十分小さく、等価回路において
これを省略することができる。一方、n+ソース
領域9、pチヤネル領域及びn+ドレイン領域4
は読出し用の静電誘導トランジスタQ1を構成す
る。これらセルの8個分の接続を第2図bに例示
する。
As described above, the equivalent circuit of a unit cell composed of a light sensing region and a readout transistor is expressed as shown in FIG. 2a. Regarding the light sensing region, a diode D1 similar to a pin diode (more precisely, a p + p - n + diode) is formed by the n + region 1, the high resistance p - region 2, and the p + region 3, and the p +
Region 3 and n + region 4 form a diode D2. The p - region 2 may be an i-region or an n - region as long as it is a high-resistance region. Since the vertical length of the high-resistance p - region is sufficiently large, the junction capacitance of diode D1 is sufficiently small compared to the junction capacitance C f of diode D2 and the reverse bias resistance of diode D1, so it can be omitted in the equivalent circuit. can. On the other hand, an n + source region 9, a p channel region and an n + drain region 4
constitutes an electrostatic induction transistor Q1 for reading. The connections for eight of these cells are illustrated in FIG. 2b.

さて第1図の装置において、透明電極7を通し
て光(矢印で示す。)を照射しこの状態で電極7
に正電圧(書込みパルス)を印加すればシヤツタ
解放動作が行われるが、その前にまずシヤツタ解
放前の動作すなわち光照射のもとで電極7を接地
電位に保つた状態の動作を説明する。
Now, in the apparatus shown in FIG. 1, light (indicated by an arrow) is irradiated through the transparent electrode 7, and in this state the electrode 7
When a positive voltage (write pulse) is applied to , the shutter release operation is performed, but first, the operation before the shutter release, that is, the operation with the electrode 7 maintained at the ground potential under light irradiation will be explained.

光照射により、基板10の表面近傍のp-領域
2中で電子−正孔の対生成が行われる。生成され
た電子は近傍にあるn+領域1に入る。一方正孔
はp+領域5側に入り込む。このようにしてn+
域1に入り込んだ電子及びp+領域5中に入り込
んだ正孔によつてn+領域1及びp+領域5の間の
電気的平衡が保たれる。この結果、バイアス電圧
Vs(+)が印加される以前、即ちシヤツタ開放動
作以前の光照射によつて生じた電子−正孔対は
n+領域1及びp+領域5にそれぞれ吸収され、p-
領域2には全く存在しないこととなる。p+領域
5は、対正成により発生した正孔の吸込口として
機能する。
By light irradiation, electron-hole pairs are generated in the p - region 2 near the surface of the substrate 10 . The generated electrons enter the nearby n + region 1. On the other hand, holes enter the p + region 5 side. In this way, the electrical balance between the n + region 1 and the p + region 5 is maintained by the electrons that have entered the n + region 1 and the holes that have entered the p + region 5 . As a result, the bias voltage
The electron-hole pair generated by light irradiation before V s (+) is applied, that is, before the shutter opens, is
Absorbed in n + region 1 and p + region 5, p -
It does not exist in area 2 at all. The p + region 5 functions as a suction port for holes generated by polarization.

この後電極7に正電圧Vsが印加されて、シヤ
ツタ開放動作が行われる。電極7に正電圧Vs
印加されたときのフツク構造のエネルギーダイヤ
グラムは第3図のようになる。高抵抗のp-領域
2には空乏層が形成されるが、これは第2図aの
等価回路においてpinダイオード(正確には
p+p-n+ダイオード)D1が逆バイアスされるこ
とに相当する。本発明の一好適例は、p-領域2
の全域が空乏状態となるように領域の厚さ、不純
物濃度及び印加電圧Vsを選択するものである。
この条件は前述の特許出願(特願昭55−54001号、
同55−60316号及び同55−69257号)に詳細に記載
されている。一方、第3図において、p+領域3
とn+領域4の境界には一定の障壁電圧を有する
pn接合が形成されているが、電極7へ印加した
正電圧の大部分が高抵抗のp-領域2にかかるた
め、上記pn接合にかかる順バイアスは極めて小
さい値にとどまる。
Thereafter, a positive voltage Vs is applied to the electrode 7, and the shutter opening operation is performed. The energy diagram of the hook structure when a positive voltage Vs is applied to the electrode 7 is as shown in FIG. A depletion layer is formed in the high-resistance p - region 2, which is a pin diode (more precisely
p + p - n + diode) corresponds to D1 being reverse biased. One preferred embodiment of the present invention is the p - region 2
The thickness of the region, the impurity concentration, and the applied voltage Vs are selected so that the entire region is in a depleted state.
This condition applies to the aforementioned patent application (Japanese Patent Application No. 55-54001,
55-60316 and 55-69257). On the other hand, in Fig. 3, p + region 3
and has a constant barrier voltage at the boundary of n + region 4
A pn junction is formed, but since most of the positive voltage applied to the electrode 7 is applied to the high resistance p - region 2, the forward bias applied to the pn junction remains at an extremely small value.

このように電極7に正電圧が印加されて第3図
のエネルギーダイヤグラムが達成された後は、光
照射により発生した電子は直ちに電極7に吸収さ
れるが、一方の正孔は電界により加速されてp-
領域2中を走行し、p+領域3中に蓄積される。
After a positive voltage is applied to the electrode 7 and the energy diagram shown in FIG. 3 is achieved, the electrons generated by the light irradiation are immediately absorbed by the electrode 7, while the holes are accelerated by the electric field. Tep -
It travels in region 2 and is accumulated in p + region 3.

さて、一次元モデルのもとで量子効率を1と仮
定すれば、単位電荷をq、光速をC、光子密度を
S(t)(photons/cm3)、照射開始後の時間をt
としたとき、p+領域3中に蓄積される単位面積
当りの正孔による正電荷は△Q=C・q∫t pS(t)
dtで与えられる。このようにp+領域3中に正孔す
なわち正電荷が蓄積されることにより、p+領域
3とn+領域4間のpn接合の障壁電圧が△V=△
Q/Cfだけ低下する。これは第2図aの等価回
路において、ダイオードD2が△Vだけ順バイア
スされたことに相当する。
Now, if we assume that the quantum efficiency is 1 under a one-dimensional model, the unit charge is q, the speed of light is C, the photon density is S(t) (photons/cm 3 ), and the time after the start of irradiation is t.
Then, the positive charge due to holes per unit area accumulated in p + region 3 is △Q=C・q∫ t p S(t)
given in dt. By accumulating holes, that is, positive charges, in the p + region 3 in this way, the barrier voltage of the pn junction between the p + region 3 and the n + region 4 increases as △V=△
It decreases by Q/Cf. This corresponds to diode D2 being forward biased by ΔV in the equivalent circuit of FIG. 2a.

このためn+領域4内の電子がp+領域3を経て
p-領域2に流出する。この電子はp-領域2内を
加速されて走行し、n+領域1を経て正電圧が印
加された電極7に吸収される。この結果、フロー
テイング状態にあるn+領域4は引出された電子
の電荷の分だけ正に帯電し、p+領域3との間に
形成されているpn接合の障壁電位が漸次増加す
る。これは第2図aの当価回路において、ダイオ
ードD2に印加されていた順バイアス△Vが電子
の引出しに伴つて漸次打消されていくことに相当
する。このようなn+領域4の帯電は、n+領域4
の電子の欠乏による正電荷量がp+領域3内に蓄
積されている正孔の電荷量に等しくなつたときに
停止する。このとき障壁電位は正孔蓄積以前の熱
平衡状態の値に等しくなり、n+領域4の電位は
正孔蓄積以前よりも△Vだけ上昇する。
Therefore, electrons in n + region 4 pass through p + region 3.
p - Flows into region 2. These electrons are accelerated and travel within the p - region 2, pass through the n + region 1, and are absorbed by the electrode 7 to which a positive voltage is applied. As a result, the n + region 4 in the floating state is positively charged by the charge of the extracted electrons, and the barrier potential of the pn junction formed between it and the p + region 3 gradually increases. This corresponds to the forward bias ΔV applied to the diode D2 in the equivalent circuit of FIG. 2a being gradually canceled as electrons are extracted. Such charging of n + region 4 is caused by n + region 4
It stops when the amount of positive charge due to the lack of electrons becomes equal to the amount of charge of holes accumulated in the p + region 3. At this time, the barrier potential becomes equal to the value in the thermal equilibrium state before hole accumulation, and the potential of the n + region 4 increases by ΔV compared to before hole accumulation.

このようにして上昇したn+領域4の電圧を読
出し用トランジスタQ1を用いてビツト線11に
読出す。すなわち、第1図aのワード線12を開
いて読出し用トランジスタQ1をオンにする。こ
れによつてn+領域9からp領域8を経てn+領域
4に電子が流入し、ビツト線11に正電圧が読出
される。読出し前にn+領域4内にあつた正電荷
量は読出し時に流入した電子の電荷によつて中和
され、読出し用トランジスタQ1がオフ状態とな
つたとき、n+領域4内の正電荷量はある程度小
さな値となつている。この値は読出し前に蓄積さ
れていた電荷量、読出し中に補充される蓄積電荷
量及び各種の読出し条件の組合せによつて定ま
る。その値がどのようなものであつても、n+
域4内に蓄積されている正電荷量がp+領域3内
に蓄積されている正孔の正電荷量よりも少なけれ
ば、両者の電荷量の差を接合容量Cfで除した値だ
け障壁電圧が低下し、n+領域4の電子がp+領域
3を経て正電圧が印加された電極7に流出する。
この電子の流出は、前述したようにn+領域4内
の正電荷量がp+領域3内に蓄積されている正孔
の正電荷量に等しくなるまで続く。このように本
発明の装置においては、読出しによつて一旦破壊
された情報(n+領域4の上昇電圧)が自動的に
再生される。
The thus increased voltage of n + region 4 is read out to bit line 11 using read transistor Q1. That is, the word line 12 in FIG. 1a is opened and the read transistor Q1 is turned on. As a result, electrons flow from n + region 9 to n + region 4 via p region 8, and a positive voltage is read out to bit line 11. The amount of positive charge in the n + region 4 before reading is neutralized by the charge of electrons that flowed in during reading, and when the read transistor Q1 is turned off, the amount of positive charge in the n + region 4 decreases. is a somewhat small value. This value is determined by a combination of the amount of charge accumulated before reading, the amount of accumulated charge replenished during reading, and various read conditions. No matter what the value is, if the amount of positive charge accumulated in the n + region 4 is smaller than the amount of positive charge of the hole accumulated in the p + region 3, the charges of both The barrier voltage decreases by a value obtained by dividing the difference in the amount by the junction capacitance C f , and electrons in the n + region 4 flow out through the p + region 3 to the electrode 7 to which a positive voltage is applied.
This outflow of electrons continues until the amount of positive charge in the n + region 4 becomes equal to the amount of positive charge of the holes accumulated in the p + region 3, as described above. In this way, in the device of the present invention, information (the increased voltage in the n + region 4) that is once destroyed by reading is automatically reproduced.

勿論このような再生が完全であるためには、一
旦p+領域3内に蓄積された正孔が消滅又は流出
しないこと、特にp+領域3とn+領域4間の障壁
電圧が低下した状態においてもp+領域3内に蓄
積されている正孔がなるべくn+領域4内に流出
しないことが望ましい。すなわち書込時及び読出
し後の再生時に接合を横切る電流がなるべく電子
電流によつて占められることが望ましい。これを
実現するための一般的手法は、バイポーラトラン
ジスタのエミツタ注入効率を高める手法と共通し
ており、その具体的手段のいくつかが前述した特
許出願(特願昭55−54001号等)に詳細に例示さ
れている。
Of course, for such regeneration to be complete, it is necessary that the holes accumulated in the p + region 3 do not disappear or flow out, especially when the barrier voltage between the p + region 3 and the n + region 4 is reduced. Also, it is desirable that the holes accumulated in the p + region 3 do not flow out into the n + region 4 as much as possible. That is, it is desirable that the current that crosses the junction during writing and during reproduction after reading is dominated by electronic current as much as possible. The general method for achieving this is the same as the method for increasing the emitter injection efficiency of bipolar transistors, and some of the specific methods are detailed in the patent application mentioned above (Japanese Patent Application No. 55-54001, etc.). is exemplified.

このように本発明の装置においては一旦書込ま
れた情報が読出しによつては消滅しないので、こ
れを消滅させるためには、電極7に印加する電圧
の極性を反転してp+領域3内に蓄積されている
正孔をp-領域2を経由して電極7に吸込むか又
は電極7からp-領域2を介してp+領域3内に電
子を流し込む構成をとつている。その他の構成と
して、基板10内に短絡用トランジスタを内蔵さ
せる構成とすることもできる。
In this way, in the device of the present invention, once written information is not erased by reading it out, in order to erase it, the polarity of the voltage applied to the electrode 7 is reversed and the information inside the p + region 3 is The configuration is such that holes accumulated in the p - region 2 are sucked into the electrode 7 or electrons are flowed from the electrode 7 into the p + region 3 via the p - region 2 . As another configuration, it is also possible to have a configuration in which a short-circuiting transistor is built into the substrate 10.

更に、絶縁分離領域6のp-領域2に対面する
面から該p-領域2の領域内を縦方向に先細りに
延在されている第5のn領域を設けて、印加電圧
Vs(t)が印加された際の正孔をp+領域3に偏向
させるためのレンズ作用を行なわせてもよい。
Further, a fifth n-region is provided which extends tapered in the vertical direction from the surface facing the p - region 2 of the insulation isolation region 6 within the p - region 2, so that the applied voltage can be adjusted.
A lens effect may be performed to deflect holes to the p + region 3 when V s (t) is applied.

第4図は本発明の他の実施例の断面図であり、
第1図と同一の参照符号を付した領域は、第1図
の場合と同一の領域である。本実施例の装置は、
第1図の場合と異なり、読出し用トランジスタを
同一半導体基板内には備えておらず、光センス領
域のみから成つている。また基板15の背面の全
域にわたつて透明電極を形成する代りに離散的な
小電極17を形成している。本実施例の装置の動
作は第1図の装置の光センス領域の動作と全く同
じであるから、あえて重複した説明を要しないで
あろう。受光量に比例して生じたn+領域4の正
電圧は電極16を介して読出される。電極16に
は周辺回路としての読出し回路が接続されるがこ
こでは省略している。
FIG. 4 is a sectional view of another embodiment of the present invention,
Areas with the same reference numerals as in FIG. 1 are the same areas as in FIG. The device of this example is
Unlike the case of FIG. 1, a readout transistor is not provided within the same semiconductor substrate, and consists only of a light sensing region. Furthermore, instead of forming a transparent electrode over the entire back surface of the substrate 15, discrete small electrodes 17 are formed. Since the operation of the device of this embodiment is exactly the same as the operation of the light sensing region of the device of FIG. 1, there will be no need for redundant explanation. A positive voltage generated in the n + region 4 in proportion to the amount of light received is read out via the electrode 16. A readout circuit as a peripheral circuit is connected to the electrode 16, but is omitted here.

第5図は第4図の装置の製造プロセスの一例を
示す断面図である。まず同図aに例示するような
p-の導電型及び不純物密度のSi半導体基板15の
一部分を酸化し絶縁分離領域6を形成する(b
図)。この後Si基板内にp型不純物を多量に拡散
させてp+領域3を形成する(c図)。引き続いて
基板15の片面からp型不純物を多量に拡散させ
てp+領域5を形成する(d図)、最後に基板15
の両面からn型不純物を多量に拡散させn+領域
1及び4を形成した(e図)後、基板15の両面
に蒸着等により金属電極16,17を形成してプ
ロセスを終了する。
FIG. 5 is a sectional view showing an example of the manufacturing process of the device shown in FIG. 4. First, as shown in Figure a.
A part of the Si semiconductor substrate 15 of p - conductivity type and impurity density is oxidized to form an insulating isolation region 6 (b
figure). Thereafter, a large amount of p-type impurity is diffused into the Si substrate to form p + region 3 (see figure c). Subsequently, a large amount of p-type impurity is diffused from one side of the substrate 15 to form a p + region 5 (Fig. d), and finally the substrate 15 is
After a large amount of n-type impurity is diffused from both sides of the substrate 15 to form n + regions 1 and 4 (Fig. e), metal electrodes 16 and 17 are formed by vapor deposition or the like on both sides of the substrate 15, and the process is completed.

第6図は本発明の他の実施例の断面図であり、
光検出部をpinフオトダイオードで構成しかつ読
出し部を電荷転送型の走査回路で構成したもので
ある。p+領域21、i領域22及びn+領域23
によつてpinフオトダイオードが構成されており、
これに電極24及び25が形成される。透明電極
25はスイツチ33を介して直流電源34の正端
子に接続される。一方電極24は、Si基板20の
表面に形成されたn+領域27に接続されると共
に、絶縁層31によつてSi基板20のその他の部
分から分離されている。直流電源34の負端子は
基板20の裏面に形成された電極32に接続され
ている。ところで、上記n+領域23上からi領
域22中にp+領域26が延在されている。この
p+領域26は、本実施例においては横方向に適
宜な密度で分散形成されている。
FIG. 6 is a sectional view of another embodiment of the present invention,
The photodetector section is composed of a pin photodiode, and the readout section is composed of a charge transfer type scanning circuit. p + area 21, i area 22 and n + area 23
The pin photodiode is configured by
Electrodes 24 and 25 are formed thereon. The transparent electrode 25 is connected to the positive terminal of a DC power source 34 via a switch 33. On the other hand, electrode 24 is connected to n + region 27 formed on the surface of Si substrate 20 and is separated from other parts of Si substrate 20 by insulating layer 31 . A negative terminal of the DC power supply 34 is connected to an electrode 32 formed on the back surface of the substrate 20. Incidentally, a p + region 26 extends from above the n + region 23 into the i region 22 . this
In this embodiment, the p + regions 26 are formed in a dispersed manner in the lateral direction at an appropriate density.

一方Si基板20、n+領域27,28、ゲート絶
縁層29及びゲート電極30によりBBD型走査
回路の横方向の1ユニツトが構成されている。
On the other hand, the Si substrate 20, the n + regions 27 and 28, the gate insulating layer 29, and the gate electrode 30 constitute one horizontal unit of the BBD type scanning circuit.

本実施例においては、スイツチ33を閉じて前
述のpinフオトダイオードに逆バイアスを印加す
ることがシヤツタ動作に相当する。第1図の実施
例と同様に、スイツチ33を閉じる前はn+領域
23近傍のi領域22で発生した電子−正孔対の
うちの電子は近傍にあるn+領域23に入り、一
方正孔はp+領域26側に入り込む。このように
してn+領域23に入り込んだ電子及びp+領域2
6中に入り込んだ正孔によつてn+領域23及び
p+領域26の間の電気的平衡が保たれる。この
結果、バイアス電圧Vs(+)が印加される以前、
即ちシヤツタ開放動作以前の光照射によつて生じ
た電子−正孔対はn+領域23及びp+領域26に
それぞれ吸収されi領域22には全く存在しない
こととなる。
In this embodiment, closing the switch 33 and applying a reverse bias to the pin photodiode described above corresponds to the shutter operation. Similar to the embodiment shown in FIG. 1, before the switch 33 is closed, electrons of the electron-hole pairs generated in the i region 22 near the n + region 23 enter the nearby n + region 23, while the positive The hole enters the p + region 26 side. In this way, the electrons that entered the n + region 23 and the p + region 2
The holes that entered into the n + region 23 and
Electrical balance between p + regions 26 is maintained. As a result, before the bias voltage V s (+) is applied,
That is, electron-hole pairs generated by light irradiation before the shutter opening operation are absorbed in the n + region 23 and the p + region 26, respectively, and do not exist in the i region 22 at all.

次にスイツチ33を聞じると、光照射により発
生した電子−正孔対のうち電子は直ちに透明電極
25に吸収され、一方正孔はi領域22中を加速
されて走行しn+領域27から電極24を介して
等量の電子を引出して再結合・消滅する。この結
果n+領域27は電子の空乏状態となる。n+領域
28中の電子はゲート30に正電圧を印加するこ
とにより基板20を経てn+領域27に転送され
る。この結果生じたn+領域28の空乏状態は更
に公知の転送手段(図示せず)によつて縦方向す
なわち紙面と垂直方向に転送され、読出しが行わ
れる。なおBBD型走査回路を例示したがCCD型
走査回路とすることもできる。
Next, when the switch 33 is turned on, the electrons of the electron-hole pairs generated by the light irradiation are immediately absorbed by the transparent electrode 25, while the holes are accelerated and travel through the i region 22, and the holes are accelerated and travel through the n + region 27. An equal amount of electrons are extracted from the two via the electrode 24 and recombined and annihilated. As a result, the n + region 27 becomes depleted of electrons. Electrons in n + region 28 are transferred to n + region 27 via substrate 20 by applying a positive voltage to gate 30 . The resulting depletion state in the n + region 28 is further transferred in the vertical direction, ie, perpendicular to the plane of the drawing, by known transfer means (not shown), and read out. Although a BBD type scanning circuit is shown as an example, a CCD type scanning circuit may also be used.

第6図のi領域22の厚みは、入射光の大部分
がn+領域23で吸収されるため光の吸収という
点では適宜な値でよいが、シヤツタ動作以前に発
生した正孔がp+領域21まで到達しないようあ
る程度大きな値、例えば3ミクロン程度より大き
な値とすることが望ましい。
The thickness of the i region 22 in FIG. 6 may be set to an appropriate value in terms of light absorption since most of the incident light is absorbed by the n + region 23 , but holes generated before the shutter operation It is desirable to set the value to a certain degree so as not to reach the region 21, for example, a value larger than about 3 microns.

以上詳細に説明したように、本発明の半導体撮
像装置は、半導体基板の表面から縦方向に表面の
低抵抗領域上から高抵抗領域中に表面領域と逆導
電型の低抵抗領域を形成してあるので、電圧印加
前の光照射により生じた電子−正孔対は高抵抗領
域に存在しなくなるので、良好なシヤツタ機能が
発揮できる。
As described above in detail, the semiconductor imaging device of the present invention includes forming a low resistance region of a conductivity type opposite to the surface region in the high resistance region from above the low resistance region of the surface in the vertical direction from the surface of the semiconductor substrate. Therefore, electron-hole pairs generated by light irradiation before applying a voltage no longer exist in the high resistance region, so that a good shutter function can be exhibited.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の断面図でaは縦方
向の断面図、bは横方向の断面図、第2図は第1
図の実施例の等価回路、第3図は第1図中のフツ
ク構造のエネルギーダイヤグラム、第4図は本発
明の他の実施例の断面図、第5図は第4図の装置
の製造プロセスを説明する断面図、第6図は本発
明の他の実施例の断面図である。 1,23…n+領域、2,22…p-又はi領域、
3,21…p+領域、4…n+領域、5,26…n+
領域、6…絶縁分離領域、7,24,25,32
…電極、8…pチヤネル領域、9…n+ドレイン
領域、10,15,20…基板、11…ビツト
線、12…ワード線、33…スイツチ、34…直
流電源。
FIG. 1 is a cross-sectional view of one embodiment of the present invention, a is a vertical cross-sectional view, b is a horizontal cross-sectional view, and FIG.
3 is an energy diagram of the hook structure in FIG. 1, FIG. 4 is a sectional view of another embodiment of the present invention, and FIG. 5 is a manufacturing process of the device shown in FIG. 4. FIG. 6 is a cross-sectional view of another embodiment of the present invention. 1, 23...n + area, 2, 22...p - or i area,
3,21...p + area, 4...n + area, 5,26...n +
Region, 6... Insulation isolation region, 7, 24, 25, 32
...electrode, 8...p channel region, 9...n + drain region, 10, 15, 20...substrate, 11...bit line, 12...word line, 33...switch, 34...DC power supply.

Claims (1)

【特許請求の範囲】 1 光検出部と前記光検出部に結合された読出し
部とからなる光電変換セルを含む半導体撮像装置
において、 前記光検出部は、半導体基板の表面から縦方向
に順次形成されている第1の導電型で低抵抗の第
1の領域、高抵抗の第2の領域及び前記第1の導
電型と逆の第2の導電型で低抵抗の第3領域及び
前記第1の領域上から前記第2の領域中に延在さ
れかつ横方向に適宜な間隔で分離して形成される
前記第2の導電型で低抵抗の第4の領域を備え、 照射光を蓄積する期間中は外部電圧を印加し、
照射光を蓄積しない期間中は前記外部電圧の印加
を停止する、外部電圧印加手段を前記第1の領域
は具備し、光照射により前記第1の領域近傍で発
生した電子−正孔対の内の一方を前記外部電圧の
印加により前記第2の領域内を前記第3の領域ま
で走行させ、光照射に対応した信号電荷を前記第
3の領域に隣接した第1の導電型で低抵抗の第5
の領域内に蓄積し、 前記読出し部は前記信号電荷を検出する読出し
用トランジスタ、もしくは転送型走査回路の内の
いずれかで構成され、かつ 外部電圧の印加を停止することによりシヤツタ
動作前の光照射により発生した前記電子−正孔対
の内の一方を第4の領域を介して再結合・消滅さ
せることを特徴とするシヤツター機能を具備した
半導体撮像装置。
[Scope of Claims] 1. In a semiconductor imaging device including a photoelectric conversion cell consisting of a photodetection section and a readout section coupled to the photodetection section, the photodetection sections are formed sequentially in the vertical direction from the surface of the semiconductor substrate. a first region having a first conductivity type and a low resistance; a second region having a high resistance; a third region having a second conductivity type opposite to the first conductivity type and having a low resistance; a fourth region of the second conductivity type and low resistance extending from above the region into the second region and separated at an appropriate interval in the lateral direction; and accumulating irradiated light. During this period, an external voltage is applied,
The first region is provided with an external voltage applying means for stopping the application of the external voltage during a period in which the irradiation light is not accumulated, and the electron-hole pairs generated near the first region by the light irradiation are is made to travel within the second region to the third region by applying the external voltage, and a signal charge corresponding to the light irradiation is transferred to the first conductivity type, low resistance, adjacent to the third region. Fifth
The signal charges are accumulated in a region of A semiconductor imaging device equipped with a shutter function, characterized in that one of the electron-hole pairs generated by irradiation is recombined and annihilated via a fourth region.
JP55171899A 1980-12-05 1980-12-05 Semiconductor image pickup device Granted JPS5795770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55171899A JPS5795770A (en) 1980-12-05 1980-12-05 Semiconductor image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55171899A JPS5795770A (en) 1980-12-05 1980-12-05 Semiconductor image pickup device

Publications (2)

Publication Number Publication Date
JPS5795770A JPS5795770A (en) 1982-06-14
JPH0217989B2 true JPH0217989B2 (en) 1990-04-24

Family

ID=15931867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55171899A Granted JPS5795770A (en) 1980-12-05 1980-12-05 Semiconductor image pickup device

Country Status (1)

Country Link
JP (1) JPS5795770A (en)

Also Published As

Publication number Publication date
JPS5795770A (en) 1982-06-14

Similar Documents

Publication Publication Date Title
US4454526A (en) Semiconductor image sensor and the method of operating the same
US4631592A (en) Semiconductor image sensor
US4450466A (en) Semiconductor image sensor
CA1052892A (en) Random access solid-state image sensor with non-destructive read-out
JPS5846070B2 (en) solid-state imaging device
JPS6149822B2 (en)
JPH0414543B2 (en)
JPH0454987B2 (en)
US4684968A (en) JFET imager having light sensing inversion layer induced by insulator charge
JPH07120765B2 (en) Sensor device, photoconductive sensor driving method, and driving device
JPH09275201A (en) Solid-state image pick up device
EP0038697B1 (en) Semiconductor image sensor
JP3285928B2 (en) Solid-state imaging device
JPH0217989B2 (en)
US4429330A (en) Infrared matrix using transfer gates
JPH06296036A (en) Photosensor
JPH0230189B2 (en)
JPS6117150B2 (en)
JP3167150B2 (en) Semiconductor photodetector
JP3246062B2 (en) Photo sensor system
JP2002334983A (en) Laminated type solid-state imaging device and camera using the same
JPH05275671A (en) Phototransistor and image sensor provided therewith
JP2501207B2 (en) Photoelectric conversion device
JPH0724301B2 (en) Photoelectric conversion device
JPH0782760B2 (en) Image memory device