JPH02178927A - Method of polishing plate - Google Patents

Method of polishing plate

Info

Publication number
JPH02178927A
JPH02178927A JP63333105A JP33310588A JPH02178927A JP H02178927 A JPH02178927 A JP H02178927A JP 63333105 A JP63333105 A JP 63333105A JP 33310588 A JP33310588 A JP 33310588A JP H02178927 A JPH02178927 A JP H02178927A
Authority
JP
Japan
Prior art keywords
polishing
wafer
bonded
carrier
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63333105A
Other languages
Japanese (ja)
Inventor
Masaru Tsukahara
塚原 優
Shinichi Nakabayashi
伸一 中林
Takashi Muramatsu
尚 村松
Naka Ichikawa
半 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63333105A priority Critical patent/JPH02178927A/en
Publication of JPH02178927A publication Critical patent/JPH02178927A/en
Pending legal-status Critical Current

Links

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PURPOSE:To improve throughput and high flatness at the same time by bonding the surfaces of two plates together, and polishing the surfaces which are not bonded at the same time. CONSTITUTION:The surface of a wafer 1 is cleaned very finely through etching. The rear surface of the wafer 1 is bonded to the rear surface of another wafer 1 which is treated by the same way through wax 10. A pair of the bonded wafers 1 and 1 are housed in a housing hole 7 in a carrier 3. Pressure is applied for an upper surface plate and a lower surface plate. The carrier 3 starts planetary rotation in the horizontal direction. The surfaces of the two wafers 1 and 1 whose rear surfaces are bonded are polished with polishing clothes 11 and 11 at the same time. In this way, the processing in the polishing step can be performed efficiently, and the polishing having the high throughput can be performed without decreasing the flatness in polishing.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、板面体、特に半導体ウェハ等の高精度な鏡面
処理を必要とする研磨技術に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a polishing technique that requires highly accurate mirror polishing of plate surfaces, particularly semiconductor wafers, and the like.

〔従来の技術〕[Conventional technology]

この種の技術について記載されている例としては、本出
願人による特開昭54−5870号公報がある。
An example of this type of technology described is Japanese Patent Application Laid-Open No. 54-5870 by the present applicant.

上記公報にも記載されているように、半導体装置の製造
工程におけるウェハ処理工程では、インゴットの状態か
らスライスされ、円板状形状に加工されたウェハに対し
て、研磨処理が施される。
As described in the above-mentioned publication, in a wafer processing step in a semiconductor device manufacturing process, a wafer that is sliced from an ingot state and processed into a disk shape is subjected to a polishing process.

上記研磨処理は大別して、ランピング処理とポリッンン
グ処理と呼ばれる2段階の処理で構成されている。
The polishing process described above is roughly divided into two stages called ramping process and polishing process.

すなわち、スライス状態のウェハはまず、前者のラッピ
ング処理によってウェハ面が平坦化される。このラッピ
ング処理において、研磨剤としては、ダイヤモンド砥粒
、GC(クリーンカーボランダム〉酸化アルミニウム砥
粒等が使われ、研磨剤の保持材としては、平面度がよく
でた鋳鉄定盤が用いられている。このラッピング処理に
よってウェハの研磨された面はまだ比較的粗面状態であ
るが、両面の平坦化が行われ、ウェハ全体における厚さ
のバラツキ等が補正される。
That is, the wafer surface of the sliced wafer is first flattened by the former lapping process. In this lapping process, diamond abrasive grains, GC (clean carborundum) aluminum oxide abrasive grains, etc. are used as the abrasive, and a cast iron surface plate with good flatness is used as a holding material for the abrasive. Although the polished surface of the wafer is still relatively rough due to this lapping process, both surfaces are flattened and variations in thickness throughout the wafer are corrected.

上記ランピング処理が完了した後、ウェハの表面には所
定の薬液によるエツチング処理が施されて、表面が清浄
化された後、後者のポリッシング処理が行われる。該ポ
リッシング処理においては、クロスと呼ばれる研磨布を
用いて、数段階にわたる研磨工程が繰り返されることに
よって、ウェハの表面が所定精度の鏡面状態となる。
After the above-mentioned ramping process is completed, the surface of the wafer is subjected to an etching process using a predetermined chemical solution to clean the surface, and then the latter polishing process is performed. In the polishing process, a polishing cloth called a cloth is used to repeat several polishing steps, so that the surface of the wafer becomes mirror-like with a predetermined precision.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、上記従来技術では、上記公報にも記載されて
いるように、研磨盤の断面方向には1枚ずつのウェハし
か装着されなかったため、効率的な研磨処理を実施する
ことができなかった。
By the way, in the above-mentioned prior art, as described in the above-mentioned publication, only one wafer was mounted in the cross-sectional direction of the polishing disk, so that efficient polishing processing could not be carried out.

また、装着されたウェハに対してその両面に研磨盤を配
置して、ウェハの両面を同時に研磨する技術も知られて
いるが、この加工方法では、両面が鏡面状態に加工され
るた必、ウェハの表裏面の識別が難しいこと、あるいは
、後続の処理工程においていくつかの不都合を生じる場
合の多いことなどの問題がある。かかる問題も本発明者
によって改善された。
There is also a known technique in which polishing disks are placed on both sides of a loaded wafer to polish both sides of the wafer at the same time. Problems include that it is difficult to distinguish between the front and back surfaces of the wafer, and that some inconveniences often occur in subsequent processing steps. This problem was also improved by the inventor.

本発明は、上記課題に着目してなされたものであり、そ
の目的は、板面体の研磨処理におけるスループットの向
上ならびに高平坦度を同時に得ることのできる技術を提
供することなどがある。
The present invention has been made with attention to the above-mentioned problems, and its purpose is to provide a technique that can simultaneously improve throughput and obtain high flatness in the polishing process of a plate surface body.

本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

ずなわぢ第1に、板面体の研磨に際して、2枚の板面体
の一面同士を互いに接着し、この接着されていない面側
を同時に研磨するものである。
Firstly, when polishing the plate plates, one side of the two plate plates is bonded to each other, and the non-bonded sides are polished at the same time.

第2に、スライスされた状態の板面体に第1の研磨処理
であるラッピング処理を施し、この板面体の少なくとも
一面を平坦化した後、平坦化された面同士で2枚の板面
体を互いに接着し、この一対の板面体の互いに外方に位
置した2面に対して第2の研磨処理であるポリッング装
置を同時に施すものである。
Second, the sliced plate is subjected to a lapping process, which is the first polishing process, to flatten at least one surface of the plate, and then the two plate plates are bonded to each other between the flattened surfaces. A polishing device, which is a second polishing process, is simultaneously applied to the two surfaces of the pair of plate surfaces located outwardly from each other.

〔作用〕[Effect]

上記した第1の手段によれば、研磨盤の断面方向に装着
された2枚の板面体を同時に研磨することが可能となる
ため、研磨工程における処理を効率的に行うことが可能
となる。
According to the above-mentioned first means, it is possible to simultaneously polish the two plate surfaces mounted in the cross-sectional direction of the polishing disk, so that the polishing process can be performed efficiently.

第2の手段によれば、第1の研磨処理であるランピング
処理が施されて少なくとも一面を平坦化した状態で2枚
の板面体を接着して、外方に位置する2面に対して同時
に第2の研磨処理であるポリソンンク処理を施すた必、
ポリッング装置においても平坦度が低下することなく、
上記第1の手段に加えてスループントの高い研磨工程を
実現できる。
According to the second means, the two plate surfaces are bonded together after at least one surface is flattened by the ramping treatment that is the first polishing treatment, and the two surfaces located on the outside are simultaneously bonded together. It is necessary to apply the second polishing process, Polysonk treatment.
Even in polishing equipment, the flatness does not deteriorate.
In addition to the first means described above, a polishing process with high throughput can be realized.

〔実施例〕〔Example〕

第1図は本発明の一実施例である研磨工程の処理手順を
示すフロー図、第2図は本実施例で用いられるウェハを
示す斜視図、第3図はラッピンク装置による処理を示す
断面図、第4図は本実施例で接着された2枚のウェハを
示す側面図、第5図はこのようにして接着された2枚の
ウェハをポリッシング装置に装着した状態を示す断面図
、第6図はキャリアを示す斜視図、第7図はキャリアの
回転状態を示す平面図、第8図はウェハの平坦度を説明
するた約の説明図である。
Fig. 1 is a flowchart showing the processing procedure of a polishing process according to an embodiment of the present invention, Fig. 2 is a perspective view showing a wafer used in this embodiment, and Fig. 3 is a cross-sectional view showing processing by a lapping device. , FIG. 4 is a side view showing two wafers bonded in this example, FIG. 5 is a cross-sectional view showing the two wafers bonded in this way mounted on a polishing device, and FIG. FIG. 7 is a perspective view showing the carrier, FIG. 7 is a plan view showing the rotating state of the carrier, and FIG. 8 is an explanatory diagram for explaining the flatness of the wafer.

本実施例に用いられる板面体としてのウェハ1は第2図
に示す形状を有しており、このようなウェハ1はンリコ
ン(Sl)単結晶からなる棒状のインゴットを幅方向に
スライスして得られるものであり、その周縁の一部には
結晶方向を示す直線状のオリエンテーソヨンフラノト1
aが形成されている。
The wafer 1 as a plate surface body used in this example has the shape shown in FIG. A part of its periphery has a straight line indicating the crystal direction.
a is formed.

上記ウェハ1は、本実施例において第1図に示すフロー
図に従って処理が行われる。すなわち、まずスライス状
態のウェハlは、第3図に示すうソピング装置2によっ
て、両面の平坦化が行われる。
The wafer 1 is processed according to the flowchart shown in FIG. 1 in this embodiment. That is, first, both sides of the sliced wafer l are flattened by the flattening device 2 shown in FIG.

ラッピング装置2はウェハ1を収容するキャリア3を有
している。このキャリア3については後述のポリッシン
グ装置4におけるキャリア3と同一の構造であるため、
第5図のポリッシング装置4におけるキャリア3によっ
てその構造を説明する。
The lapping device 2 has a carrier 3 that accommodates the wafer 1. This carrier 3 has the same structure as the carrier 3 in the polishing device 4, which will be described later.
The structure of the carrier 3 in the polishing device 4 shown in FIG. 5 will be explained.

キャリア3の側面全周にはギア溝5が形成され、第7図
に示す装置中央のサンギア6の周囲を当該キャリア3が
遊星回転される構造となっている。
A gear groove 5 is formed on the entire side surface of the carrier 3, and the carrier 3 is planetarily rotated around a sun gear 6 at the center of the device as shown in FIG.

上記キャリア3は、各々が例えば直径300〜600C
fTl程度の円板状に構成され、一つのキャリア3につ
きウェハ1の収容孔7が5個形成されている。したがっ
て本実施例では各キャリア3についてウェハ1が5枚ず
つ収容可能となっている。
Each of the carriers 3 has a diameter of, for example, 300 to 600C.
It is configured in a disk shape with a diameter of approximately fTl, and five accommodating holes 7 for wafers 1 are formed in one carrier 3. Therefore, in this embodiment, each carrier 3 can accommodate five wafers 1.

また、このようなキャリア3は、単一の装置において5
枚装着される構造となっている。したがって、このラッ
ピング装置2ては、25枚のウェハ1が同時に処理可能
となっている(第7図参照)。
Moreover, such a carrier 3 can carry 5 in a single device.
The structure is such that it can be installed in one piece. Therefore, this lapping apparatus 2 can process 25 wafers 1 at the same time (see FIG. 7).

上記のキャリア3内に収容されたウェハ1は、第3図に
示すようにその表裏面がキャリア3の収容孔7から突出
された状態となっており、上定盤8aと下定盤8bとに
それぞれ接触される。
As shown in FIG. 3, the wafer 1 accommodated in the carrier 3 has its front and back surfaces protruding from the accommodation hole 7 of the carrier 3, and is placed between the upper surface plate 8a and the lower surface plate 8b. each will be contacted.

上定盤8aと下定盤8bとは、少なくとも」二部ウェハ
1との接触面が、鋳鉄等で構成されており、加圧状態と
されている両定盤3a、3bの間をキャリア3が水平方
向に遊星回転することによってウェハ1の両面が研磨さ
れる構造となっている。
At least two surfaces of the upper surface plate 8a and the lower surface plate 8b that come in contact with the wafer 1 are made of cast iron or the like, and the carrier 3 moves between the surface plates 3a and 3b which are in a pressurized state. The structure is such that both surfaces of the wafer 1 are polished by planetary rotation in the horizontal direction.

なおこのときのウェハ1の両面に対する加圧力は、例え
ば100〜1.30 g /cm2程度とされている。
Note that the pressing force applied to both sides of the wafer 1 at this time is, for example, about 100 to 1.30 g/cm2.

ここで、ウェハ1の平坦度について第8図を用いて簡単
に説明すると、例えばウェハ1面上の凹凸状態における
高低差りで表されるものであり、全体のばらつきを示す
T T V (Total Th1cknessVar
iation )と呼ばれる基準、あるいはウェハ1の
部分的なばらつきを示すL T V (Local T
h1ckness Variation )と呼ばれる
基準等により判定される。
Here, to briefly explain the flatness of the wafer 1 using FIG. 8, it is expressed, for example, by the height difference in the uneven state on the surface of the wafer 1, and T T V (Total Th1cknessVar
tion ), or LTV (Local T
This is determined based on a standard called h1ckness Variation.

ラッピング装置2においてはこの高低差りを0に近づけ
る平坦化が施される。これを第8図を例に説明すると同
図中lの線で示す部分を研磨することによってh −Q
となる。
In the lapping device 2, flattening is performed to bring this difference in height close to zero. To explain this using Fig. 8 as an example, by polishing the part indicated by the line l in the figure, h - Q
becomes.

なお、上記ラッピング装置2の例においては、1枚のウ
ェハ1を両面研磨してその両面を平坦化した場合で説明
したが、片面のみを平坦化してこれを基準面としてもよ
い。
In the example of the lapping apparatus 2 described above, a case has been described in which both sides of one wafer 1 are polished and both surfaces are flattened, but only one side may be flattened and this may be used as the reference surface.

次に、平坦化の完了したウェハ1は、エツチング処理に
よりその表面が清浄化される。エツチング処理としては
、酸性のエツチング液を用いた酸エンチングと、アルカ
リ性のエンチング液を用いたアルカリエンチングとが一
般的であるが、前者は短時間での処理が可能であるもの
の、エツチング反応熱によりエツチング速度差がウェハ
内で生じ、この影響でウェハ1の周辺部分がだれてしま
う欠点を有している。このため、本実施例では処理に長
時間を必要とするが、上記欠点を有さずに寸法精度の劣
化の少ないアルカリエツチングによることが望ましい。
Next, the surface of the flattened wafer 1 is cleaned by an etching process. Commonly used etching treatments are acid etching using an acidic etching solution and alkali etching using an alkaline etching solution.Although the former can be processed in a short time, the heat of the etching reaction This causes a difference in etching speed within the wafer, which has the disadvantage that the peripheral portion of the wafer 1 is sagged. Therefore, although the present embodiment requires a long time for processing, it is preferable to use alkaline etching, which does not have the above-mentioned drawbacks and causes less deterioration in dimensional accuracy.

以上のエンチング処理を通じて表面が高清浄化されたウ
ェハ1は、同様の処理を施された他の1枚のウェハ1と
その裏面同士(回路の形成されない面同士)がワックス
10を用いて接着される。
The wafer 1 whose surface has been highly cleaned through the above etching process is bonded to another wafer 1 which has undergone the same process using wax 10 on its back sides (the sides on which no circuit is formed). .

当該ワックス10としては、硬化状態においてポリッシ
ング装置4によって加えられる応力に対抗する所定強度
の接着力を備えている必要があり、ポリッシンク処理後
においては、2枚のウェハ11の離脱を容易に行えるよ
う、接着力の制御が可能な材料で構成されていることが
望ましい。
The wax 10 must have a predetermined adhesive strength to resist the stress applied by the polishing device 4 in the hardened state, and after the polishing process, the wax 10 must have adhesive strength so that the two wafers 11 can be easily separated. It is desirable that the adhesive be made of a material whose adhesive force can be controlled.

このようなワックス10の具体例としては、例えば50
℃〜60℃程度で溶融する熱可塑性の樹脂、有機溶剤に
より溶融する樹脂系接着剤、あるいは−10℃以下の冷
却によって接着強度の低下する接着剤等を用いてもよい
As a specific example of such wax 10, for example, 50
A thermoplastic resin that melts at about 60°C to 60°C, a resin adhesive that melts with an organic solvent, or an adhesive whose adhesive strength decreases when cooled to -10°C or lower may be used.

次に、上記のように接着された一対のウェハ1は、前述
のラッピング装置2とほぼ同様の構造を有するポ’J 
ンンング装置4 (第5図)に装着される。
Next, the pair of wafers 1 bonded as described above are placed in a po'j
It is attached to the monitoring device 4 (Fig. 5).

ポリッシング装置4においても、ウェハ1はキャリア3
に収容された状態で上定盤8aと下定盤8bとの間に装
着される。なお、上定盤8aと下定盤8bの面上には研
磨布11が敷設されており、この研磨布11には磁石粒
を含む研磨液が含浸されている。
Also in the polishing device 4, the wafer 1 is placed on the carrier 3.
It is mounted between the upper surface plate 8a and the lower surface plate 8b while being accommodated in the. Note that a polishing cloth 11 is laid on the surfaces of the upper surface plate 8a and the lower surface plate 8b, and this polishing cloth 11 is impregnated with a polishing liquid containing magnetic particles.

なお、ポ’J ソンング工程は上記研磨液の濃度および
キャリア3の回転数等を変更した複数段階の処理を通じ
て実施されるのが一般的であるが、本実施例ではその代
表的なもののみて説明する。
Note that the Po'J song process is generally carried out through a multi-step process in which the concentration of the polishing liquid and the rotation speed of the carrier 3 are changed, but in this example, only a typical process will be explained. do.

第6図に示されるキャリア3については、先にランピン
ク装置2におけるキャリア構造として説明しているため
、再度の重複説明は省略する。このポリッシング装置4
におけるキャリア3の構造が上記ラッピング装置2と異
なる点は、その収容孔7に一対に接着されたウェハ1,
1が収容される点のみである。
Since the carrier 3 shown in FIG. 6 has been previously described as a carrier structure in the ramping device 2, repeated explanation will be omitted. This polishing device 4
The difference in the structure of the carrier 3 from that of the lapping device 2 is that a pair of wafers 1,
It is only a point where 1 is accommodated.

ウェハ1,1がキャリア3の収容孔7に収容し、上定盤
8aと下定盤8bとの間に1.00〜250g/cm2
 程度の加圧力をあたえ、上記キャリア3が水平面方向
に遊星回転を開始される。これによって裏面同士を接着
された2枚のウエノ 1.1の表面側が研磨布11.1
1によって同時にポリンシンクされる。
The wafers 1, 1 are accommodated in the accommodation hole 7 of the carrier 3, and the weight between the upper surface plate 8a and the lower surface plate 8b is 1.00 to 250 g/cm2.
By applying a certain amount of pressure, the carrier 3 starts planetary rotation in the horizontal direction. As a result, the back sides of the two sheets of Ueno 1.1 are glued together, and the front side of the polishing cloth 11.1 is
1 and simultaneously pollinsynced.

本実施例によればこのように、ウェハ1,1は2枚で一
対を構成してキャリア3の収容孔7内に装着されている
。したがって、1枚のキャリア3が5個の収容孔7を有
している場合、1枚のキャリア3について10枚、この
キャリア3を5枚装着可能なポリッシング装置4ては、
同時に50枚のウェハのポリッング装置が可能である。
According to this embodiment, two wafers 1, 1 constitute a pair and are mounted in the accommodation hole 7 of the carrier 3. Therefore, when one carrier 3 has five accommodation holes 7, ten carriers 3 are attached to one carrier 3, and the polishing device 4 that can accommodate five carriers 3 is as follows.
It is possible to polish 50 wafers at the same time.

このように、本実施例では従来構造の両面ポリッシング
装置4を用いて2倍のスループットの向上を実現でき、
効率的なポリンシク処理を行うことができる。
In this way, in this embodiment, the throughput can be doubled by using the double-sided polishing device 4 having the conventional structure.
Efficient polishing processing can be performed.

また、この時、加工精度である平坦度について確認した
結果、従来技術である断面方向に1枚のみのウェハ1を
装着して、両面ポ’J ンソング処理を行った時と同等
の値が得られた。これは、両面ボ’J yンンクの加工
原理である均等荷重、ウェハの遊星運動がウェハ2枚を
一対にした時にも、1枚のみを研磨した時と同様にその
まま作用するからであると考える。
Also, at this time, we checked the flatness, which is processing accuracy, and found that it was the same value as the conventional technique, in which only one wafer 1 was mounted in the cross-sectional direction and double-sided ponsong processing was performed. It was done. This is thought to be because the processing principles of double-sided bore, such as equal load and planetary motion of the wafer, act as they do when two wafers are combined as a pair, just as when only one wafer is polished. .

本実施例では、上記のポリッング装置を所定回数繰り返
して2枚のウェハ1,1の表面が所定の鏡面状態となっ
た段階で、加熱あるいは有機溶剤等によりウェハ1,1
同士を接着しているワックス10の接着状態を低下させ
、2枚のウェハ11を分離する。
In this embodiment, after the above-mentioned polishing device is repeated a predetermined number of times and the surfaces of the two wafers 1, 1 reach a predetermined mirror-like state, the wafers 1, 1 are heated or treated with an organic solvent, etc.
The adhesion state of the wax 10 bonding the wafers to each other is reduced, and the two wafers 11 are separated.

このようにして得られたウェハ1は、互いに片面(表面
)のみに鏡面処理が施された状態となっているため、表
裏面の識別が極めて容易となっている。
The wafers 1 obtained in this way are mirror-finished only on one side (front side), so that it is extremely easy to identify the front and back sides.

以」−本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
- Although the invention made by the present inventor has been specifically explained based on examples, the present invention is not limited to the above-mentioned examples, and it is understood that various changes can be made without departing from the gist of the invention. Needless to say.

たとえば、ラッピング装置2における研磨剤としては上
定盤8aおよび下定盤8bを鋳鉄等で構成した場合につ
いて説明したが、所定の平坦加工精度を得られるもので
あれば他の研磨剤であってもよいことは勿論である。さ
らに、ポリッシング装置4における研磨剤についても研
磨液を含浸させた研磨布11に限られない。
For example, as for the abrasive in the lapping device 2, the case where the upper surface plate 8a and the lower surface plate 8b are made of cast iron or the like has been described, but other abrasives may be used as long as the predetermined flatness processing accuracy can be obtained. Of course it's a good thing. Further, the polishing agent in the polishing device 4 is not limited to the polishing cloth 11 impregnated with a polishing liquid.

以上の説明では主として本発明者によってなされた発明
をその利用分野である、半導体装置の製造におけるウェ
ハの研磨技術に適用した場合について説明したが、これ
に限定されるものではなく、たとえばハードディスク装
置における磁気ディスクの研磨技術、あるいはフォトマ
スク製造における石英ガラス等の研磨技術等にも適用可
能である。
In the above explanation, the invention made by the present inventor has been mainly applied to the field of application, which is wafer polishing technology in the manufacture of semiconductor devices, but the invention is not limited to this, for example, in hard disk devices. It is also applicable to polishing techniques for magnetic disks or polishing techniques for quartz glass, etc. in photomask manufacturing.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

すなわち、研磨盤の断面方向に装着された2枚の板面体
を同時に研磨することが可能となるため、研磨工程にお
ける処理を効率的に行うことが可能となる。
That is, since it becomes possible to simultaneously polish two plate face bodies attached in the cross-sectional direction of the polishing disk, it becomes possible to perform processing in the polishing process efficiently.

また、ラッピング処理が施されて少なくとも面を平坦化
した状態で2枚の板面体を接着して、外方に位置する2
面に対して同時にポリッンング処理を施すため、ポリソ
ンング処理においても平坦度が低下することなく、スル
ープットの高い研磨工程を実現できる。
In addition, two plate face pieces are bonded together after being subjected to wrapping treatment to flatten at least the surfaces, and the two plate faces located outward are bonded together.
Since the polishing process is performed simultaneously on the surface, the flatness does not deteriorate even during the polishing process, and a polishing process with high throughput can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例である研磨工程の処理手順を
示すフロー図、 第2図は本実施例で用いられるウェハを示ず斜視図、 第3図はランピンク装置による処理を示す断面図、 第4図は本実施例で接着された2枚のウェハを示す側面
図、 第5図はこのようにして接着された2枚のウェハをポリ
ンンンク装置に装着した状態を示す断面図、 第6図はキャリアを示す斜視図、 第7図はキャリアの回転状態を示す平面図、第8図はウ
ェハの平坦度を示すための説明図である。 1・・・ウェハ ンフラット、2・ キャリア、4・・ ギア溝、6・・・ a・・・上定盤、 ワックス、11・ 1a・・・オリエンテ ・・ランピンク装置、3・・・ ・ポリン/ジグ装置、5・・・ サンギア、7・・・収容孔、8 8b・・・下定盤、10・ ・・研磨布。
Fig. 1 is a flowchart showing the procedure of a polishing process according to an embodiment of the present invention, Fig. 2 is a perspective view without showing the wafer used in this embodiment, and Fig. 3 shows processing by a runpin device. 4 is a side view showing the two wafers bonded in this example; FIG. 5 is a sectional view showing the two wafers bonded in this way mounted on a linking device; FIG. 6 is a perspective view showing the carrier, FIG. 7 is a plan view showing the rotating state of the carrier, and FIG. 8 is an explanatory diagram showing the flatness of the wafer. 1... Wafer flat, 2. Carrier, 4... Gear groove, 6... a... Upper surface plate, wax, 11. 1a... Oriente... Run pinking device, 3... ・Porin/jig device, 5... Sun gear, 7... Accommodation hole, 8 8b... Lower surface plate, 10... Polishing cloth.

Claims (1)

【特許請求の範囲】 1、2枚の板面体の一面同士を互いに接着し、この接着
されていない他面側を同時に研磨することを特徴とする
板面体の研磨方法。 2、スライスされた状態の板面体に第1の研磨処理であ
るラッピング処理を施し、この板面体の少なくとも一面
を平坦化した後、平坦化された面同士で2枚の板面体を
互いに接着し、この一対の板面体の互いに外方に位置し
た2面に対して第2の研磨処理であるポリッシング処理
を同時に施す板面体の研磨方法。 3、上記板面体が半導体ウェハであることを特徴とする
請求項1または2記載の板面体の研磨方法。 4、上記板面体の接着は熱可塑性の樹脂を介して行うこ
とを特徴とする請求項1または2記載の板面体の研磨方
法。
[Scope of Claims] A method for polishing plate face bodies, which comprises bonding one or two surfaces of one or two plate face bodies to each other, and simultaneously polishing the other surfaces that are not bonded. 2. After applying a lapping process, which is a first polishing process, to the sliced plate face piece and flattening at least one side of the plate face piece, the two plate face pieces are bonded to each other between the flattened surfaces. A method for polishing a plate face body, in which a second polishing process is simultaneously performed on two surfaces of the pair of plate face bodies located outward from each other. 3. The method of polishing a plate surface body according to claim 1 or 2, wherein the plate surface body is a semiconductor wafer. 4. The method of polishing a plate face body according to claim 1 or 2, wherein the plate face body is bonded through a thermoplastic resin.
JP63333105A 1988-12-29 1988-12-29 Method of polishing plate Pending JPH02178927A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63333105A JPH02178927A (en) 1988-12-29 1988-12-29 Method of polishing plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63333105A JPH02178927A (en) 1988-12-29 1988-12-29 Method of polishing plate

Publications (1)

Publication Number Publication Date
JPH02178927A true JPH02178927A (en) 1990-07-11

Family

ID=18262336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63333105A Pending JPH02178927A (en) 1988-12-29 1988-12-29 Method of polishing plate

Country Status (1)

Country Link
JP (1) JPH02178927A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778859B1 (en) * 2006-10-27 2007-11-22 동부일렉트로닉스 주식회사 Apparatus for chemical mechanical polishing
WO2009123261A1 (en) * 2008-04-01 2009-10-08 信越化学工業株式会社 Method for producing soi substrate
WO2014174782A1 (en) * 2013-04-25 2014-10-30 株式会社フジキン Multi-hole flow control orifice plate and flow control device using same
CN104924199A (en) * 2015-05-28 2015-09-23 洛阳鸿泰半导体有限公司 Manufacturing technique of a single-sided ground silicon wafer with binding method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778859B1 (en) * 2006-10-27 2007-11-22 동부일렉트로닉스 주식회사 Apparatus for chemical mechanical polishing
WO2009123261A1 (en) * 2008-04-01 2009-10-08 信越化学工業株式会社 Method for producing soi substrate
US8420503B2 (en) 2008-04-01 2013-04-16 Shin—Etsu Chemical Co., Ltd. Method for producing SOI substrate
JP5433567B2 (en) * 2008-04-01 2014-03-05 信越化学工業株式会社 Manufacturing method of SOI substrate
WO2014174782A1 (en) * 2013-04-25 2014-10-30 株式会社フジキン Multi-hole flow control orifice plate and flow control device using same
JP2014215782A (en) * 2013-04-25 2014-11-17 株式会社フジキン Porous orifice for flow control and flow control apparatus using the same
US9746856B2 (en) 2013-04-25 2017-08-29 Fujikin Incorporated Multi-hole orifice plate for flow control, and flow controller using the same
CN104924199A (en) * 2015-05-28 2015-09-23 洛阳鸿泰半导体有限公司 Manufacturing technique of a single-sided ground silicon wafer with binding method

Similar Documents

Publication Publication Date Title
US6352927B2 (en) Semiconductor wafer and method for fabrication thereof
JPS5958827A (en) Semiconductor wafer and method and apparatus for manufacturing semiconductor wafer
JPH09270401A (en) Polishing method of semiconductor wafer
JPH0413568A (en) Backing pad, precise flattening method thereof and polishing method thereof for semiconductor wafer
JP3828176B2 (en) Manufacturing method of semiconductor wafer
US6465328B1 (en) Semiconductor wafer manufacturing method
JPH10180624A (en) Device and method for lapping
KR19980071077A (en) Manufacturing method of semiconductor wafer coated on one side
JPH02178927A (en) Method of polishing plate
JPH05177539A (en) Wafer polishing method with two-side polish device
JPH02208931A (en) Polishing process for compound semiconductor substrate
JPH05315305A (en) Wafer polishing method
JPH05152263A (en) One-face polishing method of silicon wafer by both-face polishing machine
JPH02294032A (en) Method and device for polishing wafer
JPH0319336A (en) Polishing of semiconductor wafer
JP3821944B2 (en) Wafer single wafer polishing method and apparatus
JPH0215628A (en) Manufacture of semiconductor wafer
JP2608757B2 (en) Quartz crystal crystal wafer
JPH0750438A (en) Manufacture of thin plate material
JP2001110765A (en) Highly accurate wafer, and its manufacturing method
JPH05234970A (en) Polishing method
JPS62181869A (en) Polishing of semiconductor wafer
JPH0234925A (en) Manufacture of semiconductor device
JPH08174395A (en) Manufacture of high flat glass base plate
JPS5972139A (en) Processing method for sheet material