JPH02177337A - Manufacture of schottky gate field effect transistor - Google Patents
Manufacture of schottky gate field effect transistorInfo
- Publication number
- JPH02177337A JPH02177337A JP33456088A JP33456088A JPH02177337A JP H02177337 A JPH02177337 A JP H02177337A JP 33456088 A JP33456088 A JP 33456088A JP 33456088 A JP33456088 A JP 33456088A JP H02177337 A JPH02177337 A JP H02177337A
- Authority
- JP
- Japan
- Prior art keywords
- schottky electrode
- gate
- drain
- electrode
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 230000005669 field effect Effects 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 19
- 238000005468 ion implantation Methods 0.000 abstract description 11
- 238000001020 plasma etching Methods 0.000 abstract description 6
- 239000011810 insulating material Substances 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ショットキゲート電界効果トランジスタ（
ＭＥＳＦＥＴ）の製造方法に関し、特にそのゲート・ド
レイン耐圧を改善したものが得られるものに関するもの
である。[Detailed Description of the Invention] [Industrial Application Field] This invention relates to a Schottky gate field effect transistor (
The present invention relates to a method of manufacturing a MESFET, and particularly to a method of manufacturing a MESFET with improved gate-drain breakdown voltage.
以下、Ｇ ａ Ａ ｓ Ｍ Ｅ Ｓ Ｆ Ｅ Ｔを例に
とって説明を行う。Hereinafter, explanation will be given using Ga As M E S F E T as an example.
第３図（ａ）、 （ｂ）は従来のＧａＡｓＭＥＳＦＥＴ
の製造方法を示し、主にゲート電極及びソース・ドレイ
ン高不純物濃度領域の形成工程を示す断面図である。第
３図において、１は半絶縁性ＧａＡｓ基板、２はこの半
絶縁性ＧａＡｓ基板ｌ中へのイオン注入などにより形成
されたｎ型Ｇ５Ａｓ層、３は高融点金属からなるショッ
トキ電極、５はイオン注入により形成されたｎ″領域あ
る。Figure 3 (a) and (b) are conventional GaAs MESFETs.
FIG. 4 is a cross-sectional view showing a manufacturing method of the semiconductor device, mainly showing steps for forming gate electrodes and source/drain high impurity concentration regions. In FIG. 3, 1 is a semi-insulating GaAs substrate, 2 is an n-type G5As layer formed by ion implantation into this semi-insulating GaAs substrate, 3 is a Schottky electrode made of a high melting point metal, and 5 is an ion There is an n'' region formed by implantation.
次にその製造フローについて説明する。まず、第３図（
＋！ｌ）に示すように、半絶縁性ＧａＡｓ基板１中にイ
オン注入などによりｎ型ＧａＡｓ層２を形成し、このｎ
型ＧａＡｓ層２の上にゲート電極となるＷＳｌなどの高
融点金属ショットキ電極３をスパッタと反応性イオンエ
ツチングなどにより形成する０次に第３図（ｂｌに示す
ように、イオン注入を行なうことによりｎ″領域５を自
己整合的に形成している。Next, the manufacturing flow will be explained. First, Figure 3 (
+! 1), an n-type GaAs layer 2 is formed in a semi-insulating GaAs substrate 1 by ion implantation, etc.
A Schottky electrode 3 of a high melting point metal such as WSL, which will become a gate electrode, is formed on the GaAs layer 2 by sputtering and reactive ion etching.As shown in FIG. The n'' region 5 is formed in a self-aligned manner.
従来のＭＥＳＦＥＴは以上のような製造フローでゲート
ショットキ電極３とｎ＋領域５とが形成されるが、ｎ″
頭域５はイオン注入及びその後の熱処理によりショット
キ電極３下へ拡散し、ショットキ電極３下にも高不純物
濃度領域が形成されてしまい、ゲート・ドレイン間の逆
方向耐圧を高くできないという問題点があり、特に高出
力用ＦＥＴではこのことが出力電力を制限する要因とな
っていた。In the conventional MESFET, the gate Schottky electrode 3 and the n+ region 5 are formed through the above manufacturing flow, but the n''
The head region 5 diffuses under the Schottky electrode 3 due to the ion implantation and subsequent heat treatment, and a high impurity concentration region is also formed under the Schottky electrode 3, resulting in the problem that the reverse breakdown voltage between the gate and drain cannot be increased. This is a factor that limits the output power, especially in high-output FETs.
この発明は上記のような従来のものの問題点を解消する
ためになされたもので、ドレイン側の高不純物濃度領域
をゲートショットキ電極から寸法制御性良く分離でき、
ゲート・ドレイン間の逆方向耐圧を高くできるショット
キゲート電界効果トランジスタの製造方法を得ることを
目的とする。This invention was made in order to solve the problems of the conventional ones as described above, and it is possible to separate the high impurity concentration region on the drain side from the gate Schottky electrode with good dimensional control.
An object of the present invention is to obtain a method for manufacturing a Schottky gate field effect transistor that can increase the reverse breakdown voltage between the gate and drain.
この発明に係るショットキゲート電界効果トランジスタ
の製造方法は、ゲートショットキ電極のドレイン側側面
に絶縁物を被着し、その後高濃度不純物領域の形成のだ
めのイオン注入を行うようにしたものである。A method of manufacturing a Schottky gate field effect transistor according to the present invention includes depositing an insulator on the side surface of the gate Schottky electrode on the drain side, and then performing ion implantation to form a high concentration impurity region.
この発明においては、ゲートショットキ電極のドレイン
側側面に絶縁物が被着された状態で高濃度不純物領域形
成のためのイオン注入を行うようにしたので、イオン注
入及びその後の熱処理時に不純物の拡散があっても、ゲ
ート電極下までドレイン側の不純物が拡散してくるのを
防ぐことができ、ゲート・ドレイン間の逆方向耐圧を高
く保つことができる。またゲート電極とドレインの高濃
度不純物領域との距離は、ゲート電極側面に被着した絶
縁物の厚みにより定めることができるため、ゲート電極
とドレインの高濃度不純物領域との距離を制御性良く一
定に保つことができる。In this invention, the ion implantation for forming the high concentration impurity region is performed with the insulator deposited on the side surface of the gate Schottky electrode on the drain side, so that the diffusion of impurities is prevented during the ion implantation and subsequent heat treatment. Even if there is, it is possible to prevent impurities on the drain side from diffusing below the gate electrode, and it is possible to maintain a high reverse breakdown voltage between the gate and drain. In addition, the distance between the gate electrode and the high concentration impurity region of the drain can be determined by the thickness of the insulator deposited on the side surface of the gate electrode, so the distance between the gate electrode and the high concentration impurity region of the drain can be kept constant with good controllability. can be kept.
以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例によるショットキゲート電界
効果トランジスタの製造方法を示し、図において、第３
図と同一符号は同一部分を示し、４はＳｉＯ膜である。FIG. 1 shows a method for manufacturing a Schottky gate field effect transistor according to an embodiment of the present invention.
The same reference numerals as in the figure indicate the same parts, and 4 is a SiO film.
次に製造フローについて説明する。Next, the manufacturing flow will be explained.
まず第１図（ａｌに示すように、半絶縁性ＧａＡｓ基板
１中にイオン注入などによりｎ型ＧａＡｓ層２を形成し
、このｎ型ＧａＡｓ層２の上にゲート電極となるＷＳｉ
などの高融点金属ショットキ電ｐｉ３をスパッタと反応
性イオンエツチングなどにより形成する０次に第１図（
ｂ）に示すように、ＳｉＯ膜４を斜め蒸着する。斜め蒸
着することによりショットキ電極３０片側面にはＳｉＯ
が被着されるが、他の側面には被着されない、この後、
第１図（Ｃ１に示すように、イオン注入を行う、ショッ
トキ電極３の片側面にはＳｉＯ膜４が被着されているの
で、Ｓ１０膜４が被着された側はｎ″頭域５とショット
キ電極３とを分離することができ、ゲート・ドレイン間
の逆方向耐圧を高く保つことができる。また、ゲート電
極とドレイン側の０１・領域との間隔は、ショットキ電
極３の側面に被着されたＳｉＯ膜４の厚みで定まるため
、ＳｉＯ膜４の蒸着厚を調整することにより、ゲート電
極とドレイン側のｎ″領域の距離を容易に制御すること
ができ、プロセス制御性も高く保てる。First, as shown in FIG. 1 (al), an n-type GaAs layer 2 is formed by ion implantation into a semi-insulating GaAs substrate 1, and on this n-type GaAs layer 2, a WSi film that will become a gate electrode is formed.
A high-melting-point metal Schottky electrode PI3 such as is formed by sputtering and reactive ion etching.
As shown in b), a SiO film 4 is obliquely deposited. SiO is deposited on one side of the Schottky electrode 30 by oblique vapor deposition.
is deposited, but not the other sides, after this:
As shown in FIG. 1 (C1), an SiO film 4 is deposited on one side of the Schottky electrode 3 where ions are implanted, so the side to which the S10 film 4 is deposited is an n'' head region 5. The Schottky electrode 3 can be separated from the Schottky electrode 3, and the reverse breakdown voltage between the gate and drain can be kept high.Also, the distance between the gate electrode and the 01 region on the drain side is determined by the distance between the gate electrode and the 01 region on the drain side. Since the thickness of the SiO film 4 is determined by the thickness of the SiO film 4, the distance between the gate electrode and the n'' region on the drain side can be easily controlled by adjusting the deposition thickness of the SiO film 4, and high process controllability can be maintained.
また、この発明の他の実施例を第２図（ａ）〜（ｄ）に
示す、第２図において、第１図と同一符号は同一部分を
示す。Further, another embodiment of the present invention is shown in FIGS. 2(a) to 2(d). In FIG. 2, the same reference numerals as in FIG. 1 indicate the same parts.
次に製造フローについて説明する。Next, the manufacturing flow will be explained.
まず第２図（δンに示すように、半絶縁性ＧａＡｓ基板
１中にイオン注入などによりｎ型ＧａＡｓ層２を形成し
、このｎ型ＧａＡｓ層２の上にゲート電極となるＷＳｉ
などの高融点金属ショットキ電極３をスパッタと反応性
イオンエツチングなどにより形成する。次に第２図（ｂ
）に示すように、３７０膜４を斜め蒸着する。斜めに蒸
着することにより、ショットキ電極３の片側面にはＳｉ
Ｏが被着されるが、他の側面には被着されない、この後
、反応性イオンエツチングを行うと、第２図（Ｃ）に示
すように、ショットキ電極３の片側面のみにＳｌＯ膜４
を残すことができる０次に第２図ｆｄｌに示すようにイ
オン注入を行う、ショットキ電極３の片側面にはＳｉＯ
［４が被着されているので、ＳｉＯ膜４が被着された側
はｎ″領域５とショットキ電極３とを分離することがで
き、ゲート・ドレイン間の逆方向耐圧を高く保つことが
できる。またゲート電極とドレイン側のｎ″領域の間隔
はショットキ電極３の側面に被着された５ｉＯＪＩＩ４
の厚みで定まるため、ＳｉＯ膜４の蒸着厚及び蒸着後の
反応性イオンエツチング条件を調整することにより、容
易にゲート電極とドレイン側のｎ″領域の距離を制御す
ることができ、プロセス制御性も高く保てる。First, as shown in FIG. 2 (δn), an n-type GaAs layer 2 is formed by ion implantation into a semi-insulating GaAs substrate 1, and a WSi layer that will become a gate electrode is formed on this n-type GaAs layer 2.
A Schottky electrode 3 of a high melting point metal such as is formed by sputtering and reactive ion etching. Next, Figure 2 (b
), the 370 film 4 is obliquely deposited. By obliquely vapor depositing, Si is deposited on one side of the Schottky electrode 3.
O is deposited on one side of the Schottky electrode 3, but not on the other side. When reactive ion etching is performed after this, a SlO film 4 is deposited on only one side of the Schottky electrode 3, as shown in FIG. 2(C).
Ion implantation is performed as shown in FIG.
4 is deposited, the n'' region 5 and the Schottky electrode 3 can be separated from each other on the side where the SiO film 4 is deposited, and the reverse breakdown voltage between the gate and drain can be maintained high. Also, the distance between the gate electrode and the n'' region on the drain side is 5iOJII4 deposited on the side surface of the Schottky electrode 3.
By adjusting the deposition thickness of the SiO film 4 and the reactive ion etching conditions after deposition, the distance between the gate electrode and the n'' region on the drain side can be easily controlled, improving process controllability. can also be kept high.
なお、上記実施例ではＧａＡｓＭＥＳＦＥＴについて説
明したが、ＩｎＰ、Ｓｔなどの他の半導体材料を用いて
もよく、上記実施例と同様の効果を奏する。Note that although GaAs MESFET has been described in the above embodiment, other semiconductor materials such as InP and St may be used, and the same effects as in the above embodiment can be obtained.
また、上記実施例では斜め蒸着する絶縁物としてＳｉＯ
を用いるものを示したが、蒸着可能な絶縁物で初期の性
能が得られるものであれば、他の絶縁物であっても良く
、上記実施例と同様の効果を奏する。In addition, in the above embodiment, SiO is used as the diagonally deposited insulator.
However, other insulators may be used as long as the initial performance can be obtained with an insulator that can be vapor deposited, and the same effects as in the above embodiments can be achieved.
以上のように、この発明に係るショットキゲート電界効
果トランジスタの製造方法によれば、ゲートショットキ
電極のドレイン側側面に絶縁物を被着し、その後高濃度
不純物領域形成のためのイオン注入を行うようにしたの
で、ゲート電極とドレイン側高濃度不純物領域とを寸法
制御性良く分離でき、ゲート・ドレイン間逆方向耐圧を
高く保てると言う効果がある。As described above, according to the method for manufacturing a Schottky gate field effect transistor according to the present invention, an insulator is deposited on the side surface of the gate Schottky electrode on the drain side, and then ion implantation is performed to form a high concentration impurity region. As a result, the gate electrode and the drain-side high concentration impurity region can be separated with good dimensional controllability, and the gate-drain reverse breakdown voltage can be maintained high.
第１図（ａ）〜（Ｃ）はこの発明の一実施例によるＭＥ
ＳＦＥＴの製造工程を示す断面図、第２図（８）〜（ｄ
）はこの発明の他の実施例によるＭＥＳＦＥＴの製造工
程を示す断面図、第３図＋８＞、 （ｂｌは従来のＭＥ
ＳＦＥＴの製造工程を示す断面図である。
図において、１は半絶縁性ＧａＡｓ基板、２はｎ型Ｇａ
Ａｓ１．３はＷＳｉショットキ電極、４はＳｉＯ膜、５
はｎ″領域高濃度不純物領域）である。
なお図中同一符号は同−又は相当部分を示す。FIGS. 1(a) to (C) show an ME according to an embodiment of the present invention.
Cross-sectional views showing the manufacturing process of SFET, Figures 2 (8) to (d)
) is a sectional view showing the manufacturing process of MESFET according to another embodiment of the present invention, FIG.
FIG. 3 is a cross-sectional view showing the manufacturing process of SFET. In the figure, 1 is a semi-insulating GaAs substrate, 2 is an n-type GaAs substrate, and 2 is an n-type GaAs substrate.
As1.3 is WSi Schottky electrode, 4 is SiO film, 5
is an n'' region (high concentration impurity region). Note that the same reference numerals in the drawings indicate the same or corresponding parts.
Claims (1)
半導体層上に、高融点金属より成るショットキ電極を形
成する第１の工程と、 前記ショットキ電極が形成された半導体基板上に、絶縁
物を斜め蒸着する第２の工程と、 前記半導体層と同一導電型である不純物をイオン注入し
、前記半導体基板中に高濃度不純物領域を形成する第３
の工程とを備えたことを特徴とするショットキゲート電
界効果トランジスタの製造方法。(1) A first step of forming a Schottky electrode made of a high melting point metal on a semiconductor layer having a predetermined conductivity type formed on a semiconductor substrate; a second step of diagonally depositing a substance; and a third step of ion-implanting an impurity having the same conductivity type as the semiconductor layer to form a high concentration impurity region in the semiconductor substrate.
A method for manufacturing a Schottky gate field effect transistor, comprising the steps of:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33456088A JPH02177337A (en) | 1988-12-27 | 1988-12-27 | Manufacture of schottky gate field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33456088A JPH02177337A (en) | 1988-12-27 | 1988-12-27 | Manufacture of schottky gate field effect transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02177337A true JPH02177337A (en) | 1990-07-10 |
Family
ID=18278766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33456088A Pending JPH02177337A (en) | 1988-12-27 | 1988-12-27 | Manufacture of schottky gate field effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02177337A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321514A (en) * | 1995-05-26 | 1996-12-03 | Nec Corp | Manufacture of gaas field effect transistor |
-
1988
- 1988-12-27 JP JP33456088A patent/JPH02177337A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321514A (en) * | 1995-05-26 | 1996-12-03 | Nec Corp | Manufacture of gaas field effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03775B2 (en) | ||
| JPH0444328A (en) | Semiconductor device and manufacture thereof | |
| JPH05299441A (en) | Manufacture of field effect transistor | |
| US5107314A (en) | Gallium antimonide field-effect transistor | |
| JPH02177337A (en) | Manufacture of schottky gate field effect transistor | |
| JPS59188978A (en) | Manufacture of schottky gate type field effect transistor | |
| JPS5963767A (en) | Semiconductor device | |
| JPS61248570A (en) | Mesfet device and manufacture thereof | |
| JPH0523497B2 (en) | ||
| JPS62163372A (en) | Field effect semiconductor device | |
| JPS6070772A (en) | Manufacture of field-effect transistor | |
| JPS6223175A (en) | Manufacture of semiconductor device | |
| JPS59165460A (en) | Semiconductor device and manufacture thereof | |
| JPS61177780A (en) | Manufacture of semiconductor device | |
| JPS61163666A (en) | Manufacture of field-effect transistor | |
| JPS59175161A (en) | Insulated gate semiconductor device and manufacture thereof | |
| JPH024137B2 (en) | ||
| JPS62283672A (en) | Field-effect transistor and manufacture thereof | |
| JPS60234374A (en) | Manufacture of semiconductor device | |
| JPS61222270A (en) | Field effect transistor and manufacture thereof | |
| JPH0439773B2 (en) | ||
| JPH0439772B2 (en) | ||
| JPH0797591B2 (en) | Field effect transistor and method of manufacturing the same | |
| JPS63302574A (en) | Manufacture of schottky barrier gate field effect transistor | |
| JPH0697430A (en) | Insulated gate type field effect transistor |