JPH02170542A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02170542A
JPH02170542A JP32668288A JP32668288A JPH02170542A JP H02170542 A JPH02170542 A JP H02170542A JP 32668288 A JP32668288 A JP 32668288A JP 32668288 A JP32668288 A JP 32668288A JP H02170542 A JPH02170542 A JP H02170542A
Authority
JP
Japan
Prior art keywords
silicon
crystal silicon
layer
substrate
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32668288A
Other languages
Japanese (ja)
Inventor
Kenji Nishida
健治 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32668288A priority Critical patent/JPH02170542A/en
Publication of JPH02170542A publication Critical patent/JPH02170542A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make it possible to form selectively an epitaxial silicon layer by a method wherein an impurity is diffused in a single crystal silicon substrate and an insulating substance layer on the surface of an element is removed to expose a single crystal silicon epitaxial layer which is the layer under the surface. CONSTITUTION:Silicon layers 4 and 5 are formed and the introduction of an impurity, such as As, P, B and the like, is performed. Subsequently, the poly silicon layer only is all oxidized 9 by a difference between the poly silicon layer 4 and the epitaxial silicon layer 5 in the oxidizing rate. At that time, the impurity is diffused from the epitaxial silicon layer 5 into an Si substrate to form impurity diffused layers 10. After that, the unnecessary part of an oxide layer is removed by etching. Thereby, the formation of a selective epitaxial silicon layer, by which the epitaxial silicon layer is grown on the single crystal silicon layer exposed on the surface of an element, becomes possible.

Description

【発明の詳細な説明】 [概要] 半導体基板上に選択エピタキシャル成長膜を有する半導
体装置の製造方法に関し、 シリコンを低温で成長させる方法によって基板表面に露
出したシングルシリコン上にのみ選択エピタキシャルシ
リコンを有する半導体装置を製造する方法を提供するこ
とを目的とし、(イ)一部表面に絶縁膜を有する半導体
単結晶シリコン基板上にCVD成長を行ない、単結晶シ
リコン基板上に単結晶シリコンをエピタキシャル成長さ
せ、同時に前記絶縁膜上に多結晶シリコンを成長させ、
(ロ)不純物を単結晶シリコンエピタキシャル層及び絶
縁膜上多結晶シリコンに導入した後、(ハ)酸化処理を
行なって、多結晶シリコンはその厚み全体を絶縁物質と
し、単結晶シリコンエピタキシャル層はその表面部のみ
を絶縁物質とするとともに、前記単結晶シリコンエピタ
キシャル層から前記不純物を単結晶シリコン基板内に拡
散させ、(ニ)表面の絶縁物質を除去して下層の単結晶
シリコンエピタキシャル層を表出するように構成する。
[Detailed Description of the Invention] [Summary] Regarding a method for manufacturing a semiconductor device having a selectively epitaxially grown film on a semiconductor substrate, a semiconductor having selectively epitaxially grown silicon only on a single silicon exposed on the substrate surface by a method of growing silicon at a low temperature. The purpose is to provide a method for manufacturing a device, (a) performing CVD growth on a semiconductor single crystal silicon substrate having an insulating film on a part of the surface, epitaxially growing single crystal silicon on the single crystal silicon substrate, and at the same time growing polycrystalline silicon on the insulating film;
(b) After introducing impurities into the single-crystal silicon epitaxial layer and the polycrystalline silicon on the insulating film, (c) performing an oxidation treatment so that the entire thickness of the polycrystalline silicon becomes an insulating material, and the single-crystal silicon epitaxial layer becomes an insulating material. Making only the surface portion an insulating material, and diffusing the impurity from the single crystal silicon epitaxial layer into the single crystal silicon substrate; (d) removing the surface insulating material to expose the underlying single crystal silicon epitaxial layer; Configure it to do so.

[産業上の利用分野] 本発明は半導体装置の製造方法に関する。さらに詳しく
述べるならば、本発明は半導体基板上に選択エピタキシ
ャル成長膜を有する半導体装置の製造方法に関する。半
導体装置の製造プロセスにおいて、素子表面に露出した
シングルシリコン(単結晶St)上にのみ、エピタキシ
ャルシリコンを成長させる選択エピシリコン形成が必要
になることが多い0本発明はその形成方法の改良に関す
る。
[Industrial Field of Application] The present invention relates to a method for manufacturing a semiconductor device. More specifically, the present invention relates to a method of manufacturing a semiconductor device having a selectively epitaxially grown film on a semiconductor substrate. In the manufacturing process of semiconductor devices, it is often necessary to perform selective epi-silicon formation in which epitaxial silicon is grown only on single silicon (single-crystal St) exposed on the surface of the device.The present invention relates to improvements in the formation method.

[従来の技術] 従来の基板シグルシリコン上にエピタキシャルシリコン
を形成する技術としては、(1)基板全面にエピシリコ
ンを成長してからマスクを用いて選択的に酸化して、は
しいところにのみエピシリコンを残す方法、(2)シン
グルシリコンを単結晶下地上にのみ成長させるCVD法
による選択エピシリコン成長などがある。
[Conventional technology] Conventional techniques for forming epitaxial silicon on a silicon substrate include (1) epitaxial silicon is grown on the entire surface of the substrate, and then selectively oxidized using a mask to oxidize only the desired areas; There are two methods: (2) selective episilicon growth using a CVD method in which single silicon is grown only on a single crystal base;

[発明が解決しようとする課題] 上記(1)の方法は、バイポーラ素子の製作には使用さ
れているが、MOS素子の製作にはあまり使用されてお
らず、製作可能な素子が限られる。一方、上記(2)の
方法は一般に950〜1000℃の高温成長法であるた
めに、基板単結晶に入る欠陥が多くなり、またMoSト
ランジスタ素子の製作に(2)を適用した場合のしきい
電圧(Vth)を制御し難いという問題が生じる。
[Problems to be Solved by the Invention] Although the method (1) above is used for manufacturing bipolar devices, it is not often used for manufacturing MOS devices, and the devices that can be manufactured are limited. On the other hand, since method (2) above is generally a high-temperature growth method of 950 to 1000°C, many defects enter the substrate single crystal, and the threshold when applying method (2) to the fabrication of MoS transistor elements. A problem arises in that it is difficult to control the voltage (Vth).

すなわち、選択エピシリコン成長法は高温成長法である
ため、MOSトランジスタのチャネル部の不純物が外部
へ拡散し、しきい値電圧の変動を招く。
That is, since the selective epi-silicon growth method is a high-temperature growth method, impurities in the channel portion of the MOS transistor diffuse to the outside, causing fluctuations in the threshold voltage.

本発明は、シリコンを低温で成長させる方法によって基
板表面に露出したシングルシリコン上にのみ!I釈エピ
タキシャルシリコンを有する半導体装置を製造する方法
を提供することを目的とする。
The present invention can be applied only on a single silicon layer exposed on the substrate surface by a method of growing silicon at low temperatures! An object of the present invention is to provide a method for manufacturing a semiconductor device having I-treated epitaxial silicon.

[課題を解決するための手段] 本発明は、(イ)一部表面に絶縁膜を有する半導体単結
晶シリコン基板上にCVD成長を行ない、単結晶シリコ
ン基板上に単結晶シリコンをエピタキシャル成長させ、
同時に前記絶縁膜上に多結晶シリコンを成長させ、(ロ
)不純物を単結晶シリコンエピタキシャル層及び絶縁膜
上多結晶シリコンに導入した後、(ハ)酸化処理を行な
って、多結晶シリコンはその厚み全体を絶縁物質とし、
単結晶シリコンエピタキシャル層はその表面部のみを絶
縁物質とするとともに、前記単結晶シリコンエピタキシ
ャル層から前記不純物を単結晶シリコン基板内に拡散さ
せ、(ニ)表面の絶縁物質を除去して下層の単結晶シリ
コンエピタキシャル層を表出する工程(イ)〜(ニ)を
有することを特徴とする半導体装置の製造方法である。
[Means for Solving the Problems] The present invention provides (a) performing CVD growth on a semiconductor single-crystal silicon substrate having an insulating film on a portion of the surface, epitaxially growing single-crystal silicon on the single-crystal silicon substrate,
At the same time, polycrystalline silicon is grown on the insulating film, (b) impurities are introduced into the monocrystalline silicon epitaxial layer and the polycrystalline silicon on the insulating film, and (c) an oxidation treatment is performed to reduce the thickness of the polycrystalline silicon. The whole is made of insulating material,
The single-crystal silicon epitaxial layer uses an insulating material only on its surface, and the impurities are diffused from the single-crystal silicon epitaxial layer into the single-crystal silicon substrate, and (d) the insulating material on the surface is removed and the underlying layer is made of an insulating material. This is a method of manufacturing a semiconductor device characterized by comprising steps (a) to (d) of exposing a crystalline silicon epitaxial layer.

以下、本発明の構成を詳しく説明する。Hereinafter, the configuration of the present invention will be explained in detail.

本発明の最初の工程(イ)ではエピシリコンとポリシリ
コンを同時に成長させる。この成長は900℃以下、と
くに800”C以下の低温で行なうことができる。これ
によってシリコン基板に入る欠陥が著しく少なくなる0
次の工程(ロ)では工とシリコン及び絶縁膜上の多結晶
シリコンに不純物を導入する。続く工程(ハ)ではポリ
シリコンとエピシリコンの酸化レートのちがいを利用し
て、前者は全厚みにつき酸化し、後者は一部の厚みのエ
ピシリコンを素子形成に必要な分だけ残すようにする。
In the first step (a) of the present invention, episilicon and polysilicon are grown simultaneously. This growth can be carried out at a low temperature below 900°C, especially below 800"C. This significantly reduces the number of defects entering the silicon substrate.
In the next step (b), impurities are introduced into the silicon and polycrystalline silicon on the insulating film. In the subsequent step (c), the difference in oxidation rate between polysilicon and episilicon is utilized to oxidize the entire thickness of the former, while leaving only a portion of the episilicon thickness necessary for device formation in the latter. .

残されたエピシリコン膜は選択エピシリコン膜として使
用される。酸化工程における高温下で不純物はシリコン
基板内に拡散され、ソース、ドレーンなどの必要領域を
作る。この拡散方法では、直接シリコン基板に拡散する
のではなくエピシリコンを通してシリコン基板に不純物
が拡散がされるために、エピシリコンからシリコン基板
表面までに不純物の濃度勾配が作られ、結果としてシリ
コン基板内の拡散層を浅くし、シャロウジャンクシジン
を達成することができる。
The remaining episilicon film is used as a selective episilicon film. Impurities are diffused into the silicon substrate under high temperatures during the oxidation process, creating necessary regions such as sources and drains. In this diffusion method, impurities are diffused into the silicon substrate through epi-silicon rather than directly into the silicon substrate, creating a concentration gradient of impurities from the epi-silicon to the silicon substrate surface, resulting in an impurity concentration gradient within the silicon substrate. By making the diffusion layer shallower, shallow junk can be achieved.

続く工程(ニ)で不要部の絶縁物質を除去し、以降は電
極形成、眉間絶縁など公知の工程を行なう。
In the next step (d), unnecessary portions of the insulating material are removed, and then known steps such as electrode formation and glabellar insulation are performed.

本発明の好ましい実施態様では、残存するエピシリコン
により平坦化を計ることができる。すなわち、残存エピ
シリコンと周囲との段差が少なくなるようにすると、そ
の上に被着される電極や、配線パターンあるいは眉間絶
縁膜が平坦化される。この結果ショートチャネルのMO
SLSIを製造する場合でも、アスペクト比(径と深さ
の比)が大きい電極コンタクト窓を作る必要がなくなり
、位置合わせの余裕が大きく取れ、電極配線パターンの
形成が容易になる。
In a preferred embodiment of the invention, the remaining episilicon allows for planarization. That is, by reducing the level difference between the remaining epitaxial silicon and the surrounding area, the electrodes, wiring patterns, or glabellar insulating film deposited thereon will be flattened. As a result, the short channel MO
Even when manufacturing SLSIs, there is no need to create electrode contact windows with a large aspect ratio (ratio of diameter to depth), and a large margin for positioning can be obtained, making it easier to form electrode wiring patterns.

[作用コ ポリシリコンとエピシリコンを同時に成長させる本発明
方法は成長の選択性はないが、低温成長が可能になるた
め、シリコン基板に入る欠陥を少なくし、またチャネル
の不純物拡散を抑えることができる。成長の選択性がな
いため不要な部分に成長しな(ポリ)シリコンは、不純
物導入後シングルシリコンにより酸化レートが速くなる
ため、全厚みを酸化し、その後除去する。この酸化処理
はエピシリコンの不純物の拡散処理を兼ねており、単に
不要部除去するための付加工程となり、工程数の増加を
招くのではなく、浅いソース・ドレーン形成のための重
要な工程となっている。以下、図面を参照とし実施例に
つき説明する。
[Works] Although the method of the present invention, which simultaneously grows copolysilicon and episilicon, does not have growth selectivity, it enables low-temperature growth, which reduces defects entering the silicon substrate and suppresses impurity diffusion in the channel. . (Poly)silicon, which does not grow in unnecessary areas due to lack of growth selectivity, is oxidized throughout its entire thickness and then removed, since the oxidation rate is faster with single silicon after impurity introduction. This oxidation treatment also serves as a diffusion treatment for impurities in episilicon, and is simply an additional process for removing unnecessary parts, which does not increase the number of processes, but is an important process for forming shallow sources and drains. ing. Hereinafter, embodiments will be described with reference to the drawings.

(実施例) 第1図において、1はSi基板、2はフィールド酸化膜
、6はゲート絶縁膜、7はポリシリコン電極、8はAt
)配線であり、これらは何れもMOSLSIにおいて公
知のものである。
(Example) In FIG. 1, 1 is a Si substrate, 2 is a field oxide film, 6 is a gate insulating film, 7 is a polysilicon electrode, and 8 is an At
) wiring, all of which are well known in MOSLSI.

CVDによるシリコンの成長を、たとえば、ジシラン(
3s e cm) +Hz混合ガス、800℃、60t
orrの条件で6分間行ない、2000人のシリコン(
4,5)を形成する。
For example, disilane (
3s e cm) +Hz mixed gas, 800℃, 60t
It was carried out for 6 minutes under the conditions of orr, and 2000 silicone (
4,5).

シリコン4はフィールド酸化膜2上ではポリシリコン4
となり、Si基板1上ではエピシリコン5となる。
Silicon 4 is polysilicon 4 on field oxide film 2.
Therefore, on the Si substrate 1, episilicon 5 is formed.

次に、第2図に示すようにAs、P、Bなどの不純物導
入を行なう、不純物の導入条件は例えば、N型不純物と
してAsまたはPを70keVの加速エネルギーでドー
ズ量的4X10”/cm”である、不純物導入後のエピ
シリコン層5の不純物濃度は5x101@〜10”cm
−’が好ましい、続いて、第3図に示すように、ポリシ
リコン4とエピシリコン5との酸化レートの違いにより
、ポリシリコンのみすべて酸化(9)する、その際、エ
ピシリコン5から不純物がSi基板に拡散し、゛不純物
拡散層10を形成する0図中、9はポリシリコン4の全
部が酸化された酸化層とエピシリコン5の表面のみが酸
化された酸化層を一括して示す、9′はシリコンゲート
7の側面の酸化によって形成された酸化層である。酸化
は例えば900℃にてwet雰囲気中で行なう、この時
の酸化レートの比はポリシリコン/エピシリコン=1.
3〜1.5である。酸化f&残存するエピシリコン5の
厚みは例えば800人である。
Next, as shown in FIG. 2, impurities such as As, P, and B are introduced. The conditions for introducing impurities are, for example, As or P as an N-type impurity at an acceleration energy of 70 keV and a dose of 4X10"/cm". The impurity concentration of the epitaxial silicon layer 5 after impurity introduction is 5x101@~10''cm.
-' is preferable. Next, as shown in FIG. 3, due to the difference in oxidation rate between polysilicon 4 and episilicon 5, only polysilicon is completely oxidized (9). At that time, impurities are removed from episilicon 5. Diffused into the Si substrate to form an impurity diffusion layer 10 In the figure, 9 collectively indicates an oxide layer in which the entire polysilicon 4 is oxidized and an oxide layer in which only the surface of the episilicon 5 is oxidized. 9' is an oxide layer formed by oxidizing the side surface of the silicon gate 7. Oxidation is performed, for example, at 900° C. in a wet atmosphere, and the oxidation rate ratio at this time is polysilicon/episilicon=1.
3 to 1.5. The thickness of the oxidized f&remaining episilicon 5 is, for example, 800 mm.

その後、第4図に示すように不要部の酸化層をエツチン
グにより除去する。
Thereafter, as shown in FIG. 4, unnecessary portions of the oxide layer are removed by etching.

第5図は完成図を示す、11は眉間絶縁膜、12はカバ
ー膜であり、何れも公知のものである。
FIG. 5 shows a completed drawing. Reference numeral 11 indicates an insulating film between the eyebrows, and 12 a cover film, both of which are known.

第6図は第3図と同様の酸化工程を示す、第6図ではエ
ピシリコン5を、ゲート酸化B2やゲート電極部6.7
.8とほぼ同じ厚さに残している。このなめには、CV
Dでシリコン層を厚く堆積させることが必要になる。第
6図の工程に続いて、酸化膜除去を行なうと全面でほぼ
平坦な表面が得られる。
FIG. 6 shows an oxidation process similar to that in FIG. 3. In FIG.
.. The thickness is left almost the same as 8. For this name, CV
In step D, it is necessary to deposit a thick silicon layer. If the oxide film is removed following the step shown in FIG. 6, a substantially flat surface can be obtained over the entire surface.

[発明の効果] 以上説明したように、本発明によれば基板シリコン中に
欠陥が少ないエピシリコンを得ることができ、基板への
漏れ電流を低減する。又、酸化の過程で、不純物拡散層
を同時に形成でき、シャロウジャンクションを計ること
ができる。
[Effects of the Invention] As described above, according to the present invention, episilicon with fewer defects in the substrate silicon can be obtained, and leakage current to the substrate can be reduced. Furthermore, an impurity diffusion layer can be formed at the same time during the oxidation process, and shallow junctions can be measured.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はSi成長工程を示す図、 第2図はイオン注入工程を示す図、 第3図は酸化工程を示す図、 第4図は酸化膜除去工程を示す図、 第5図は完成図、 第6図は平坦化を図る実施例を示し、第3図に相当する
図である。 1−Si基板、 2−フィールド酸化膜、 ポリシリコン、 5−エピシリコン、 6−ゲート絶 縁膜、 7−ポリシリコン電極、 9−酸化層 第 図 酉褪イヒl]莫除去ニオ? 第4図 Si八へ長工桟 第1図 イオン、主人工程 兜底゛図 第5図 平!巨イじT畜する9じ謂イ列 第6図 手 続 補 正 書 方 式 6、補正の対象 図面 7゜ 補正の内容 1、事件の表示 昭和63年持手願第326682号 別紙のとおり 2、 発明の名称 半導体装!の製造方法 8、添付書類の目録 3、補正をする者 第1図〜第6図 1通 事件との関係
Figure 1 is a diagram showing the Si growth process, Figure 2 is a diagram showing the ion implantation process, Figure 3 is a diagram showing the oxidation process, Figure 4 is a diagram showing the oxide film removal process, and Figure 5 is a completed diagram. , FIG. 6 shows an embodiment for achieving flattening, and is a diagram corresponding to FIG. 3. 1-Si substrate, 2-Field oxide film, polysilicon, 5-Episilicon, 6-Gate insulating film, 7-Polysilicon electrode, 9-Oxide layer] Molecular removal? Figure 4 Si8 to long workpiece Figure 1 ion, main process helmet bottom Figure 5 flat! Column A, Figure 6, Procedural Amendment Form 6, Drawing subject to amendment 7゜Contents of amendment 1, Indication of the case As shown in the appendix No. 326682 of 1988 2, Invention of the invention Name semiconductor device! Manufacturing method 8, List of attached documents 3, Person making the amendment Figure 1 to Figure 6 1 Relationship to the case

Claims (1)

【特許請求の範囲】[Claims] 1、(イ)一部表面に絶縁膜を有する半導体単結晶シリ
コン基板上にCVD成長を行ない、単結晶シリコン基板
上に単結晶シリコンをエピタキシャル成長させ、同時に
前記絶縁膜上に多結晶シリコンを成長させ、(ロ)不純
物を単結晶シリコンエピタキシャル層及び絶縁膜上多結
晶シリコンに導入した後、(ハ)酸化処理を行なって、
多結晶シリコンはその厚み全体を絶縁物質とし、単結晶
シリコンエピタキシャル層はその表面部のみを絶縁物質
とするとともに、前記単結晶シリコンエピタキシャル層
から前記不純物を単結晶シリコン基板内に拡散させ、(
ニ)表面の絶縁物質を除去して下層の単結晶シリコンエ
ピタキシャル層を表出する工程(イ)〜(ニ)を有する
ことを特徴とする半導体装置の製造方法。
1. (a) Perform CVD growth on a semiconductor single crystal silicon substrate having an insulating film on a part of the surface, epitaxially grow single crystal silicon on the single crystal silicon substrate, and simultaneously grow polycrystalline silicon on the insulating film. (b) After introducing impurities into the single crystal silicon epitaxial layer and the polycrystalline silicon on the insulating film, (c) performing an oxidation treatment,
The entire thickness of polycrystalline silicon is an insulating material, and the single-crystal silicon epitaxial layer only has an insulating material on its surface, and the impurity is diffused from the single-crystal silicon epitaxial layer into the single-crystal silicon substrate.
d) A method for manufacturing a semiconductor device, comprising steps (a) to (d) of removing an insulating material on the surface to expose an underlying single-crystal silicon epitaxial layer.
JP32668288A 1988-12-23 1988-12-23 Manufacture of semiconductor device Pending JPH02170542A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32668288A JPH02170542A (en) 1988-12-23 1988-12-23 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32668288A JPH02170542A (en) 1988-12-23 1988-12-23 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02170542A true JPH02170542A (en) 1990-07-02

Family

ID=18190479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32668288A Pending JPH02170542A (en) 1988-12-23 1988-12-23 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02170542A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007306028A (en) * 2007-07-23 2007-11-22 Toshiba Corp Method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007306028A (en) * 2007-07-23 2007-11-22 Toshiba Corp Method for manufacturing semiconductor device
JP4550870B2 (en) * 2007-07-23 2010-09-22 株式会社東芝 Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
JPS6038877B2 (en) Manufacturing method for semiconductor devices
JPH02170542A (en) Manufacture of semiconductor device
JPS59189677A (en) Manufacture of semiconductor device
JPH0231468A (en) Manufacture of floating gate type semiconductor memory device
JPH0291932A (en) Manufacture of semiconductor device
JPS6143858B2 (en)
JPH03108355A (en) Manufacture of region which is doped in semiconductor layer
JPH0226061A (en) Manufacture of semiconductor integrated circuit
JPH0362947A (en) Semiconductor device and manufacture thereof
JPH02163942A (en) Manufacture of mis transistor
JP2722829B2 (en) Method for manufacturing semiconductor device
JPH02135738A (en) Manufacture of semiconductor device
JPH04321233A (en) Manufacture of semiconductor device
JPS63233566A (en) Manufacture of semiconductor device
JPS5915499B2 (en) Semiconductor device and its manufacturing method
JPS6085561A (en) Manufacture of semiconductor device
JPH03200318A (en) Improvement of silicon single-crystal film
JPS59167069A (en) Manufacture of junction type field effect transistor
JPH04162420A (en) Manufacture of semiconductor device
JPS5931228B2 (en) MOS
JPS6015943A (en) Manufacture of semiconductor device
JPH04262538A (en) Semiconductor device and manufacture thereof
JPS605072B2 (en) Method for manufacturing insulated gate field effect semiconductor device
JPS61242058A (en) Manufacture of polycrystalline silicon resistor
JPH01260832A (en) Manufacture of semiconductor device