JPH02170222A - Picture information display device - Google Patents

Picture information display device

Info

Publication number
JPH02170222A
JPH02170222A JP32742988A JP32742988A JPH02170222A JP H02170222 A JPH02170222 A JP H02170222A JP 32742988 A JP32742988 A JP 32742988A JP 32742988 A JP32742988 A JP 32742988A JP H02170222 A JPH02170222 A JP H02170222A
Authority
JP
Japan
Prior art keywords
display
memory
window
data
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32742988A
Other languages
Japanese (ja)
Inventor
Masahiro Yamauchi
昌浩 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP32742988A priority Critical patent/JPH02170222A/en
Publication of JPH02170222A publication Critical patent/JPH02170222A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To perform the smooth display of the picture information for each dot by preparing and displaying the display data equivalent to a single scan line onto a line memory. CONSTITUTION:When a signal is outputted from a synchronizing signal output circuit 10, the reading jobs are started to line memories 7 and 8. The first byte of the picture data on the memory 7 is loaded to a shift register 11, and the display valid bits are loaded to a counter 12 from the memory 8. The display bit address is inputted as the selection value of a data selector 13. A clock is supplied to the counter 12 and the picture data is outputted via a serial OUT terminal of the shift register which is selected by the display bit address by an amount equal to the display valid bits synchronously with the clock. Then the following data are read out of both memories 7 and 8 when the counter 12 shows zero. Then the picture data is outputted. In such a way, the picture information are displayed on a window for each dot.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、マルチウィンドウ表示するラスタ式の画情表
示装置に係り、特に表示画面中の任意のビット位置に複
数のウィンドウを表示するようにしたマルチウィンドウ
表示装置に関するものである。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a raster-type image display device that displays multi-windows, and particularly to a raster-type image display device that displays multiple windows at arbitrary bit positions on a display screen. This invention relates to a multi-window display device.

〈従来の技術〉 マルチウィンドウは最近のパーソナルコンピュータやワ
ークステーションにおけるマンマシンインターフェース
の1つとして脚光を浴びている。
<Prior Art> Multi-window has been attracting attention as one of the man-machine interfaces in recent personal computers and workstations.

ラスク走査型のCRT装置に複数のウィンドウを表示さ
せる場合には、主に以下の2つの方法が考えらnる。
When displaying a plurality of windows on a raster scanning type CRT device, the following two methods are mainly considered.

fl  メモリ中に各ウィンドウの画像ブータラ格納し
ておき、別にCRT画面と一対一の表示のためのメモリ
領域、すなわチ、リフレッシュメモリを設け、各ウィン
ドウの画像データを表示優先順位にしたがってリフレッ
シュメモリに書き込んで、各ウィンドウの画像データを
表示させる方法。
fl An image booter for each window is stored in the memory, and a separate memory area for one-to-one display with the CRT screen, that is, a refresh memory, is provided, and the image data of each window is stored in the refresh memory according to display priority. How to write to and display the image data of each window.

(2)上記flのようなリフレッシュメモリは設ケス、
CRTのラスク走査に同期して、表示画面上の各ウィン
ドウの位置を検出しながら、メモリ上の別々の領域に格
納されている各ウィンドウの画像データを読み出して、
マルチウィンドウ表示を実現する方法。
(2) Refresh memory like fl above is installed,
While detecting the position of each window on the display screen in synchronization with the rask scan of the CRT, the image data of each window stored in separate areas on the memory is read out.
How to achieve multi-window display.

〈発明が解決しようとする課題〉 しかしながら、従来のfl+の方法は、リフレッシュメ
モリに書き込む時間が大きく、画面表示時間との関係か
らもスムーズな画面表示が行なえないという問題点があ
った。また、(2)の方法は画面表示時間とメモリ読み
出し時間との兼ねあいから、1ドツトずつメモリから読
み出していたのでは表示に間に合わなく、−度に数ドツ
ト単位で扱わなくてはならない。そうなると、1ドツト
単位のウィンドウ表示を実現するのが困難になるという
問題点もあった。
<Problems to be Solved by the Invention> However, the conventional fl+ method has the problem that it takes a long time to write to the refresh memory, and that smooth screen display cannot be performed due to the relationship with the screen display time. Furthermore, in the method (2), due to the balance between screen display time and memory read time, reading dots one by one from the memory will not be enough for display, and the dots must be handled in units of several dots at a time. In this case, there is a problem that it becomes difficult to realize window display in units of one dot.

本発明は上記のような問題点を解決するために発明され
たものであり、1ドツト単位のスムーズな表示が可能な
画像情報表示装置を提供すること全目的にしている。
The present invention was invented to solve the above-mentioned problems, and its entire purpose is to provide an image information display device capable of smoothly displaying dot by dot.

く課題を解決するための手段〉 上記目的を達成するために本発明においては、メモリに
格納された画像情報を順次読み出して表示部にマルチウ
ィンドウ表示するラスク式の画像情報表示装置において
、前記表示部に表示する各ウィンドウの画素データを記
憶する記憶手段、表示のための同期召号を発生する同期
信号発生手段、前記表示部に表示する複数のウィンドウ
の位置情報など全格納した一時記憶手段、前記同期信号
発生手段の出力、前記記憶手段の出力、および、前記一
時記憶手段の出力から表示の行単位の情報を記憶する行
情報記憶手段、該行情報記憶手段の出力よυ前記表示部
へのデータを生成する生成手段とを備えた画像情報表示
装置を提供するものであシ、このことによって上記目的
が達せらnる。
Means for Solving the Problems> In order to achieve the above object, the present invention provides a Rusk-type image information display device that sequentially reads out image information stored in a memory and displays it in a multi-window on a display unit. storage means for storing pixel data of each window displayed on the display section, synchronization signal generation means for generating a synchronization call for display, temporary storage means for storing all the position information of the plurality of windows displayed on the display section; Line information storage means for storing information for each line of display from the output of the synchronization signal generation means, the output of the storage means, and the output of the temporary storage means, and the output of the row information storage means to the display section. The object of the present invention is to provide an image information display device equipped with a generating means for generating data, thereby achieving the above object.

〈作 用〉 そして上記のように構成された画像情報表示装置によっ
て、−走査線分の表示データは、あらかじめラインメモ
リに用意さnて表示される。
<Operation> By the image information display device configured as described above, the display data for the -scanning line is prepared in advance in the line memory and displayed.

〈実施例〉 以下、本発明の実施例を図面にしたがって詳維に説明す
る。
<Example> Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図は本発明に係る実施例を示すブロック図であり、
プロセッサ1は、各ウィンドウの画像ブタをメモリ6に
書き込んだり、ウィンドウ情像レジスタ2の設定等を行
なう。ウィンドウ情報レジヌタ2は、各ウィンドウの表
示位置、メモリ上の格納アドレス、ウィンドウの表示優
先順位などの表示情報を格納するためのものであり、そ
の出力は表示ウィンドウ情報出力回路に接続されている
FIG. 1 is a block diagram showing an embodiment according to the present invention,
The processor 1 writes the image data of each window into the memory 6, sets the window information register 2, and so on. The window information register 2 is for storing display information such as the display position of each window, storage address on memory, and window display priority, and its output is connected to a display window information output circuit.

メモリアクセス調停回路3はプロセッサlおよび画像デ
ータ出力回務4とメモリ6の間にあってメモリ6の同時
アクセスを回避するためのものである。
The memory access arbitration circuit 3 is located between the processor 1, the image data output circuit 4, and the memory 6 to avoid simultaneous access to the memory 6.

表示ウィンドウ情報出力回路5は、同期信号出力回路1
0に同期して、ウィンドウ間服レジスタ2の備にしたが
った表示メモリアドレスを画像データ出力回路4に出力
して、また、ビット境界情報として表示ビットアドレス
、および、表示有効ビラトララインメモリ8に出力して
いる。
The display window information output circuit 5 is connected to the synchronization signal output circuit 1.
0, outputs the display memory address according to the settings in the window space register 2 to the image data output circuit 4, and also outputs the display bit address as bit boundary information and the display effective Villatra line memory 8. It is outputting.

画像データ出力回路4ば、表示メモリアドレスを受は取
ると、メモリアクセス調停回路3を通じて8ビツトの画
像データをメモリ6から取り出してラインメモリ7に出
力している。
When the image data output circuit 4 receives the display memory address, it takes out 8-bit image data from the memory 6 through the memory access arbitration circuit 3 and outputs it to the line memory 7.

ラインメモリ7.8は表示のための画像データを格納す
る8ピツト構成のFIFOで、特にラインメモリ8は画
像データのビット境界情報、すなわち、データの何ビッ
ト目から有効かを示す表示ビットアドレスに4ピツトを
、表示有効ビットに4ビットヲ割り当てている。
The line memory 7.8 is an 8-pit FIFO that stores image data for display.Line memory 8 in particular stores bit boundary information of the image data, that is, the display bit address indicating from which bit of the data is valid. 4 bits are allocated to display valid bits.

ビット整形回路9は、ラインメモリ7かう出力されるパ
ラレル8ビツトの画像データをパラレル・シリアル変換
するためのシフトレジスタと、ワインメモリ8から出力
される有効ピッ)Qカウントするための4ビツトのカウ
ンタとシフトレジスタの出力端を選択するための8×1
のデータセレクタから成っており、その出力は表示画像
データとなって図示しない表示部に送られる。
The bit shaping circuit 9 includes a shift register for parallel-to-serial conversion of the parallel 8-bit image data outputted from the line memory 7, and a 4-bit counter for counting valid bits outputted from the wine memory 8. and 8×1 to select the output end of the shift register
The output is sent as display image data to a display section (not shown).

同期信号出力回路10はラスタ走査型のCRT装置を駆
動するための水平および垂直同期信号と表示期間を示す
信号を発生する。
A synchronizing signal output circuit 10 generates horizontal and vertical synchronizing signals for driving a raster scanning type CRT device and a signal indicating a display period.

本発明の画像情報表示装置は上述のように構成されてお
シ、以下、その動作について説明する6表示部に表示す
る画面を第2図に示す。
The image information display device of the present invention is constructed as described above, and FIG. 2 shows the screens displayed on the six display sections, the operation of which will be explained below.

この場合のウィンドウの表示優先順位はウィンドウ2,
1.Oの順で、ウィンドウ情報レジスタ2には、この優
先順位とウィンドウ0.1.2のメモリ6中の格納アド
レスと表示画面上の各ウィンドウの位置が格納されてい
る。同期信号出力回路10よシラスタ走査線Xを表示す
るための信号が出力されると、表示ウィンドウ情報出力
回路5はウィンドウ情報レジスタ2にしたがって、ウィ
ンドウ00バイトアドレスwaddlft出力し、同時
にウィンドウのビット境界情報として、表示ビットアド
レス0と表示有効ビット8と全出力し、ラインメモリ8
に設定する。画像データ出力回路4は、このバイトアド
レスwadd Oを受は取ると、メモリアクセス調停回
路3を介して画像データ(表示画面上ではラヌタ走査線
X上のドツト0〜7)をメモリから読み出し、ラインメ
モリ7に設定する。同様に、ウィンドウOのバイトアド
レスwaddo+1から得られる画像データ(ドツト8
〜15)と表示ビットアドレス0と表示有効ビット8を
ラインメモリ7および8に設定する。
In this case, the display priority of the windows is window 2,
1. This priority order, the storage address in the memory 6 of windows 0.1.2, and the position of each window on the display screen are stored in the window information register 2 in the order of O. When the synchronization signal output circuit 10 outputs a signal for displaying the shiraster scanning line As a result, display bit address 0 and display valid bit 8 are all output, and line memory 8 is output.
Set to . When the image data output circuit 4 receives this byte address wadd O, it reads the image data (dots 0 to 7 on the Lanuta scanning line X on the display screen) from the memory via the memory access arbitration circuit 3, and outputs the line. Set in memory 7. Similarly, image data obtained from byte address waddo+1 of window O (dot 8
15), display bit address 0, and display valid bit 8 are set in line memories 7 and 8.

次にウィンドウ0とウィンドウ1の境界上に差しかかっ
たばあい、ウィンドウOのバイトアドレスwadd O
+2から得られる表示すべき画像データ2ビツト(ドツ
ト16〜17)と、ウィンドウ1の下に隠れる画像デー
タ6ビツトと表示ビットアドレスOと表示有効ビット2
がラインメモリ7および8にlラスタ走査線分のデータ
が設定されている。
Next, when approaching the boundary between window 0 and window 1, the byte address of window O wadd O
2 bits of image data to be displayed (dots 16 to 17) obtained from +2, 6 bits of image data hidden under window 1, display bit address O, and display valid bit 2
Data for l raster scanning lines is set in the line memories 7 and 8.

この時の様子を第3図および第4図に示す。The situation at this time is shown in FIGS. 3 and 4.

また、ラインメモリ7および8の出力を受けるビット整
形回路9の内部構成を第5図に示す。
Further, the internal configuration of the bit shaping circuit 9 receiving the outputs of the line memories 7 and 8 is shown in FIG.

同期信号出力回路10から表示期間を示す信号が出力さ
れると、ラインメモリ7および8の読み出しが始まる。
When the synchronization signal output circuit 10 outputs a signal indicating the display period, reading from the line memories 7 and 8 begins.

まず、ラインメモリ7の画像データの1バイト目がシフ
トレジスタ11にロードされ、ラインメモリ8から表示
有効ビットがカウンタ12にロードされ、表示ビットア
ドレスは、データセレクタ13のセレクト値として入力
される。
First, the first byte of the image data in the line memory 7 is loaded into the shift register 11, the display valid bit from the line memory 8 is loaded into the counter 12, and the display bit address is input as the selection value of the data selector 13.

カウンタ12には図示しないクロックが供給されており
、このクロックに同期して画像データが表示有効ビット
分、表示ビットアドレスでセレクトされるシフトレジス
タのシリアルアウト端子から出力され、カウンタが0を
示すと次のデータをラインメモリ7および8から読み出
し、画像データを出力する。
A clock (not shown) is supplied to the counter 12, and in synchronization with this clock, image data corresponding to valid display bits is output from the serial out terminal of the shift register selected by the display bit address, and when the counter indicates 0, The next data is read from the line memories 7 and 8 and image data is output.

以上の一連のシーケンスを繰シ返して1ラスタ走査線分
の表示画像データを表示し、1ドツト単位のウィンドウ
表示が可能になる。
By repeating the above sequence, display image data for one raster scanning line is displayed, and window display in units of one dot becomes possible.

〈発明の効果〉 以上述べたように本発明は構成されているので、1ドツ
ト単位のヌムーズな表示のできるマルチウィンド表示装
置を実現することができる。
<Effects of the Invention> Since the present invention is configured as described above, it is possible to realize a multi-window display device capable of displaying images in a dot-by-dot manner.

第2図は表示画面の一例を示す説明図、第3図はライン
メモリの内容の一例を示す説明図、第4図は画面上のド
ツト位置の一例を示す説明図、第5図はビット整形部の
構成を示すブロック図である。
Fig. 2 is an explanatory diagram showing an example of the display screen, Fig. 3 is an explanatory diagram showing an example of the contents of the line memory, Fig. 4 is an explanatory diagram showing an example of dot positions on the screen, and Fig. 5 is an explanatory diagram showing an example of the dot position on the screen. FIG.

1:プロセッサ、  2:ウィンドウ情報レジスタ、 
3:メモリアクセス調停回路、 4:画像データ出力回
路、 5:表示ウィンドウ情報出力回路、  6:メモ
リ、  7:ラインメモリ(画像データ)、  8ニラ
インメモリ(ビット境界情報)、  9:ビット整形回
路、  10:同期信号出力回路、  11:シフトレ
ジスタ。
1: Processor, 2: Window information register,
3: Memory access arbitration circuit, 4: Image data output circuit, 5: Display window information output circuit, 6: Memory, 7: Line memory (image data), 8-line memory (bit boundary information), 9: Bit shaping circuit , 10: Synchronous signal output circuit, 11: Shift register.

12:カウンタ、  13:データセレクタ。12: Counter, 13: Data selector.

20:ウィンドウ0. 21:ウィンドウ1゜22:ウ
ィンドウ2゜ 代理人 弁理士  杉 山 毅 至(他1名)倶 ! 図 、46  よ: /I  ト”i/ト 忙Vイ耳=第 ■ 纂 図 第 図 第 図
20: Window 0. 21: Window 1゜22: Window 2゜Representative Patent Attorney Takeshi Sugiyama (and 1 other person)! Figure, 46 yo: /I ト”i/ト Busy V い み = No.

Claims (1)

【特許請求の範囲】 1、メモリに格納された画像情報を順次読み出して表示
部にマルチウィンドウ表示するラスタ式の画像情報表示
装置において、 前記表示部に表示する各ウィンドウの画素データを記憶
する記憶手段、 表示のための同期信号を発生する同期信号発生手段、 前記表示部に表示する複数のウィンドウの位置情報など
を格納した一時記憶手段、 前記同期信号発生手段の出力、前記記憶手段の出力、お
よび、前記一時記憶手段の出力から表示の行単位の情報
を記憶する行情報記憶手段、該行情報記憶手段の出力よ
り前記表示部へのデータを生成する生成手段とを備えた
ことを特徴とする画像情報表示装置。
[Scope of Claims] 1. In a raster-type image information display device that sequentially reads out image information stored in a memory and displays the image information in multiple windows on a display unit, there is provided a memory for storing pixel data of each window to be displayed on the display unit. means, synchronization signal generation means for generating a synchronization signal for display; temporary storage means storing position information of a plurality of windows to be displayed on the display unit; output of the synchronization signal generation means; output of the storage means; and line information storage means for storing display line-by-line information from the output of the temporary storage means, and generation means for generating data for the display section from the output of the line information storage means. image information display device.
JP32742988A 1988-12-22 1988-12-22 Picture information display device Pending JPH02170222A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32742988A JPH02170222A (en) 1988-12-22 1988-12-22 Picture information display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32742988A JPH02170222A (en) 1988-12-22 1988-12-22 Picture information display device

Publications (1)

Publication Number Publication Date
JPH02170222A true JPH02170222A (en) 1990-07-02

Family

ID=18199071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32742988A Pending JPH02170222A (en) 1988-12-22 1988-12-22 Picture information display device

Country Status (1)

Country Link
JP (1) JPH02170222A (en)

Similar Documents

Publication Publication Date Title
US4922238A (en) Method and system for smooth scrolling of a displayed image on a display screen
JPH08202318A (en) Display control method and its display system for display device having storability
JPS6049391A (en) Raster scan display system
US6140992A (en) Display control system which prevents transmission of the horizontal synchronizing signal for a predetermined period when the display state has changed
JPS59159196A (en) Graphic display system
JP3030170B2 (en) Simple matrix drive type liquid crystal display
JPH02170222A (en) Picture information display device
JPH08211849A (en) Display control device
JP3694622B2 (en) Generating image display data
JPS58176683A (en) Display unit
JPS632116B2 (en)
JPH08202310A (en) Screen driving circuit
JP2001249644A (en) Liquid crystal display device
JPS62127790A (en) Multiwindow display control system
JP2506960B2 (en) Display controller
JPS6024586A (en) Display data processing circuit
JP2939648B2 (en) LCD display control method
JPS6228473B2 (en)
JPH0469908B2 (en)
JPS63680A (en) Multi-window display device
JPS61190624A (en) Hard-copy system of graphic display picture
JP3265791B2 (en) OHP display device
JPS587999B2 (en) display device
JP2565581B2 (en) CRT display circuit
JPH06161409A (en) Look-up table memory rewriting method and display device with look-up table memory