JPH0216753A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0216753A JPH0216753A JP63167379A JP16737988A JPH0216753A JP H0216753 A JPH0216753 A JP H0216753A JP 63167379 A JP63167379 A JP 63167379A JP 16737988 A JP16737988 A JP 16737988A JP H0216753 A JPH0216753 A JP H0216753A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- wafer
- identification pattern
- identification
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 11
- 239000000843 powder Substances 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 229910003460 diamond Inorganic materials 0.000 abstract description 2
- 239000010432 diamond Substances 0.000 abstract description 2
- 238000007790 scraping Methods 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 33
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000006748 scratching Methods 0.000 description 2
- 230000002393 scratching effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008821 health effect Effects 0.000 description 1
- 231100000206 health hazard Toxicity 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体ウェーハを個々に識別することが可能な
半導体装置と、そのために適用される製造方法に関する
。
半導体装置と、そのために適用される製造方法に関する
。
半導体装置の製造では、同一種類の半導体チップを−の
半導体ウェーハに形成することが行なわれている。従っ
て多数の半導体ウェーハが混在する場合には、半導体ウ
ェーハの識別を行なう必要があり、従来から以下に示す
方法が行なわれている。
半導体ウェーハに形成することが行なわれている。従っ
て多数の半導体ウェーハが混在する場合には、半導体ウ
ェーハの識別を行なう必要があり、従来から以下に示す
方法が行なわれている。
■ ダイヤモンドペンなどを用い、半導体ウェーへの不
要部分に直接、識別マークを書き込む。
要部分に直接、識別マークを書き込む。
■ 半導体ウェーハ上のレジストにインクジェットペン
などで識別マークを塗着する。
などで識別マークを塗着する。
しかし、方法■では半導体ウェーハをペンで削って傷付
ける必要があり、識別マーク記入の際に削り取られたウ
ェーハ粉末が飛散する。そして、飛散した粉末が半導体
ウェーハに付着して不良チップ形成の原因となったり、
人体に吸い込まれて健康を害することがある。特に、Ｇ
ａ Ａｓなどの有害物質を成分とする化合物半導体では
人体への悪影響が大きく、好ましくない。また、識別マ
ークの深さ調整が難しく、必要以上に深く形成された場
合には、半導体ウェーハにひび割れを生じ易い。化合物
半導体ではこれが特に顕著であり、識別マークが結晶の
襞間方向に形成された場合には、僅少な衝撃でも割れる
ことがある。
ける必要があり、識別マーク記入の際に削り取られたウ
ェーハ粉末が飛散する。そして、飛散した粉末が半導体
ウェーハに付着して不良チップ形成の原因となったり、
人体に吸い込まれて健康を害することがある。特に、Ｇ
ａ Ａｓなどの有害物質を成分とする化合物半導体では
人体への悪影響が大きく、好ましくない。また、識別マ
ークの深さ調整が難しく、必要以上に深く形成された場
合には、半導体ウェーハにひび割れを生じ易い。化合物
半導体ではこれが特に顕著であり、識別マークが結晶の
襞間方向に形成された場合には、僅少な衝撃でも割れる
ことがある。
一方、方法■では、識別マーク濃度を肉眼で識別できる
までの濃さとすることが難しく、識別マークの誤認を起
こし易い。
までの濃さとすることが難しく、識別マークの誤認を起
こし易い。
そこで本発明は、半導体ウェーハを削る必要がなく、ま
た、明瞭な状態で識別マークを形成することができる半
導体装置およびその製造方法を提供することを目的とす
る。
た、明瞭な状態で識別マークを形成することができる半
導体装置およびその製造方法を提供することを目的とす
る。
本発明に係る半導体装置は、チップ毎に分割するための
スクライブラインがエツチングによってあらかじめ形成
された半導体ウェーハにおいて、チップとして実質上使
用されない不要部分に半導体ウェーハを識別する識別パ
ターンがスクライブライン形成時に形成されていること
を特徴とする。
スクライブラインがエツチングによってあらかじめ形成
された半導体ウェーハにおいて、チップとして実質上使
用されない不要部分に半導体ウェーハを識別する識別パ
ターンがスクライブライン形成時に形成されていること
を特徴とする。
また、この半導体装置の製造に適用される本発明の製造
方法は、チップ毎に分割するスクライブラインを形成す
るためのレジストパターンの露光と共に、チップとして
実質上使用されない不要部分に半導体ウェーハ識別のた
めの識別パターンの露光を行なう工程と、露光により露
光された部分を除去する工程と、レジストパターンを介
して半導体ウェーハをエツチングしてスクライブライン
および識別パターンを形成する工程とを備えていること
を特徴とする。
方法は、チップ毎に分割するスクライブラインを形成す
るためのレジストパターンの露光と共に、チップとして
実質上使用されない不要部分に半導体ウェーハ識別のた
めの識別パターンの露光を行なう工程と、露光により露
光された部分を除去する工程と、レジストパターンを介
して半導体ウェーハをエツチングしてスクライブライン
および識別パターンを形成する工程とを備えていること
を特徴とする。
本発明は以上の通りに構成されるので、不要部分に識別
パターンが形成された半導体ウェーハとすることができ
る。
パターンが形成された半導体ウェーハとすることができ
る。
以下、実施例にもとづいて、本発明をさらに詳細に説明
する。
する。
本発明は半導体ウェーハを識別する識別パターンがスク
ライブライン形成時に形成されたものである。この識別
パターンの形成部位は、半導体チップとして実質上、使
用されることのない半導体ウェーへの不要部分である。
ライブライン形成時に形成されたものである。この識別
パターンの形成部位は、半導体チップとして実質上、使
用されることのない半導体ウェーへの不要部分である。
第１図はこのような半導体ウェーハ１を示し、直交して
交叉する縦スクライブライン２および横スクライブライ
ン３が所定深さとなるように形成されている。これらス
クライブライン２．３によって四方が囲まれた部分４は
、後のダイシング工程で個々に分割されて半導体チップ
として使用される有用部分である。
交叉する縦スクライブライン２および横スクライブライ
ン３が所定深さとなるように形成されている。これらス
クライブライン２．３によって四方が囲まれた部分４は
、後のダイシング工程で個々に分割されて半導体チップ
として使用される有用部分である。
これに対し、一部はスクライブライン２．３で囲まれて
いるが全て囲まれていない４隅部分５（ハツチング部）
は半導体チップとして実質上使用することができない不
要部分であり、この不要部分５に識別パターンが形成さ
れる。識別パターンとしては、この不要部分５を複数に
分画し、分画された各部分をエツチング処理および無処
理として符号化することで形成することができる。例え
ば、第１図における右下隅部を同図のように縦横４分画
した場合、識別パターンとしては第２図に示すように１
６種類形成することができる。ここで、第２図における
地色部分はエツチングを行なわない分画部分であり、ハ
ツチング部分はエツチングを行なった分画部分である。
いるが全て囲まれていない４隅部分５（ハツチング部）
は半導体チップとして実質上使用することができない不
要部分であり、この不要部分５に識別パターンが形成さ
れる。識別パターンとしては、この不要部分５を複数に
分画し、分画された各部分をエツチング処理および無処
理として符号化することで形成することができる。例え
ば、第１図における右下隅部を同図のように縦横４分画
した場合、識別パターンとしては第２図に示すように１
６種類形成することができる。ここで、第２図における
地色部分はエツチングを行なわない分画部分であり、ハ
ツチング部分はエツチングを行なった分画部分である。
このエツチング処理部分および無処理部分の位置および
個数を変化させることで、理論上、２’−１６の識別パ
ターンを形成することができる。
個数を変化させることで、理論上、２’−１６の識別パ
ターンを形成することができる。
さらに、第１図では不要部分５が４隅部分に位置してい
るため、各４隅部に識別パターンを形成する場合には１
６４の数の符号化が可能となり、識別パターン数の増大
を図ることができる。なお、第１図において半導体ウェ
ーハ１の外形線がらはみ出した部分（各４隅部の外側の
角部分）は識別パターンの形成が困難なため、実際には
この部分は除去される。この場合、−の不要部分では２
３−８パターンの識別パターンを形成することができ、
４隅の不要部分全体では８４の識別パターンを得ること
ができる。
るため、各４隅部に識別パターンを形成する場合には１
６４の数の符号化が可能となり、識別パターン数の増大
を図ることができる。なお、第１図において半導体ウェ
ーハ１の外形線がらはみ出した部分（各４隅部の外側の
角部分）は識別パターンの形成が困難なため、実際には
この部分は除去される。この場合、−の不要部分では２
３−８パターンの識別パターンを形成することができ、
４隅の不要部分全体では８４の識別パターンを得ること
ができる。
第３図は上記識別パターン形成のためのレチクル６の例
を示し、光遮断面６ｂに正方形の窓部６ａが形成されて
いる。このレチクル６は後述するように、レジストへの
露光の際に使用され、第２図に示すように識別パターン
を形成するため、半導体ウェーハ１上でステップ送りが
行われ、窓部６ａを通過した光によってレジストを露光
する。
を示し、光遮断面６ｂに正方形の窓部６ａが形成されて
いる。このレチクル６は後述するように、レジストへの
露光の際に使用され、第２図に示すように識別パターン
を形成するため、半導体ウェーハ１上でステップ送りが
行われ、窓部６ａを通過した光によってレジストを露光
する。
次に、このような半導体装置の製造方法を、第４図に基
いて説明する。
いて説明する。
同図は第１図におけるＩＶ−ＩＶ線断面図を示し、不要
部分５に形成される識別パターンは第２図（ｈ）のパタ
ーンの場合である。まず、半導体ウェーハ１の上面全体
にポジ型のレジスト１０を均一に塗布する（第４図（ａ
））。これは例えば、半導体ウェーハ１を高速回転させ
た遠心力を利用して均一に塗布するスピンコード法を使
用することができる。次に、半導体ウェーハ１上のレジ
ストを露光して縦スクライブライン２のためのレジスト
パターン１２を形成する。本発明では、このレジストパ
ターン１１の露光の際に、不要部分５も識別パターン１
２を露光する（同図（ｂ））。
部分５に形成される識別パターンは第２図（ｈ）のパタ
ーンの場合である。まず、半導体ウェーハ１の上面全体
にポジ型のレジスト１０を均一に塗布する（第４図（ａ
））。これは例えば、半導体ウェーハ１を高速回転させ
た遠心力を利用して均一に塗布するスピンコード法を使
用することができる。次に、半導体ウェーハ１上のレジ
ストを露光して縦スクライブライン２のためのレジスト
パターン１２を形成する。本発明では、このレジストパ
ターン１１の露光の際に、不要部分５も識別パターン１
２を露光する（同図（ｂ））。
なお、この露光は第３図に示すレチクル６を所定部位に
ステップ送りして行なうことができる。かかる露光の後
、現像を行なって露光部分１１゜１２のレジストを除去
して、未露光部分をウェーハ１上に残す（同図（Ｃ））
。そして、この未露光部分のレジストをマスクとしてエ
ツチングを行ない、スクライブライン２および識別パタ
ーンにおけるエツチング部分１３を形成する（同図（ｄ
））。このエツチングでは識別パターン１３は１〜数μ
ｍ程度の深さで十分であり、エツチングを短時間とする
ことができる。その後、半導体ウェーハ１上のレジスト
を有機溶媒（例えばアセトン）によって取り除くことに
より、スクライブライン２と識別パターンとを有する半
導体ウェーハを得ることができる（同図（ｅ））。
ステップ送りして行なうことができる。かかる露光の後
、現像を行なって露光部分１１゜１２のレジストを除去
して、未露光部分をウェーハ１上に残す（同図（Ｃ））
。そして、この未露光部分のレジストをマスクとしてエ
ツチングを行ない、スクライブライン２および識別パタ
ーンにおけるエツチング部分１３を形成する（同図（ｄ
））。このエツチングでは識別パターン１３は１〜数μ
ｍ程度の深さで十分であり、エツチングを短時間とする
ことができる。その後、半導体ウェーハ１上のレジスト
を有機溶媒（例えばアセトン）によって取り除くことに
より、スクライブライン２と識別パターンとを有する半
導体ウェーハを得ることができる（同図（ｅ））。
このような本実施例では、識別パターンをスクライブラ
イン形成の際に形成できるため、識別パターンの形成が
容易となる。しかも、識別パターンはレジスト露光→エ
ツチングによって形成されるため、ウェーハ粉末が生じ
ることがないと共に、明瞭に形成することができる。さ
らには、エツチングの組合せによって数多くのパターン
数とすることができるため、識別数の増大を図ることが
できる。
イン形成の際に形成できるため、識別パターンの形成が
容易となる。しかも、識別パターンはレジスト露光→エ
ツチングによって形成されるため、ウェーハ粉末が生じ
ることがないと共に、明瞭に形成することができる。さ
らには、エツチングの組合せによって数多くのパターン
数とすることができるため、識別数の増大を図ることが
できる。
本発明は上記実施例に限定されるものではな（、種々変
更が可能である。例えば、不要部分を２分画、３分画さ
らには５分画以上して識別パターンを形成しても良く、
特定の形状（例えば三角形、円形、多角形など）を露光
し、エツチングしてもよい。
更が可能である。例えば、不要部分を２分画、３分画さ
らには５分画以上して識別パターンを形成しても良く、
特定の形状（例えば三角形、円形、多角形など）を露光
し、エツチングしてもよい。
以上、詳細に説明したように本発明は、スクライブライ
ン形成時に半導体ウェーハの不要部分に識別パターンを
エツチングするので、ウェーハ粉末を生じることがなく
、また明確に形成することができる。このため、ウェー
ハ粉末に起因する不良チップや健康への悪影響がなく、
また、誤認することがない。
ン形成時に半導体ウェーハの不要部分に識別パターンを
エツチングするので、ウェーハ粉末を生じることがなく
、また明確に形成することができる。このため、ウェー
ハ粉末に起因する不良チップや健康への悪影響がなく、
また、誤認することがない。
第１図は、本発明が適用される半導体ウェーハの概念図
、第２図は、識別パターンの一例を示す図、第３図は、
識別パターン露光のためのレチクルを示す平面図、第４
図は、製造工程を示す断面図である。 １・・・半導体ウェーハ、２，３・・・スクライブライ
ン、４・・・チップ、５・・・不要部分、１０・・・レ
ジスト、１１．１２・・・露光部分。 特許出願人 住友電気工業株式会社 出願人代理人 長谷用 芳 樹 （ａ） （ｂ） （ｃ） （ｄ） （ｅ） （ｋ） （ｍ） （ｎ） （ｏ） （ｐ） 第２ 図 実施例のレチクルの概念 第３図
、第２図は、識別パターンの一例を示す図、第３図は、
識別パターン露光のためのレチクルを示す平面図、第４
図は、製造工程を示す断面図である。 １・・・半導体ウェーハ、２，３・・・スクライブライ
ン、４・・・チップ、５・・・不要部分、１０・・・レ
ジスト、１１．１２・・・露光部分。 特許出願人 住友電気工業株式会社 出願人代理人 長谷用 芳 樹 （ａ） （ｂ） （ｃ） （ｄ） （ｅ） （ｋ） （ｍ） （ｎ） （ｏ） （ｐ） 第２ 図 実施例のレチクルの概念 第３図
Claims (1)
- 【特許請求の範囲】 １、チップ毎に分割するためのスクライブラインがエッ
チングによってあらかじめ形成された半導体ウェーハに
おいて、 チップとして実質上使用されない不要部分に半導体ウェ
ーハを識別する識別パターンが前記スクライブライン形
成時に形成されていることを特徴とする半導体装置。 ２、チップ毎に分割するスクライブラインを形成するた
めのレジストパターンの露光と共に、チップとして実質
上使用されない不要部分に半導体ウェーハ識別のための
識別パターンの露光を行なう工程と、 前記露光により露光された部分を除去する工程と、 前記レジストパターンを介して半導体ウェーハをエッチ
ングして前記スクライブラインおよび識別パターンを形
成する工程と を備えていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63167379A JPH0216753A (ja) | 1988-07-05 | 1988-07-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63167379A JPH0216753A (ja) | 1988-07-05 | 1988-07-05 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0216753A true JPH0216753A (ja) | 1990-01-19 |
Family
ID=15848624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63167379A Pending JPH0216753A (ja) | 1988-07-05 | 1988-07-05 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0216753A (ja) |
-
1988
- 1988-07-05 JP JP63167379A patent/JPH0216753A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| KR960013504B1 (ko) | 미세패턴의 형성방법 | |
| US4442188A (en) | System for specifying critical dimensions, sequence numbers and revision levels on integrated circuit photomasks | |
| JP2006523949A (ja) | 非長方形状のダイを有する半導体ウェハ | |
| US4847183A (en) | High contrast optical marking method for polished surfaces | |
| JPH07117744B2 (ja) | ダイシングラインの形成方法 | |
| JPH0216753A (ja) | 半導体装置およびその製造方法 | |
| US20210398910A1 (en) | Integrated circuit with scribe lane patterns for defect reduction | |
| US3647445A (en) | Step and repeat photomask and method of using same | |
| JPH01251631A (ja) | ウェハ | |
| JP4292041B2 (ja) | 半導体基板、半導体基板の製造方法および半導体装置の製造方法 | |
| JP4626909B2 (ja) | 半導体ウエハ | |
| JPH0368126A (ja) | 半導体装置の製造方法 | |
| KR100734084B1 (ko) | 반도체웨이퍼의 후면연마시의 오염방지용 레티클 및 이를이용한 오염 방지방법 | |
| JPH03209711A (ja) | 半導体装置の製造方法 | |
| JPH07122479A (ja) | ウエハ内位置表示を付したチップ及びその製造方法 | |
| JPH02213115A (ja) | 半導体装置の製造方法 | |
| JP2815602B2 (ja) | 集積回路作製方法 | |
| JPS62193249A (ja) | 半導体装置の製造方法 | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| CN111415881A (zh) | 晶片的标记方法、晶圆及晶片 | |
| KR20030002805A (ko) | 반도체웨이퍼의 후면연마시의 오염 방지방법 | |
| JP2005072027A (ja) | Ｓｏｉ基板のマーク印字方法 | |
| JPH03116919A (ja) | ウエハの識別方法 | |
| CN115881694A (zh) | 一种半导体的标记方法及半导体 |