JPH02162912A

JPH02162912A - フィルタ回路

Info

Publication number: JPH02162912A
Application number: JP31768088A
Authority: JP
Inventors: Satoru Tano; 哲田野; Mamoru Sawahashi; 衛佐和橋
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1988-12-16
Filing date: 1988-12-16
Publication date: 1990-06-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は電気的制御信号によりフィルタ周波数特性を可
変に設定可能なフィルタ回路に関する。

本発明は、可変抵抗回路としてＭＯＳＦＥＴを用いた周
波数特性が可変のフィルタ回路において、寸法の異なる
ＭＯＳＦＥＴを用いることにより、抵抗値の可変範囲を
拡大し、周波数特性の可変領域を拡大するものである。

〔従来の技術〕

集積可能でフィルタ周波数特性が可変のアナログフィル
タ回路としては、ＲＣアクティブフィルタ、スイッチト
キャパシタフィルタ（以下「ＳＣＦ」という）　、ＭＯ
ＳＦＥＴアナログフィルタなどが知られている。

第１１図にＲＣアクティブフィルタの回路構成例を示す
。

ＲＣアクティブフィルタのフィルタ周波数特性を変化さ
せるには、抵抗あるいは容量を変化させる必要がある。

第１１図に示した例は、抵抗を変化させる場合の例を示
す。すなわちこのＲＣアクティブフィルタは、入力端子
１と出力端子２との間の可変抵抗回路３．４、コンデン
サ５．６および演算増幅器７により構成される。

第１２図は可変抵抗回路３．４の一例を示す。

集積化可能な可変抵抗回路は、抵抗値が異なる複数の抵
抗を切り替えることで実現される。第１２図に示した例
では、抵抗値が異なる抵抗１０．１１．１２のいずれか
をスイッチ１３で選択することにより、抵抗端子８．９
間の抵抗値が変化する。

しかし、ＲＣアクティブフィルタは、集積化した場合に
抵抗と容量の素子感度が大きい。このため、設計値から
の誤差、素子の温度偏差が太き（、高精度のフィルタ回
路を製造することは困難である。また、抵抗切替による
可変抵抗回路は、集積化したときにＩＣチップ上で大き
な面積を占める抵抗を複数使用するため、面積が大きく
なる欠点がある。

周波数特性が可変でしかもモノリシックＩＣへの集積化
が容易な回路として、ＳＣＦが知られている。ＳＣＦで
は、周期的に開閉するスイッチとコンデンサとにより等
価的に抵抗を実現する。ＳＣＦの伝達特性は、標本化容
量と積分容量との容量比と、スイッチング周波数とによ
り決定される。

このため、ＭＯＳプロセス技術を用いることにより、誤
差１％以下の精度で所望の特性を実現できる。

ＳＣＦの問題点としては、サンプル値系フィルタである
ため、クロック周波数ｆ５の整数倍を中心として信号成
分が現れる折り返し現象が生じることがある。この現象
により生じる折り返し信号を除去するためには、ブリフ
ィルタおよびポストフィルタが必要とな−る。これらの
ブリフィルタおよびポストフィルタは、通常はＲＣアク
ティブフィルタで構成される。このため、集積化した場
合の精度が低下する。確実に折り返し信号を除去するに
は、フィルタの次数を増加させて遮断特性を急峻にする
か、あるいはＳＣＦのクロック周波数を高く設定する必
要がある。しかし、ＲＣアクティブフィルタの次数が増
加すると回路が非常に複雑になり、クロック周波数を高
くすると消費電力が増大する欠点がある。

また、ＳＣＦはクロック周波数を変化させることでフィ
ルタ周波数特性を変化させることができるが、同時に、
ブリフィルタとポストフィルタのフィルタ周波数特性も
可変にする必要がある。通常はブリフィルタとポストフ
ィルタをＲＣアクティブフィルタで構成するため、フィ
ルタ周波数特性の変化を可能とするには、前述したよう
に、集積化した場合の面積が非常に大きくなる欠点があ
る。

ＭＯＳＦＥＴアナログフィルタは、ＲＣアクティブフィ
ルタの抵抗をＭＯＳＦＥＴにより構成された抵抗回路で
置き換えた連続時間系フィルタであり、ＭＯＳプロセス
技術により高精度のフィルタを製造できる。また、ＭＯ
ＳＦＥＴアナログフィルタは、ＭＯＳＦＥＴ抵抗回路の
抵抗値を変化させることにより、フィルタ周波数特性を
可変に設定できる。

第１３図はＭＯＳ　Ｆ　ＥＴのドレイン・ソース［圧に
対するドレイン電流特性を示す。

ＭＯＳ　Ｆ　ＥＴ抵抗回路は、ＭＯＳＦＥＴをゲート・
ソース間電圧によりドレイン電流が制御される電圧制御
抵抗素子として用いるものである。ＭＯＳＦＥＴ抵抗回
路は、抵抗体としてのＭＯＳＦＥＴと、ＭＯＳＦＥＴを
バイアス電圧設定回路と抵抗回路とに切り替えるアナロ
グスイッチとにより構成される。

第１４図に二つのＭＯＳＦＥＴを用いたＭＯＳＦＥＴ抵
抗回路の一例を示す。

このＭＯＳＦＥＴ抵抗回路は、アナログスイッチ１６〜
２５と、ＭＯＳＦＥＴ２６．２７、ＭＯＳＦＥＴ２６．
２７のゲート・ソース間のバイアス電圧をそれぞれ保持
するための容量２８．２９、およびＭ　ＯＳ　ＦＥＴ２
６．２７のゲート・ソース間のバイアス電圧を設定する
バイアス電圧設定回路３０を備える。アナログスイッチ
１６〜２０とアナログスイッチ２１〜２５とは、同時に
論理「１」が重なることのない相補的クロック信号によ
り駆動される。

第一の状態では、ＭＯＳＦＥＴ２６はアナログスイッチ
１６と１９を介してそれぞれ抵抗端子１４．１５に接続
される。ＭＯＳＦＥＴ２７のドレイン、ゲートおよびソ
ースは、それぞれアナログスイッチ１７．１８および２
０を介して、バイアス電圧設定回路３０に接続される。

第二の状態では、ＭＯＳＦＥＴ２７はアナログスイッチ
２１．２４を介してそれぞれ抵抗端子１４．１５に接続
される。ＭＯＳＦＥＴ２６のドレイン、ゲートおよびソ
ースは、それぞれアナログスイッチ２２．２３および２
５を介して、バイアス電圧設定回路３０に接続される。

抵抗端子１４と１５との間の抵抗値は、ＭＯＳＦＥＴ２
６．２７が入れ替わっても常に同じ値となる。

このＭＯＳＦＥＴ抵抗回路において、例えば電源電圧の
高電位側を５Ｖとし、低電位側をＯＶとすると、バイア
ス電圧設定回路３０により実際に与えられるゲート・ソ
ース間のバイアス電圧の範囲は１．５〜３．５Ｖ程度で
ある。ＭＯＳＦＥＴの線形抵抗とみなせる領域での抵抗
値Ｒと、最大抵抗値Ｒ□８と最低抵抗値Ｒａ１ｍの比と
、抵抗値のゲート・ソース間電圧による導間数とは、Ｒ＝Δ／　（ＶＧ　−ＶＴ　）　　　　　　　・・・・
・−・・・（１）ｄ　Ｒ＝　　Ａ／　（ＶＧ　　　Ｖｔ
　）２・ｄ　Ｖｃ　−・−（３）で表される。ここで、
ＶｌｌａＭとＶｍｌｈは、それぞれゲート・ソース間の
バイアス電圧の上限と下限を表し、Ｖ７とＶ、は、それ
ぞれＭＯＳＦＥＴのゲート反転電圧とゲート・ソース間
電圧を表す。

ｄＲとｄＶＧは抵抗値とゲート電圧のそれぞれの微小変
化を表す。ＡはＭＯＳＦＥＴの寸法により決定される定
数である。

式（１）に示すように、一定のゲート・ソース間電圧に
対して、ＭＯＳＦＥＴの抵抗値は寸法により決定される
Ａの値に比例し、ゲート・ソース間電圧とゲート反転電
圧との差に反比例する。また、式（２）に示すように、
ある寸法のＭＯＳＦＥＴが実現できる最大と最小の抵抗
値の比は、ゲート・ソース間のバイアス電圧の範囲によ
って決定される。

この一方で、式（３）に示すように、ＭＯＳＦＥＴの抵
抗値は、ＭＯＳＦＥＴの寸法により決定されるへの値に
比例し、ゲート・ソース間電圧とゲート反転電圧との差
の二乗に反比例して、ゲート・ソース間電圧の変動によ
り変化する。

したがって、フィルタの周波数特性の可変範囲を決定す
るＭＯＳＦＥＴの抵抗値の比は、ゲート電圧の範囲と、
ゲート反転電圧とゲート・ソース間の最低電圧との差と
により決定される。すなわち、ゲート反転電圧とゲート
・ソース間の最低電圧との差が小さいか、あるいは、ゲ
ート・ソース間のバイアス電圧の範囲が広い場合に、Ｍ
ＯＳＦＥＴの抵抗値の比が大きな値となる。

しかし、ゲート反転電圧とゲート・ソース間の最低電圧
との差が小さい場合には、ゲート・ソース間電圧の微小
変動に対して抵抗値が大きく変動して精度が劣化する。

また、ゲート・ソース間のバイアス電圧の範囲は、前述
のように電源電圧により決定される。このため１．抵抗
値の比により決定されるフィルタ周波数特性の可変範囲
の拡大には限度がある。

〔発明が解決しようとする問題点〕

以上説明したように、ＭＯＳＦＥＴアナログフィルタで
実現できるフィルタ周波数特性の可変範囲は、内蔵され
たＭＯＳＦＥＴ抵抗回路で実現できる抵抗値の範囲によ
り決定される。ＭＯＳＦＥＴ抵抗回路の抵抗値の範囲は
、ある寸法のＭＯＳＦＥＴを単独で用いた場合に、バイ
アス電圧設定回路の出力の上限と下限とにより決定され
る。

したがって、バイアス電圧設定回路での出力電圧の範囲
とＭＯＳＦＥＴの種類とによって決定されるフィルタ周
波数特性以上には、可変範囲を拡大することができない
。特に、集積化した場合に゛は電源電圧が小さいことが
望ましく、フィルタ周波数特性の可変範囲を拡大するこ
とは困難である。

また、バイアス電圧設定回路の出力電圧範囲が拡大され
たとしても、一定のゲート・ソース間バイアス電圧に対
して高い抵抗値を示すＭＯＳＦＥＴは、バイアス電圧の
微小変動に対して抵抗値が大きく変動し、フィルタ周波
数特性の精度が低下する欠点がある。

本発明は、以上の問題点を解決し、フィルタ周波数特性
の可変範囲が広く、かつ精度の高いフィルタ回路を提供
することを目的とする。

〔問題点を解決するための手段〕

本発明のフィルタ回路は、可変抵抗回路内に互いに寸法
の異なるＭＯＳＦＥＴを備え、これらのＭＯＳＦＥＴを
切り替えて使用することを特徴とする。

〔作　用〕

寸法の異なるＭＯＳＦＥＴを切り替えて使用することに
より、上述した式〔１）および（３）のＡの値を可変に
設定できる。したがって、抵抗値の可変範囲を拡大でき
、フィルタ周波数特性の可変範囲を拡大することができ
る。

〔実施例〕

第１図は本発明第一実施例のフィルタ回路の回路構成を
示す。この実施例は、低域通過フィルタに本発明を実施
したものである。

このフィルタ回路は、コンデンサ３５およびＭＯＳＦＥ
Ｔ可変抵抗回路３４を備え、このＭＯＳＦＥＴ可変抵抗
回路３４は、ソースとドレインとの間が抵抗体として用
いられるＭＯＳＦＥＴ回路３９と、このＭＯＳＦＥＴ回
路３９のソース・ゲート間電圧により抵抗体の抵抗値を
制御する制御手段としてのバイアス電圧設定回路１００
および制御回路１０１と備える。

ここで本実施例の特徴とするところは、Ｍ　Ｏ５ＦＥＴ
回路３９が、互いに寸法の異なる複数のＭＯＳＦＥＴと
、制御回路１０１の制御により複数のＭＯＳＦＥＴを切
り替えて使用する切替手段とを含むことにある。

第２図はＭＯＳＦＥＴ可変抵抗回路３４の詳細を示す。

このＭＯＳＦＥＴ可変抵抗回路３４は、ｎ個の入力側抵
抗端子３６と、それぞれに対応する出力側抵抗端子３７
との間で、ｎ個の抵抗を実現する。

アナログスイッチ３８は、２に一１番目（ｋ＝１〜ｎ）
と２に番目とが同時に論理「１」になることのないよう
に、相補的なりロック信号で駆動される。この論理「１
」が「０」になるまでの時間をＴとする。２に一１番目
と２に＋１番目のアナログスイッチ３８は、論理「ｌ」
になる時間がＴ　／　ｎだけずれている。

バイアス電圧設定回路１００に接続されるアナログスイ
ッチ３８は、向かい合うアナログスイッチ３８（入力側
抵抗端子３６に接続されたアナログスイッチ３８）が論
理「１」になる直前のＴ　／　ｎの間だけ、論理「１」
となる。

このようにして、ｋ番目の入力端抵抗端子３６は、第一
のタイミングでは、入力側の２に番目のアナログスイッ
チ３８．２に番目のＭＯＳＦＥＴ回路３９右よび出力側
の２に番目のアナログスイッチ３８を介して、ｋ番目の
出力側抵抗端子３７に接続される。第二のタイミングで
は、入力側の２に一１番目のアナログスイッチ３８．２
に一１番目のＭＯＳＦＥＴ回路３９および出力側の２に
一１番目のアナログスイッチ３８を介して、ｋ番目の出
力側抵抗端子３７に接続される。２に番目右よび２に一
１番目のＭＯＳＦＥＴ回路３９は、各タイミングの直前
にバイアス電圧設定回路１００に接続される。

第３図はＭＯＳＦＥＴ回路３９の詳細を示す回路図であ
る。

ＭＯＳＦＥＴ回路３９は、互いに寸法の異なる複数のＭ
ＯＳＦＥＴ４６と、制御回路１０１からの制御信号によ
り複数のＭＯＳＦＥＴ４６を切り替えて使用するアナロ
グスイッチ４５とを備える。

制御信号入力端子４１には、制御回路１０１からの制御
信号が入力される。抵抗端子４２．４３は、アナログス
イッチ３８を介して入力側抵抗端子３６および出力側抵
抗端子３７に接続されるか、または、アナログスイッチ
３８を介してバイアス電圧設定回路１００に接続される
。バイアス電圧入力端子４４には、バイアス電圧設定回
路１００からゲート電圧が入力される。ゲート・ソース
間のバイアス電圧は、コンデンサ４７により保持される
。

アナログスイッチ４５は、制御信号入力端子４１に人力
された制御信号により、ＭＯＳＦＥＴ４６のいずれか一
つを抵抗端子４２．４３に接続する。

第４図はＭＯＳＦＥＴ可変抵抗回路３４の別の例として
、寸法の異なる二種類のＭＯＳＦＥＴを含む回路を示す
。

このＭＯＳＦＥＴ可変抵抗回路は、抵抗端子４８、４９
、アナログスイッチ５０〜６７、ＭＯＳＦＥＴ６８〜７
１、ゲート・ソース間のバイアス電圧を保持するための
コンデンサ７２．７３、ゲート・ソース間のバイアス電
圧を設定するバイアス電圧設定回路７４、およびＭＯＳ
ＦＥＴ６８〜７１の切替を制御する制御回路７５を備え
る。ＭＯＳＦＥＴ６８と７０は同じ寸法であり、ＭＯＳ
ＦＥＴ６９と７１もまた同じ寸法である。ただし、ＭＯ
ＳＦＥＴ６８．７０と、ＭＯＳＦＥＴ６９．７１とは寸
法が異なる。

第５図は第４図に示した回路の動作タイミングチャート
を示す。ここでは、ＭＯＳＦＥＴの切替制御をバイアス
電圧設定回路７４の出力電圧による行う例について説明
する。

バイアス電圧設定回路７４の出力電圧が上側しきい値電
圧に達すると、制御回路７５は、アナログスイッチ６０
〜６３をオン状態とする。また、バイアス電圧設定回路
７４の出力電圧が下側しきい値電圧に達した場合には、
アナログスイッチ６０〜６３をオフ状態とする。アナロ
グスイッチ６０〜６３と６４〜６７とは、相補的なりロ
ック信号により制御される。アナログスイッチ５０〜５
４と５５〜５９とについては、同時に論理「１」となる
ことのない相補的なりロック信号により駆動する。

バイアス電圧設定回路７４の出力電圧が上側しきい値電
圧に達してから下側しきい値電圧に達するまでの間のう
ちの第一の状態、すなわちアナログスイッチ６０〜６３
がオン状態、アナログスイッチ５０〜５４がオン状態の
ときには、抵抗端子４８と４９との間が、アナログスイ
ッチ５０．６０、ＭＯＳＦＥＴ６８およびアナログスイ
ッチ６２．５３を経由して接続される。ＭＯＳＦＥＴ６
８のゲート・ソース間には、コンデンサ７２からバイア
ス電圧が供給される。

このとき、ＭＯＳＦＥＴ７０のドレイン、ゲートおよび
ソースは、それぞれ、アナログスイッチ５１と６１．５
２、および６３と５４を介して、バイアス電圧設定回路
７４に接続される。ＭＯＳＦＥＴ７０のゲート・ソース
間には、バイアス電圧設定用のコンデンサ７３が接続さ
れ、バイアス電圧設定回路７４から供給されるゲート・
ソース間のバイアス電圧を蓄える。

バイアス電圧設定回路７４の出力電圧が上側しきい値電
圧に達してから下側しきい値電圧に達するまでの間のう
ちの第二の状態、すなわちアナログスイッチ６０〜６３
がオン状態、アナログスイッチ５５〜５９がオン状態の
ときには、抵抗端子４８と４９との間が、アナログスイ
ッチ５５．６１、ＭＯＳＦＥＴ７０、アナログスイッチ
６３．５８を経由して接続される。

ＭＯＳＦＥＴ７０のゲート・ソース間には、コンデンサ
７３からバイアス電圧が供給される。

このとき、ＭＯＳＦＥＴ６８のドレイン、ゲートおよび
ソースは、それぞれ、アナログスイッチ５６と６０．５
７、および６２と５９を介して、バイアス電圧設定回路
７４に接続される。ＭＯＳＦＥＴ６８のゲート・ソース
間には、バイアス電圧設定用のコンデンサ７２が接続さ
れ、バイアス電圧設定回路７４から供給されるゲート・
ソース間のバイアス電圧を蓄える。

バイアス電圧設定回路７４の出力電圧が下側しきい値電
圧に達してから上側しきい値電圧に達するまでの間のう
ちの第一の状態、すなわちアナログスイッチ６４〜６７
がオン状態、アナログスイッチ５０〜５４がオン状態の
ときには、抵抗端子４８と４９との間が、アナログスイ
ッチ５０．６４、ＭＯＳＦＥＴ６９およびアナログスイ
ッチ６６．５３を経由して接続される。ＭＯＳＦＥＴ６
９のゲート・ソース間には、コンデンサ７２からバイア
ス電圧が供給される。

このとき、ＭＯＳＦＥＴ７１のドレイン、ゲートおよび
ソースは、それぞれ、アナログスイッチ５１と６５．５
２、および６７と５４を介して、バイアス電圧設定回路
７４に接続される。ＭＯＳＦＥＴ７１のゲート・ソース
間には、バイアス電圧設定用のコンデンサ７３が接続さ
れ、バイアス電圧設定回路７４から供給されるゲート・
ソース間のバイアス電圧を蓄える。

バイアス電圧設定回路７４の出力電圧が下側しきい値電
圧に達してから上側しきい値電圧に達するまでの間のう
ちの第二の状態、すなわちアナログスイッチ６４〜６７
がオン状態、アナログスイッチ５５〜５９がオン状態の
ときには、抵抗端子４８と４９との間が、アナログスイ
ッチ５５．６５、ＭＯＳＦＥＴ７１、アナログスイッチ
６７．５８を経由して接続される。

ＭＯＳＦＥＴ７１のゲート・ソース間には、コンデンサ
７３からバイアス電圧が供給される。

このとき、ＭＯＳＦＥＴ６９のドレイン、ゲートおよび
ソースは、それぞれ、アナログスイッチ５６と６４．５
７、および６６と５９を介して、バイアス電圧設定回路
７４に接続される。ＭＯＳＦＥＴ６９のゲート・ソース
間には、バイアス電圧設定用のコンデンサ７２が接続さ
れ、バイアス電圧設定回路７４から供給されるゲート・
ソース間のバイアス電圧を蓄える。

抵抗端子４８と４９との間には、バイアス電圧設定回路
７４の出力電圧が上側しきい値電圧に達してから下側し
きい値電圧に達するまでは、第一の状態と第二の状態と
で同じ寸法のＭＯＳＦＥＴ６８．７０が相補的に接続さ
れる。また、バイアス電圧設定回路７４の下側しきい値
電圧に達してから上側しきい値電圧に達するまでは、・
第一の状態と第二の状態とで、ＭＯ３ＦＥ７６８．７０
とは寸法が異なるが互いに同じ寸法のＭＯＳＦＥＴ６９
．７１が相補的に接続される。ＭＯＳＦＥＴ６８．７０
とＭＯＳＦＥＴ６９．７１とは、制御回路７５からの相
補的制御信号により切り替えられる。したがって、この
ＭＯＳＦＥＴ可変抵抗回路を用いたフィルタ回路は、連
続時間系フィルタとして利用できる。

第６図は互いに寸法の異なる二種類のＭＯＳＦＥＴを使
用した場合のドレイン・ソース間電圧に対するドレイン
電流の特性を示す。

単独のＭＯ８ＦＥ′ｒのドレイン・ソース間電圧に対す
るドレイン電流の特性については、第１３図に示した。

ＭＯＳＦＥＴはゲート・ソース間電圧によりドレイン電
流を制御する電圧制御抵抗素子であり、その非飽和領域
を抵抗値領域として用いる。

寸法の異なるＭＯＳＦＥＴとしてＦＥＴ（１）とＦＥ　
Ｔ　（２）を用いた場合の抵抗値は、ゲート・ソース間
電圧範囲Ｖ＋ａ　ｉ　ｈ〜Ｖｆ＆□に対して、それぞれ
異なる領域をとる。したがって、この二種類のＭＯＳＦ
ＥＴを切り替えることで、双方の領域の抵抗値を得るこ
とができる。

第７図はＭＯＳＦＥＴのゲート・ソース間電圧に対する
抵抗値の特性を示す。

ＭＯＳ　Ｆ　Ｅ　Ｔ（１）、（２）をそれぞれ単独で用
いた場合には、同一のゲート・ソース間電圧範囲Ｖ　ａ
　ｉ　ｈ〜Ｖ□８における可変抵抗範囲はそれぞれＲ３
−Ｒ３、Ｒ２−Ｒ４である。これに対して、二種類のＭ
ＯＳＦＥＴ（１）、（２）を切り替えることで、可変抵
抗値範囲をＲ１−Ｒ１に拡大できる。

このような最小と最大の抵抗値の比Ｒ＋　／　Ｒａを一
種類のＭＯＳＦＥＴで実現しようとすると、式（３）に
より抵抗の精度が劣化する。したがって、本発明により
抵抗値の範囲を拡大でき、しかも精度が向上する。

第８図はバイアス電圧設定回路の一例を示す。

ＭＯＳＦＥＴアナログフィルタの一例として、■ε８Ｂ
）ランザクジョン・オン・サーキッッ・アンド・システ
ムズ、第ＣＡＳ−２９巻第５号、１９８２年５月（ＩＦ
！８８　　ＴＲＡＮＳＡ（’Ｔｌ０Ｎ　　ＯＮ　　ＣＩ
ＲＣＵＩＴＳ　　ＡＮＤ　　ＳＹＳＴＢＭＳ。

Ｖｏｌ、：ＡＳ−２９，Ｎｏ、５．　Ｍａｙ　１９８２
）　に、スイッチトレジスタフィルタ回路が提案されて
いる。このスイッチトレジスタフィルタ回路は、ＭＯＳ
ＦＥＴ可変抵抗回路のバイアス電圧設定回路に、スイッ
チトキャパシタ積分器を用いている。このバイアス電圧
設定回路の構成を第８図に示す。

入力端子７６には基準入力電圧ＶＲが入力される。

この電圧Ｖｓ＋は、アナログスイッチ７７、標本化容量
８２、アナログスイッチ７９を介して演算増幅器８５の
反転入力に供給される。アナログスイッチ７７と標本化
容量８２との接続点はアナログスイッチ８０を介して接
地され、標本化容量８２とアナログスイッチ７９との接
続点はアナログスイッチ７８を介して接地され、演算増
幅器８５の非反転入力もまた接地される。演算増幅器８
５の非反転入力と出力とは積分容量８３を介して接続さ
れる。

入力端子７６と演算増幅器８５０反転入力とは、Ｎ形Ｍ
ＯＳＦＥＴ８１のソースとドレインとに接続される。Ｍ
ＯＳＦＥＴ８１のゲートには演算増幅器８５の出力が接
続される。ＭＯＳＦＥＴ８１のゲート・ソース間には、
バイアス電圧保持のためのコンデンサ８４が接続される
。

アナログスイッチ？？、７８と７９．８０とには、互い
に同時に論理「１」となることのない相補的なりロック
信号を入力する。このとき、アナログスイッチ７７〜８
０と標本化容量８３とにより、等価抵抗が実現される。

この等価抵抗の値は、平行状態においてＭＯ３Ｆ　Ｅ　
Ｔ８１の抵抗値ＲＦ！Ｔと等しくなる。このとき、ＲＰ
Ｅｉ＝１／（Ｃｕ−ｆｓ）　　　　・−・・・・・・・
・・（４）となる。すなわち、ＭＯＳＦＥＴ８１の抵抗
値ＲＰＥＴが、標本化容量８２の容量値Ｃｕと、クロッ
ク周波数ｆ、とにより決定される。スイッチトレジスタ
回路では、このバイアス電圧設定回路のクロック周波数
を用いて、寸法の異なるＭＯＳＦＥＴを切り替えるため
の制御信号とすることができる。

第９図は本発明第二実施例フィルタ回路の構成を示す。

この実施例は、スイッチトレジスタフィルタ回路に本発
明を実施したものである。

入力端子８６は、スイッチトレジスタ回路８８．８９．
９０および演算増幅器９１を介して出力端子８７に接続
される。演算増幅器９１の出力端子は、演算増幅器の反
転入力に接続されるとともに、コンデンサ９３を介して
、スイッチトレジスタ回路８９と９０との接続点に帰還
される。スイッチトレジスタ８８と８９との接続点、お
よびスイッチトレジスタ回路９０と演算増幅器９１との
接続点は、それぞれコンデンサ９２．９４を介して接地
される。スイッチトレジスタ回路８８〜９０は、前述の
ＭＯＳＦＥＴ可変抵抗回路におけるバイアス電圧設定回
路として、第８図に示した回路を用いたものである。す
なわち、寸法の異なるＭＯＳＦＥＴを含む。このＭＯＳ
ＦＥＴを切り替えるために、スイッチトレジスタ回路８
８〜９０にはそれぞれ制御回路９５が接続される。

スイッチトレジスタフィルタ回路は、スイッチトキャパ
シタフルタ回路と同様に、電圧制御抵抗素子としてのＭ
ＯＳＦＥＴのゲート・ソース間電圧を制御することでフ
ィルタ周波数特性を変化させることができる可変帯域フ
ィルタであり、連続時間系フィルタである。このため、
スイッチトキャパシタフィルタのような折り返し雑音が
なく、ポストフィルタやブリフィルタを必要としない。

したがって、集積化した場合に、高精度のフィルタを得
ることができる。

スイッチトレジスタ回路は、ＮチャネルＭＯＳＦＥＴを
用いた場合に、ゲート・ソース間の電圧が高いほど小さ
い抵抗値を実現でき、電圧が低いほど大きい抵抗値を実
現できる。スイッチトレジスタフィルタ回路の遮断周波
数ｆは抵抗値と反比例し、ｆ＝に／（２πＲ）　　　　　　　　　　・・・・・・
・（５）で表される。ｋはコンデンサによって決定され
る比例定数であり、Ｒはスイッチトレジスタにより実現
される抵抗値を表す。

第１０図は遮断周波数の変化を示す。

寸法の異なる二種類のＭＯＳＦＥＴ（１）、（２）を単
独で用いた場合には、その抵抗値範囲に対して遮断周波
数はそれぞれｆ＋−ｆａ、ｆｚ〜ｆ４であるのに対し、
二種類のＭＯＳＦＥＴ（１）、（２）を切り替えること
により、遮断周波数領域がｆ１〜ｆ。

に拡大される。

このように、可変抵抗値の範囲を拡大することにより、
スイッチトレジスタフィルタ回路の周波数領域を拡大で
き、精度の高いＭＯＳＦＥＴ可変抵抗回路を用いるため
フィルタ周波数特性の精度が高くなる。

〔発明の効果〕

以上説明したように、本発明のフィルタ回路は、フィル
タ周波数特性を変化させることのできる範囲が拡大し、
しかも精度を高めることができる効果がある。また、抵
抗値、さらには周波数特性をフィルタ内部の制御回路か
らの電気的制御信号により変えることができるため、モ
ノリシック集積化が容易である効果がある。

【図面の簡単な説明】

第１図は第一実施例のフィルタ回路の構成を示す図。第２図はＭＯ５ＦＥＴ可変抵抗回路の詳細を示す図。第３図はＭＯＳＦＥＴ回路の詳細を示す回路図。第４図はＭＯＳＦＥＴ可変抵抗回路の別の例を示す図。第５図は動作タイミングチャートを示す図。第６図はドレイン・ソース間電圧に対するドレイン電流
の特性を示す図。第７図はＭＯＳＦＥＴのゲート・ソース間電圧に対する
抵抗値の特性を示す図。第８図はバイアス電圧設定回路の一例を示す図。第９図は本発明第二実施例フィルタ回路の構成を示す図
。第１０図は遮断周波数の変化を示す図。第１１図はＲＣアクティブフィルタの回路構成例を示す
図。第１２図は抵抗切替による可変抵抗回路の一例を示す図
。第１３１！ｌはＭＯＳＦＥＴのドレイン・ソース間電圧
に対するドレイン電流特性を示す図。第１４図に二つのＭＯＳＦＥＴを用いたＭＯＳＦＥＴ抵
抗回路の一例を示す図。１１７６．８６・・・入力端子、２．８７・・・出力端
子、３．４・・・可変抵抗回路、５．６．３５．４７．
７２．７３．８４．９２〜９４・・・コンデンサ、７．
８５．９１・・・演算増幅器、８．９．１４．１５．４
２．４３．４８．４９・・・抵抗端子、１０〜１３・・
・抵抗、１３・・・スイッチ、１６〜２５．３８．４５
．５０〜６７．７７〜８０・・・アナログスイッチ、２
６．２７．４６．６８〜７１．８１・・・ＭＯＳＦＥＴ
、２８．２９・・・容量、３０．７４．１００・・・バ
イアス電圧設定回路、３４・・・ＭＯＳＦＥＴ可変抵抗
回路、３６・・・入力側抵抗端子、３７・・・出力側抵
抗端子、３９・・・ＭＯＳＦＥＴ回路、４１・・・制御
信号入力端子、４４・・・バイアス電圧入力端子、７５
．９５．１０１・・・制御回路、８２・・・標本化容量
、８３・・・積分容量、８８〜９０・・・スイッチトレ
ジスタ回路。特許出願人　日本電信電話株式会社代理人　弁理士　井　出　直　孝ＭＯ５ＦＥＴ回路昂　３　回町変抵孔回路菖　４　図ドレイン・ソー人間電圧Ｖｏｓ　（Ｖ）菖回Ｖｆｆｉ＋ｎＶ＋ｈω プート・ソース間電圧Ｖａｓ　（Ｖ）菖図（ち。）電圧設定回塔Ｒ１Ｒ３Ｒ２抵れ（立）菖図可変率域ＰＣアクティアフィルタ回塔肩１１　　回五坑籾賛ＩＣＪる９受、ａ且回塔ドレイン・ソース間電工Ｖｏｓ（Ｖ）ＭＯＳ　ＦＥＴ　／’）ドレイン電流ｊ舟柱昂１３図

Claims

【特許請求の範囲】

１．コンデンサおよび可変抵抗回路を備え、この可変抵
抗回路は、ソースとドレインとの間が抵抗体として用いられるＭＯ
ＳＦＥＴ回路と、このＭＯＳＦＥＴ回路のゲート・ソース間電圧により前
記抵抗体の抵抗値を制御する制御手段とを含むフィルタ回路において、前記ＭＯＳＦＥＴ回路は、互いに寸法の異なる複数のＭＯＳＦＥＴと、前記制御手
段の制御により前記複数のＭＯＳＦＥＴを切り替えて使
用する切替手段とを含むことを特徴とするフィルタ回路
。