JPH0216260Y2 - - Google Patents

Info

Publication number
JPH0216260Y2
JPH0216260Y2 JP1984036403U JP3640384U JPH0216260Y2 JP H0216260 Y2 JPH0216260 Y2 JP H0216260Y2 JP 1984036403 U JP1984036403 U JP 1984036403U JP 3640384 U JP3640384 U JP 3640384U JP H0216260 Y2 JPH0216260 Y2 JP H0216260Y2
Authority
JP
Japan
Prior art keywords
speed
memory
recording
output
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984036403U
Other languages
Japanese (ja)
Other versions
JPS60148924U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3640384U priority Critical patent/JPS60148924U/en
Publication of JPS60148924U publication Critical patent/JPS60148924U/en
Application granted granted Critical
Publication of JPH0216260Y2 publication Critical patent/JPH0216260Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案はペン書き記録計に関する。[Detailed explanation of the idea] The present invention relates to a pen writing recorder.

通常、ペン書き記録計はペンのイナーシヤ等の
構造上の制約により100〜120Hz程度の応答性が限
界であつた。
Normally, pen recorders have a limited response of about 100 to 120 Hz due to structural constraints such as pen inertia.

本考案はこの点の改善を目的とするもので、デ
ジタル処理を利用して実質上高周波応答を可能に
するペン書き記録計を提供するものである。
The present invention aims to improve this point by providing a pen recorder that utilizes digital processing to enable substantially high frequency response.

以下本考案について図面の一実施例を参照して
詳細に説明する。
Hereinafter, the present invention will be described in detail with reference to an embodiment of the drawings.

第1図は本考案の一実施例を示す回路構成図で
ある。図において、1はA/D変換器、2はメモ
リー、3はD/A変換器、4はペン駆動回路、5
は記録ペン、6は速度検出回路、7は制御回路、
8は記録紙送りローラ、9は記録紙である。A/
D変換器1は入力信号を十分早いサンプリング周
期(例えば100Hz応答の記録計に対しては100K
Hz)でサンプリングされたサンプル値を適宜に
A/D変換する。メモリー2は遅延量を所望変化
させうる例えばRAMとアドレスカウンタとの組
合せから構成される。D/A変換器3はメモリー
2からの出力をD/A変換する。ペン駆動回路4
はこのD/A変換器3の出力を受け適当なサーボ
回路を構成し、記録ペン5を駆動する。速度検出
回路6は入力信号の他の一方の入力要素でこの入
力信号の速度を検出する。この速度検出回路6は
微分回路と比較器を有し、前記微分回路はその出
力が速度の絶対値で得られるとともに比較器の一
方の入力端に接続される。比較器の他の一方の入
力端には設定値(本実施例においては使用するペ
ン書き記録計の最高応答周波数に対応する値)が
入力され、さらに、この比較器は微分回路出力と
設定値とが交わるすなわち微分回路出力が設定値
を越えるあるいは設定値以下に下がる時に出力を
発生する構成となつている。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. In the figure, 1 is an A/D converter, 2 is a memory, 3 is a D/A converter, 4 is a pen drive circuit, and 5
is a recording pen, 6 is a speed detection circuit, 7 is a control circuit,
8 is a recording paper feed roller, and 9 is a recording paper. A/
The D converter 1 receives the input signal at a sufficiently fast sampling rate (for example, 100K for a recorder with a 100Hz response).
Hz) is appropriately A/D converted. The memory 2 is composed of, for example, a combination of a RAM and an address counter that can change the amount of delay as desired. The D/A converter 3 converts the output from the memory 2 into a D/A converter. Pen drive circuit 4
receives the output of this D/A converter 3, constructs a suitable servo circuit, and drives the recording pen 5. The speed detection circuit 6 detects the speed of the input signal using the other input element of the input signal. This speed detection circuit 6 has a differentiating circuit and a comparator, and the differentiating circuit has an output obtained as an absolute value of speed and is connected to one input terminal of the comparator. The set value (in this example, the value corresponding to the highest response frequency of the pen recorder used) is input to the other input terminal of the comparator, and this comparator also inputs the differential circuit output and the set value. The configuration is such that an output is generated when the differential circuit output exceeds a set value or falls below a set value.

制御回路7は回路構成を単純化するため通常マ
イクロコンピユータで構成され前記の出力を受け
てA/D変換器1、メモリー2およびD/A変換
器3に制御信号を発生する。すなわち、前記の微
分回路出力が設定値を越えた(入力信号が最高応
答周波数を越えた)時には、メモリー2の遅延量
を大きくするとともに記録紙送り速度を遅くし、
逆に微分回路出力が設定値以下に下がつた時には
メモリー2内に残つている被記録値を通常記録に
おいて記録がなされるまで、機器の最高応答周波
数に対応する速度に応じた遅延量で読みだすとと
もに記録紙送り速度をはやくする。
The control circuit 7 is usually constituted by a microcomputer to simplify the circuit configuration, and generates control signals to the A/D converter 1, memory 2, and D/A converter 3 in response to the above-mentioned output. That is, when the differential circuit output exceeds the set value (the input signal exceeds the maximum response frequency), the delay amount of memory 2 is increased and the recording paper feeding speed is slowed down.
Conversely, when the differential circuit output falls below the set value, the recorded value remaining in memory 2 is read with a delay corresponding to the speed corresponding to the highest response frequency of the device until it is recorded in normal recording. At the same time, increase the recording paper feed speed.

第2図は第1図に示した回路構成図の符号A〜
Dに示す信号のタイミングを示す説明図である。
Aは速度検出回路6の出力で、上向きの出力は入
力信号が最高応答周波数を越えた時を示し、下向
きの出力は最高応答周波数以下に下がつた時を示
している。Bはメモリー2に被記録値を書き込む
ための書込みタイミングを示している。Cはメモ
リー2から読み出される被記録値を読み出すため
の読み出しタイミングを示している。Dは制御回
路7からの記録紙送り制御タイミングを示してい
る。
FIG. 2 shows the circuit configuration diagram shown in FIG.
FIG. 6 is an explanatory diagram showing the timing of the signal shown in FIG.
A is the output of the speed detection circuit 6. An upward output indicates when the input signal exceeds the maximum response frequency, and a downward output indicates when the input signal falls below the maximum response frequency. B indicates the write timing for writing the recorded value into the memory 2. C indicates the read timing for reading the recorded value read from the memory 2. D indicates the recording paper feed control timing from the control circuit 7.

第2図に示すタイミングに対応する実際の記録
は、第2図下方部に通常記録、遅延記録、最高速
記録として示されている。通常記録は入力信号が
最高応答周波数以下の時なされるものである。遅
延記録は速度検出回路6の上向きの出力が制御回
路7に入力された時に開始され、読みだし速度お
よび記録紙送り速度を遅らせ最高応答周波数以下
の適当な速度によつて記録を行う。そして、この
場合速度検出回路6が下向きの出力すなわち、入
力信号が機器の応答周波数範囲内にもどつた後で
も、それ以前の応答周波数範囲外の被記録値を記
録し終わるまでしばらくの間遅延記録が続けられ
る。この間、前記応答周波数範囲内にもどつた被
記録値はメモリー2に貯えられる。最高速記録で
は、この貯えられた被記録値を機器の最高応答周
波数に対応する速度(最高速度)で記録を行うも
のである。この最高速記録は前記の貯えられた被
記録値がなくなる時点まで続けられる。以後は通
常記録となる。この時、それぞれの記録状態の転
換か所での状態変化をやわらげるために制御回路
7内に演算処理機能を設けることができる。演算
処理機能は状態転換点付近においてタイミング速
度を徐々に増減するものである。
Actual recording corresponding to the timing shown in FIG. 2 is shown in the lower part of FIG. 2 as normal recording, delayed recording, and maximum speed recording. Normally, recording is done when the input signal is below the highest response frequency. Delayed recording is started when the upward output of the speed detection circuit 6 is input to the control circuit 7, and recording is performed at an appropriate speed below the highest response frequency by slowing down the reading speed and recording paper feeding speed. In this case, even after the speed detection circuit 6 outputs a downward signal, that is, the input signal returns to within the response frequency range of the device, the recording is delayed for a while until it finishes recording the previously recorded value outside the response frequency range. can continue. During this time, the recorded values that have returned to within the response frequency range are stored in the memory 2. In maximum speed recording, the stored recorded values are recorded at a speed (maximum speed) corresponding to the highest response frequency of the device. This maximum speed recording continues until the stored recorded value is exhausted. After that, it will be a normal record. At this time, an arithmetic processing function can be provided in the control circuit 7 in order to soften the state change at each recording state change point. The arithmetic processing function gradually increases or decreases the timing speed near the state turning point.

第3図は本考案に関わるペン書き記録計の記録
の一例を示す記録図である。10は記録トレース
である。通常の記録と同様の記録が得られる。
FIG. 3 is a recording diagram showing an example of recording by a pen recorder related to the present invention. 10 is a recording trace. Records similar to normal records are obtained.

なお、本考案実施例においては、ペン書き記録
計内に本考案に関わる装置を内蔵したものについ
て説明したが、記録計の機能向上のための附属要
素として前記記録計に取付可能に構成してもよ
い。
In the embodiments of the present invention, a device related to the present invention is built into a pen recorder. Good too.

以上、説明したように本考案によれば、機器の
応答周波数範囲外の入力信号が入つた場合でもデ
ジタル処理により実質的記録が可能である利点が
ある。
As described above, the present invention has the advantage that even when an input signal outside the response frequency range of the device is input, substantial recording is possible through digital processing.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案に関わるペン書き記録計の回路
構成の一例を示す構成説明図、第2図は第1図で
のいくつかのラインでのタイミングを説明するタ
イミング図、第3図は本考案に関わるペン書き記
録計の記録例図である。 1……A/D変換器、2……メモリー、3……
D/A変換器、4……ペン駆動回路、5……記録
ぺん、6……速度検出回路、7……制御回路、8
……記録紙送りローラ、9……記録紙、10……
記録トレース。
Figure 1 is a configuration explanatory diagram showing an example of the circuit configuration of a pen recorder related to the present invention, Figure 2 is a timing diagram explaining the timing of some lines in Figure 1, and Figure 3 is a diagram of the main It is a record example diagram of the pen recorder related to the invention. 1...A/D converter, 2...memory, 3...
D/A converter, 4... Pen drive circuit, 5... Recording pen, 6... Speed detection circuit, 7... Control circuit, 8
... Recording paper feed roller, 9... Recording paper, 10...
Record trace.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 入力信号をデジタル変換するA/D変換器と、
該A/D変換器出力を記憶するとともに所望量遅
延可能なメモリー2と、該メモリー出力をアナロ
グ変換するD/A変換器と、これらを制御する制
御回路とを有し、前記D/A変換器出力を受けて
アナログ記録を行なうペン書き記録計において、
前記入力信号の変化分を検出し、このペン書き記
録計の最高応答周波数を越える前記入力信号の範
囲の始点と終点とをそれぞれ第1、第2の出力と
して上記制御回路に信号を発生する速度検出回路
を設け、前記制御回路は前記速度検出回路の第1
の出力を受けた時には上記メモリーの遅延量を大
きくするとともに上記ペン書き記録計の記録紙送
り速度を上記メモリーの遅延量に対応する速度に
落とし、前記速度検出回路の第2の出力を受けた
時にはその時点における上記A/D変換器の出力
デジタル値の1つ前の時点のデジタル値を記録す
るまで上記メモリーの遅延量と上記記録紙送り速
度を上記第1の出力を受けた時と同一に維持し上
記1つ前の時点のデジタル値が記録された後には
上記メモリーに格納されているデジタル値をこの
ペン書き記録計の最大の記録速度で記録するよう
上記メモリーのデータ読みだし速度および記録紙
送り速度を制御しさらに上記メモリーに格納され
ているデジタル値を記録した後には上記ペン書き
記録計の記録速度を通常の記録速度に制御するよ
う上記メモリーのデータ読みだし速度および記録
紙送り速度を制御することを特徴とするペン書き
記録計。
an A/D converter that digitally converts the input signal;
It has a memory 2 that can store the output of the A/D converter and delay it by a desired amount, a D/A converter that converts the memory output into analog, and a control circuit that controls these; In pen recorders that perform analog recording by receiving device output,
A speed at which a change in the input signal is detected and a signal is generated to the control circuit with the start and end points of the range of the input signal exceeding the highest response frequency of the pen recorder as first and second outputs, respectively. a detection circuit is provided, and the control circuit is configured to control a first speed detection circuit of the speed detection circuit.
When the second output of the speed detection circuit is received, the delay amount of the memory is increased, the recording paper feeding speed of the pen recorder is reduced to a speed corresponding to the delay amount of the memory, and the second output of the speed detection circuit is received. Sometimes, the delay amount of the memory and the recording paper feeding speed are the same as when the first output is received until the digital value at the point immediately before the output digital value of the A/D converter at that point is recorded. After the digital value at the previous point in time is recorded, the data reading speed of the memory is adjusted so that the digital value stored in the memory is recorded at the maximum recording speed of this pen recorder. After controlling the recording paper feed speed and recording the digital values stored in the memory, the data reading speed of the memory and the recording paper are controlled so that the recording speed of the pen recorder is controlled to the normal recording speed. A pen recorder characterized by controlling the feed speed.
JP3640384U 1984-03-14 1984-03-14 pen recorder Granted JPS60148924U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3640384U JPS60148924U (en) 1984-03-14 1984-03-14 pen recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3640384U JPS60148924U (en) 1984-03-14 1984-03-14 pen recorder

Publications (2)

Publication Number Publication Date
JPS60148924U JPS60148924U (en) 1985-10-03
JPH0216260Y2 true JPH0216260Y2 (en) 1990-05-02

Family

ID=30541548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3640384U Granted JPS60148924U (en) 1984-03-14 1984-03-14 pen recorder

Country Status (1)

Country Link
JP (1) JPS60148924U (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154415A (en) * 1979-05-21 1980-12-02 Yashio Denki Kk Incidental phenomenon recorder

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154415A (en) * 1979-05-21 1980-12-02 Yashio Denki Kk Incidental phenomenon recorder

Also Published As

Publication number Publication date
JPS60148924U (en) 1985-10-03

Similar Documents

Publication Publication Date Title
JPS6022425B2 (en) Fast-forward playback audio signal monitoring device
JPH0216260Y2 (en)
JPS6012893U (en) tape recorder
JPS6316972Y2 (en)
JPS5938500U (en) Recording/playback circuit
JPS5522253A (en) Sound recording method
JPS592967B2 (en) Data processing method
JPS5927979B2 (en) Recording cue device
JPS6231850Y2 (en)
JPH0731876B2 (en) Mute circuit
JPS6241325B2 (en)
JP2861882B2 (en) Real-time memory combined recorder
JPH0178330U (en)
JPS586216U (en) Recorder with printing function
JPH0121443B2 (en)
JPH0313766B2 (en)
JPS6033399U (en) Recording and playback device
JPS59189797U (en) Recording and playback device
JPS613588U (en) counter circuit
KR910013189A (en) Compact disc player and its continuous supply of data when muted by external shock
JPH061595B2 (en) Pulse train detection method
JPS60194725U (en) tape recorder
JPH01138300U (en)
JPH0239301U (en)
JPH0269716U (en)