JPH02161839A - 伝送路障害モニタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ディジクルのデータ伝送装置に使用され、伝送路の障害
をモニタする伝送路障害モニタ回路に関し、 伝送路の障害の監視・検出を特別な測定器を用いること
なく行える伝送路障害モニタ回路を提供することを目的
とし、 伝送路に接続され、伝送路からの入力データに対して所
定の符号化を行うインタフェース部を有する伝送装置に
おいて、インタフェース部に、複数ビットからなる特定
のパターンのデータを記憶する記憶回路と、記憶回路か
ら読み出したデータと伝送路から入力したデータとを入
力して両者の比較を行い両者が不一致の時伝送路に障害
が発生したと判定する比較・判定回路とを設けて構成す
る。

〔産業上の利用分野〕

本発明は、ディジタルのデータ伝送装置に使用され、伝
送路の障害をモニタする伝送路障害モニタ回路に関する
ものである。

この際、伝送路の障害の監視・検出を特別な測定器を用
いることなく行える伝送路障害モニタ回路が要望されて
いる。

〔従来の技術］ 第４図は従来例の伝送路障害をモニタする系を示す図で
ある。

第４図において、例えば一方の加入者の端末装置１−１
から相手側の加入者の端末装置８−１にデータを伝送す
る時、伝送路を介してバイポーラのデータを伝送装置２
に入力し、伝送装置２内のバイポーラ／ユニポーラ変換
回路（以下Ｂ／Ｕと称する）３−１でユニポーラのデー
タに変換した後、出力を多重化部（以下ＭＵＸと称する
）４に加えて他の加入者からのデータとともに多重化を
行う。

そして伝送路に送出し、相手側の加入者の端末装置に接
続された伝送装置５内の多重化分離装置（以下ＤＭＵＸ
と称する）６において多重化したデータを分離し、ユニ
ポーラ／バイポーラ変換回路（以下Ｕ／Ｂと称する）７
−１においてユニポーラからバイポーラのデータに変換
して伝送路に送出し相手側の加入者の端末装置８−１に
転送していた。

今、伝送路１１−１に障害が発生した場合、伝送路１１
−１の障害の発生を確認するために伝送装置２の近くに
、伝送路１１−１から分岐してアナライザ９−１を接続
する。そして端末装置１−１から特定のパターン、例え
ば“１００１０１００”を伝送路１１−１に送出しアナ
ライザ９−１で受信して、上記特定のパターンと一致す
るか否かを調べることにより伝送路１１−１の障害の有
無を判定していた。

他の端末装置１−２〜１−ｎ、又は８−１〜８−ｎに接
続された伝送路１２−１〜１２−ｎについても同様の方
法で行う。

〔発明が解決しようとする課題〕

しかしながら上述のモニタ系においては、伝送路の障害
を監視・検出するのに特別の測定器を用いていたため、
保守にコス１−がかかるという問題点があった。

したがって本発明の目的は、伝送路の障害の監視・検出
を特別な測定器を用いることなく行える伝送路障害モ・
ニタ回路を提供することにある。

〔課題を解決するための手段〕

上記問題点は第１図に示す回路の構成によって解決され
る。

即ち第１図において、伝送路に接続され、伝送路からの
入力データに対して所定の符号化を行うインタフェース
部３５０−１〜３５０−ｎを有する伝送装置において、
３２０−１〜３２０−ｎは複数ビットからなる特定のパ
ターンのデータを記憶する記憶回路である。

３３０−１〜３００−ｎは記憶回路から読み出したデー
タと伝送路から入力したデータとを入力して両者の比較
を行い両者が不一致の時伝送路に障害が発生したと判定
する比較・判定回路である。

上記３２０−１〜３２０−ｎ及び３３０−１〜３３０−
ｎをインタフェース部３５０−１〜３５０−ｎに設ける
。

〔作　用〕

第１図において、比較・判定回路３３０−１〜３００−
ｎにおいて記憶回路３２０−１〜３２０−ｎから読み出
したデータと伝送路から入力したデータとを入力して両
者の比較を行い、両者が不一致の時伝送路に障害が発生
したと判定する。

この結果、伝送路の障害の監視・検出のための回路を装
置内に組み込むことにより、保守性の向上を図ることが
できる 〔実施例〕 第２図は本発明の実施例の回路の構成を示すブロック図
である。

第３図は実施例で使用されるＣＯＭＰの構成を示すブロ
ック図である。

全図を通じて同一符号は同一対象物を示す。

第２図において、例えば加入者の端末装置１Ｏ−１（図
示しない）からのバイポーラのデータが伝送路を介して
伝送装置２０内のＢ１０３０−１に入力され、ユニポー
ラのデータに変換される。そして出力が分岐され、一方
がＭＵＸ　（図示しない）に入力され、他方がインタフ
ェース部３５−１内のシリアル／パラレル変換回路（以
下Ｓ／Ｐと称する）　３１−１に入力され、シリアルの
データが例えば読み出し専用メモリ（以下ＲＯＭと称す
る）３２−１に記憶したデータを読み出すための１ビツ
トの制御信号及び８ビツトからなるパラレルのデータ（
特定のパターン）に変換される。そして出力がＲＯＭ３
２−１及び比較器（以下ＣＯＭＰと称する）　３３−１
の一方の入力端子に加えられる。

ＲＯＭ　３２−１には予め、例えば８ビツトからなる特
定のパターンのデータ（例えば°１００１０１００’と
する）を記憶させておく。ＲＯＭ３２−１に記憶した上
記データを上述の１ビツトの制御信号により読み出して
、ＣＯＭＰ３３−１の他方の入力端子に加える。ＣＯＭ
Ｐ３３−１は例えば第３図に示すような回路で構成され
、ＡＮＤ回路３３−１１〜３３−１８の一方の入力端子
ａには伝送路からのデータを、又すにはＲＯＭ３２−１
の出力データを入力する。上述した２つの入力の８ビツ
トのデータがすべて一致した時のみＡＮＤ回路３３−１
９から“１”が出力される。この出力“１″がモニタ回
路３４−１に入力され、この場合伝送路に障害がないと
判定する。

又、第３図に示すＡＮＤ回路３３−１１〜３３−１８の
どれかの出力が“０”の時ＡＮＤ回路３３−１９の出力
は“０”となり、モニタ回路３４−１ではこの場合伝送
路に障害が発生したと判定する。

このようにして伝送路の障害のモニタを行う。

〔発明の効果〕

以上説明したように本発明によれば、伝送路の障害の監
視・検出のための回路を装置内に組み込むことにより、
保守性の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の実施例の回路の構成を示すブロック図
、 第３図は実施例で使用されるＣＯＭＰの構成を示すブロ
ック図、 第４図は従来例の伝送路障害をモニタする系を示す回で
ある。 図において ３２０−１〜３２０−ｎ ３３０−１〜３３０−ｎ を示す。 は記憶回路、 は比較・判定回路

Claims (1)

1. 【特許請求の範囲】 伝送路に接続され、該伝送路からの入力データに対して
   所定の符号化を行うインタフェース部（３５０−１〜３
   ５０−ｎ）を有する伝送装置において、該インタフェー
   ス部に、複数ビットからなる特定のパターンのデータを
   記憶する記憶回路（３２０−１〜３２０−ｎ）と、 該記憶回路から読み出したデータと該伝送路から入力し
   たデータとを入力して両者の比較を行い、両者が不一致
   の時該伝送路に障害が発生したと判定する比較・判定回
   路（３３０−１〜３３０−ｎ）とを設けたことを特徴と
   する伝送路障害モニタ回路。