JPH0215744A - 連続するビット誤り率の監視を行なう装置 - Google Patents

連続するビット誤り率の監視を行なう装置

Info

Publication number
JPH0215744A
JPH0215744A JP1073693A JP7369389A JPH0215744A JP H0215744 A JPH0215744 A JP H0215744A JP 1073693 A JP1073693 A JP 1073693A JP 7369389 A JP7369389 A JP 7369389A JP H0215744 A JPH0215744 A JP H0215744A
Authority
JP
Japan
Prior art keywords
error
line state
signal
count
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1073693A
Other languages
English (en)
Other versions
JP2733512B2 (ja
Inventor
Kadiresan Annamalai
カディレーサン・アンナーマーライ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH0215744A publication Critical patent/JPH0215744A/ja
Application granted granted Critical
Publication of JP2733512B2 publication Critical patent/JP2733512B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • H04L43/0847—Transmission error
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/16—Threshold monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Quality & Reliability (AREA)
  • Small-Scale Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 （１）発明の分野 この発明は、−船釣には、リンクの品質を監視し、障害
を分離る、、ファイバ分散型（Ｄｉｓｔｒｉｂｕｔｅｄ
）データインターフェイス（ＦＤＤＩ）ネットワークに
用いられる方法と装置とに関る、。より詳細には、この
発明は、既存のライン状態情報を用い、敏速かつ正確に
障害の場所を突止めて（ｌｏｃａ　ｌ　ｉ　ｚｅ）分離
る、、ＦＤＤＩ階層の物理（ＰＨＹ）管理層におけるビ
ット誤り率を連続して監視る、、方法と装置に関る、。
（２）関連技術の説明 ＦＤＤＩ）−クンリングネットワークは、光データ経路
通信技術の当業者には周知である。ＦＤＤＩは、米国国
家標準委員会（ＡｍｅｒｉｃａｎＮａｔｉｏｎａｌ　　
５ｔａｎｄａｒｄｓ　　Ｃ。
ｍｍ１ｔｔｅｅ）Ｘ３Ｔ９の産物であり、メインフレー
ム、ミニコンピユータ、および関連の周辺装置間の、高
速相互接続の必要性から発達した。
それは、様々なトポロギに構成された、様々な、フロン
トエンド型、バックエンド型、およびバックボーン型の
ネットワークをサポートし、長距離リンク（たとえば１
０１００ｋの、確実な１秒あたり１００と２００メガビ
ツトの送信を、電気放射と共通モード電圧の影響への優
れた耐性を伴なって、提供る、。
新規のテスタ方法と装置とが用いられる背景を評価る、
ために、ＦＤＤＩトークンリングネットワークの構造の
簡単な説明が、最初に述べられるであろう。
少なくとも、ＦＤＤＩをリングとして編成る、ことの裏
にある根本的理由の一部は、光通信の性質に基礎を置く
。バスと、受動星型配置は、光送信が、いくつかのソー
スにおいて、同時に、検出されることを必要とる、であ
ろう。光フアイバタップは、現在、入手可能となりつつ
あるが、そのような装置によって引き起こされる光学的
減衰は、ネットワーク上のノードの数を、かなり制限る
、であろう。
光フアイバ通信は、まだ、２地点間送信に、最も適して
いる。２つの形式の構内通信ネットワーク（ＬＡＮ）配
置が、２地点間リンクで、実現されることができ、それ
は、能動ハブスターと、リングである。能動足型は、Ｌ
ＡＮ全体を不能化できる、１個の障害点を導入る、。単
一リングネットワークもまた、いかなるノードにおいて
も、誤りを冒す傾向がある。ＦＤＤＩは、この問題を、
二重リング方式で軽減る、。
ＦＤＤＩリングは、典型的には、様々な周形式を含む。
クラスＡの局は、ネットワークの、第１次と第２次の両
方のリングへ接続され、しばしば、「二重接続局」と呼
ばれる。データは、２つのリング上を反対方向に流れる
。クラスＡの局は、配線集信装置として作用る、ことが
でき、いくつかの単一接続機構または、クラスＢの局を
リングへ、相互接続る、ように働く。配線集信装置は、
ネットワークの監視者に、多くの局に対る、単一の保守
点を与える。クラスＢの接続機構は、より低い設定コス
トと、クラスＡの局内で生じた障害許容限界に抗して処
理る、ことにおける容易さを与える。
Ｘ３Ｔ９において規定されるＦＤＤＩは、以下の、国際
標準化機構（Ｉｎｔｅｒｎａｔｉｏｎａｌ　　０ｒｇａ
ｎｉｚａｔｉｏｎ　　ｆｏｒ　　５ｔａｎｄａｒｄｉｚ
ａｔｉｃｎ、ＯＳＩ／ｌ５Ｏ）モデルの、開放型システ
ム間相互接続（ＯｐｅｎＳｙｓｔｅｍｓ　　　Ｉｎｔｅ
ｒｃｏｎｎｅｃｔｉ。
ｎ）の下位層に関る、。
Ｏ８Ｉモデルの最下位層、つまり物理層は、２つの文書
中で説明される。第１は、ＦＤＤＩフィジカルメディア
ムディペンデント（ｔｈｅ　　ＦＤＤＩ　　Ｐｈｙｓｉ
ｃａｌ　　Ｍｅｄｉｕｍ　　Ｄｅｐｅｎｄｅｎｔ、ＰＭ
Ｄ）文書であり、それは、ＦＤＤＩのための光学的仕様
を詳しく述べている。
ＰＭＤは、光送信のための波長、使用される先ファイバ
コネクタ、光レシーバの機能を、規定る、。
ＰＭＤはまた、局内に組入れられることのできる、付加
的光バイパススイッチも、規定る、。
第２の文書は、ＯＳＩ物理層内の上位サブ層である、Ｆ
ＤＤＩ物理サブ層すＰＨＹ）を説明る、。
ＰＨＹは、ネットワーク上でデータおよび制御信号を表
わすために用いられる、４Ｂ１５Ｂグル一プ符号化方式
を規定る、。ＰＨＹはまた、モード内の再タイミング送
信のための方法も説明る、。
ＯＳＩモデルにおけるデータリンク層は、しばしば２つ
のサブ層に細分され、それは、リンク層制御（Ｌ　Ｌ　
Ｃ）とメディアアクセス制御（ＭＡＣ）である。ＦＤＤ
Ｉは、これらのサブ層、ＭＡＣの最下位ものを規定る、
。他のものの中で、ＭＡＣは・ＦＤＤ　Ｉのために必要
とされるリカバリメカニズムを規定る、。
ＦＤＤＩ標準における、もう１つの主要な要素は、局管
理（ＳＭＴ）である。ＳＭＴは、Ｏ３Ｉモデルの範囲の
外にあり、ＦＤＤＩノードにおける個々のサブ層の結合
した動作を可能にる、情報を提供る、。ＳＭＴは、誤り
検出と障害分離アルゴリズムを規定る、。
ＦＤＤＩリングの構造と構成要素を簡単に説明したが、
物理リンクのインテグリテイ　（ｉｎｔｅｇｒｉｔｙ）
が確実とされる必要があるということが明らかであろう
。こうして、高速トークンリングネットワークにおいて
、物理リンクの品質を連続して監視し、不良リンクを識
別し、それらを分離る、ことが重要である。不良リンク
を識別る、ための一手段は、ビット誤り率カウンタを維
持して、ネットワークマネージャによって規定された、
ビット誤り率のしきい値が越えられるときはいつも、リ
ンクを排除る、ことである。このことは、誤りの伝播を
防ぎ、ネットワークスループットが効果的に維持される
ことを保証る、。
ＦＤＤＩ標準は、誤りまたは違反（ｖ　ｉ　ｏ　ｌ　ａ
ｔｉｏｎ）記号を伴なうフレームを監視る、目的のため
に、そのＭＡＣ層およびＳＭＴ層インターフェイスにお
ける成るサービスを特定してきた。
それは、隣接したＭＡＣ間の物理的接続の品質の尺度と
して働くけれども、これらのサービスは遊びリングを監
視しない。また、もし、隣接る、ＭＡＣ間に、多くの介
在る、物理リンクがあれば、これらのサービスは、特定
の物理リンクに障害を分離しない。もし、すべての二重
接続機構局がそれらの中に２つのＭＡＣを有る、のでな
ければ、より数の少ないＭＡＣを伴なう第２次のリング
において、この状態が起こるはずである。そのような場
合には、ＰＨＹ層レベルにおいてリンクの品質を監視る
、必要が生じる。
さらに、二重ＭＡＣは、集信装置に接続された単一接続
機構局において単一誤りを分離る、ことができない。こ
れは、集信装置におけるＭＡＣは、その単一接続機構局
に装置る、最終ＰＨＹだけを見るからである。周知の接
続管理（ｃＭＴ）方法と装置は、長期ノイズを処理でき
るけれども、これらの方法と装置は、単一誤りの原因を
示すことができない。
前述の理由のために、ＭＡＣを用いずに、ＰＨＹ層にお
いてリンクの品質を連続して監視できることが望ましい
であろう。
発明の概要 ＰＨＹからの既存のライン状態情報を用いて、ＰＲＹレ
ベルにおいて、連続したビット誤り率の監視を提供る、
方法と装置が説明される。単一誤り検出論理が、誤りカ
ウンタとタイマとに組合わされて、活性の（ａｃｔｉｖ
ｅ）、または遊びのライン状態条件の間、誤りを検出る
、ために用いられる。
新規の方法（および、それを実現る、ための装置）は、
活性ライン状態（ＡＬＳ）のときは、ｎバイトのライン
状態未知（ＬＳＵ）を、また遊びライン状態においては
ｍバイトのＬＳＵをカウントる、こと、および、連続る
、リンクの品質管理の目的のために、−誤り事象として
それを取扱うことを含む。この発明の好ましい実施例に
従えば、ｎは４であり、ｍは１である。
この方法においてなされる唯一の仮定は、誤りはフレー
ムの最後のバイトとしては起こらないこと、そして、誤
りはＬＳＵとして起こること、である。もし、それが最
後または最後から２番目のバイトとして起これば、その
カウントは逃される。
そうでなければ、すべての他のノイズのケースは、原因
を示される。もし、フレーム内に、１つを越えるノイズ
事象があれば、それはなお、１つのノイズ事象としてカ
ウントされる。１つを越えるノイズ事象は、ランダムノ
イズ状態にとって、より起こりにくい。
さらに、この発明によれば、リンクの品質が監視されて
いる時間の持続期間を４１１定る、タイマを可能化る、
ために、ライン状態（ＡＬＳまたは■ＬＳ）信号が用い
られる。
新規のテスタによって内部で発生される成る信号、シス
テム生成された信号、および、１９８７年１０月２７日
にビーミス（Ｂｅｍｉｓ）に対して発行され、かつこの
発明と同一譲受人に譲渡された、米国特許第４，７０３
，４８６号で説明されたような、エンコーダ／デコーダ
（ＥＮＤＥＣ）論理によって発生された他の信号を含む
、１組の信号のいずれによっても、タイマはリセットさ
れることができる。
たとえば、新規のテスタによって（後に説明されるよう
に）、制御された時間間隔の間にビット誤り率カウント
を監視る、ために用いられる、ＨＡＬＴ、ＱＵＩＥＴＳ
ＭＡＳＴＥＲ，および、ＩＤＬＥライン状態インジケー
タ入力を、ＥＮＤＥＣ論理は発生る、。
タイマは、誤り事象カウントを累算し、そのカウントを
周期的にストアし、予め定められた誤りしきい値を越え
ると、不良リンクを信号で知らせる、誤りカウンタと組
合わせて、用いられる。この発明の好ましい実施例に従
えば、不良リンク信号は、上位層、定められたＦＤＤ　
１局の外側、たとえばシステム管理アプリケーションプ
ロセス（ＳＭＡＰ）層などに送られる。そのような層が
ら、制御が、もし可能であれば、不良リンクを削除る、
ために用いられることができる。
誤り事象信号を発生る、ための論理が後に詳細に説明さ
れ、Ｄフリップフロップ、ＡＮＤゲート、および、ＯＲ
ゲートの組合わせを用いて、製作されることができる。
新規のテスタは、ＰＨＹ層の内部にでも、外部にでも置
かれることができるが、好ましくは、ＭＡＣおよびＰＨ
Ｙ層と並列である、局管理層に置かれる。
この発明の主たる目的は、ＦＤＤＩのＰＨＹレベルにお
いて、連続る、ビット誤り率の監視を行ない得ることで
ある。
この発明のさらに他の目的は、ＰＨＹ層において利用可
能な既存のライン状態情報を用いて、前記ビット誤り率
の監視を行ない得ることである。
この発明の別の目的は、安価で、オフザシエルフな構成
要素を用いて、容易に製作できるテスタを提供る、こと
である。
さらにまた、ＳＭＴ内に取付けられることができ、ＳＭ
ＡＰなどの上位層にリンク状態を提供し、しかし、他の
場所、たとえばＰＨＹ層内に取付けられても、十分に使
用できる、テスタを、提供る、ことも、この発明の目的
である。
この発明は、前述の目的を満たし、こうして、ＰＨＹ層
において利用可能な既存のライン状態情報を用いて、Ｐ
ＨＹ層において、連続る、ビット誤り率゛の監視を行な
う能力を特徴とし、簡単で安価でオフザシエルフな構成
要素等からなる。
この発明のこれらおよび他の目的および特徴は、以下の
詳細な説明と、全体を通して、同じ参照記号が同じ部分
を表わす、添付の図面により、当業者には明らかになる
であろう。
詳細な説明 第１図は、典型的な二重ＦＤＤＩリングの機器構成を示
す。局１０１．１０２．１０３は、すべて、単一ＭＡＣ
二重接続機構局である。局］０４は、二重ＭＡＣ二重接
続機構局である。局１０５は、単一ＭＡＣ単一接続機構
局１０６．１０７．１０８が装着された集信装置である
。第１次のリングは、第１図で１２０と示される実線で
辿られ、第２次のリングは、点線１３０によって辿られ
る。
所与のＦＤＤＩ局におけるＭＡＣおよびＰＨＹ層は、示
される各々の局を通るデータ経路に沿って、示される。
最後に、各々の局へ、および各々の局からの、第１次と
第２次の入力と出力は、別個に示されている。
第２図は、局１０４と局１０３の間の物理リンクにおけ
る第２次のリング１３０に故障のある同じリングを示す
。第２次のリングは、局１０３内のＭＡＣに接続しない
ため、ＭＡＣロストカウント機構は、誤りを検出し分離
る、ことができない。
１９８７年７月１５日に出願されかつ「通信フィルタ」
　（“Ｃｏｍｍｕｎｉｃａｔｉｏｎ　　Ｆｉｌｔｅｒ″
）と題された同時係属中の米国特許出願連続番号節０７
３．５３２号において説明される、ＥＮＤＥＣ転送ライ
ンを用いて、局１０３のＰＨＭＡは、それがフレームの
真中に違反記号を認めると、４つのＨＡＬ前記号を出し
、前記米国特許出願は、それぞれ今は米国特許節４，７
０３゜４８６号と第４，６９２，８９４号とになってい
る、関連る、同時係属の出願節６８３，２８１号と第６
８３，４３４号とに相互参照され、これらはすべて、こ
の出願の譲受人に譲渡された。出願連続番号箱０７３，
５３２号は、ここに引用により援用される。
局１０２は、ＨＡＬＴの同じ４つの記号を繰返す。好ま
しくは、ＭＡＣとＰＨＹ　　ＡとＰＨＹＢとに並列であ
るＳＭＴ層（図示されない）内にある、局１０３内の新
しいビット誤り率テスタだけが、誤りをカウントし、故
障を分離る、。
第３ａ図と第３ｂ図は、ＦＤＤＩビット誤り率テスタ（
ＢＥＲＴ）の論理を示す。それは、タイマ３０１、誤す
カウンタ３０２、記憶装置３０３（たとえばレジスタ）
および成る種のディスクリート論理からなる。タイマ３
０１は、誤りカウントのための時間持続期間の時間を決
めるために用いられる。タイマ値と最大誤りカウントは
、それぞれライン３１０と３１１上の信号によってプロ
グラムされることができる。ＱＵＩＥＴ（静）、ＨＡＬ
Ｔ　（停止）またはＭＡＳＴＥＲ（マスク）ライン状態
条件が起こるとき、または、システム（たとえばＳＭＡ
Ｐ層）よって、リセット信号が発生されるときはいつも
、タイマ３０１はリセットされる。タイマ３０１はまた
、タイマが一杯になるか、誤りカウント（後に説明され
る）がプログラム可能最大値に達る、と発生される、内
部ＢＥＲＴ信号によっても、リセットされる。カウンタ
３０１のためのリセット機構は、第３ａ図内のＯＲゲー
ト３５０を参照して見られる。
第３ａ図と第３ｂ図に示される論理に対る、クロッキン
グは、バイトクロック（ＢＣＬＫ）信号である。タイマ
は、ＯＲゲート３７５を参照して見られる、活性または
遊びライン状態条件の間に能動化される。
誤りカウンタ３０２は、タイマ３０１と同時にリセット
され、誤り事象が起こると、能動化される。誤り事象は
、（この発明の好ましい実施例によると）活性ライン状
態において４つの連続る、ＬＳＵ　（ライン状態未知）
が起こる際、または、遊びライン状態条件中に単一のＬ
ＳＵが起こる際に起こると規定される。
タイマ３０１が終了る、と、いかなる特定の瞬間でも、
前の誤りカウントと、現在の誤りカウントの両方が、上
位の管理にとって利用可能であるように誤りカウントが
、レジスタ３０３内にストアされる。
誤りが、フラグを立てられる前に、４バイトのＬＳＵが
選択される理由は、繰返しフィルタが、ＨＡＬＴの４つ
の記号を繰返すときに、遊びライン状態条件が、３バイ
トのＬＳＵの後に、フラグを立てられるからである。こ
の規約は、援用される特許出願において、教示される。
したがって、誤りを見る第１のノードだけが、誤りをカ
ウントる、。他の下流ノードはすべて、単にＨＡＬＴの
４つの記号を、繰返す。これは第２図に示され、そこで
は、４つのＨ記号は、リンク１３０上の、局１０３と１
０２の間、局１０２と１０１の間などに示される。
もし、局１０３が、新規のビット誤り率テスタを有して
いなければ、故障は、第２図中の（集信装置の中の）局
１０５のＭＡＣまでずっと、伝播る、であろう。したが
って、故障は、場所を突止められないであろう。明らか
に、局１０３内に配置されたＢＥＲＴが、誤りの伝播が
可能となる前に、故障を直ちに分離る、。
ＩＬＳ条件の場合は、ノイズバイトを見る第１の局は、
連続る、リンク品質の監視の目的のために、ノイズカウ
ントに、それをカウントる、。他の下流の局は、ノイズ
の多い局内の繰返しフィルタのために、ＩＤＬＥＳを見
るだけである。したがって、故障は、ＩＤＬＥリングの
ために、再び場所を突止められる。
誤りカウントが、プログラムされた最大タイマ値内の、
特定の限界を越えると、ＢＥＲＴは、リンクが使用可能
でないことを、上位の管理に信号で知らせることができ
る。これは、第３ａ図に示されるゲート３９０を介して
達成される。
時間持続期間は、誤り見積りが計算される時間間隔の、
２．５倍でなければならない。これは、ＦＤＤＩコーデ
ィングテーブル内に、１６のデータ記号、１つのＱＵＩ
ＥＴ、５つのＨＡＬＴ、および、４つのＶＩＯＬＡＴＩ
ＯＮ記号があるからである。したがって、データがノイ
ズに変換される可能性は、約０．４である。ビット誤り
テスト持続期間は、それゆえ、通常のビット誤りテスト
持続期間の２．５倍に増加されるべきである。
リンクあたりの、ビット誤り率限界は、２．５ｘ　ｌ　
Ｑ　−１０であり、これは、１つの誤りビットをチエツ
クる、ため４００，０００，０００バイトクロック持続
期間に対応る、ため、テスト持続期間は、２．５倍に、
つまり、違反誤り記号を見るために、１，０００，００
０，０００バイトクロツクに増加されなければならない
。テスト持続期間の２倍にこれを平均る、と、２つの誤
りより大きいものについてチエツクる、ための時間は、
２．０００，０００，０００クロツクであり、または、
３１ビツトのカウンタの長さである。こうして、この発
明の好ましい実施例のための、バイトカウンタ（タイマ
）は、３１ビツトの長さである。
第３ｂ図はＡＬＳにおいて４つのＬＳＵが起こる際、ま
たはＩＬＳにおいて１つのＬＳＵが起こる際に、（第３
ａ図中の）誤りカウンタ３０２に、誤り事象を信号で知
らせるための、Ｄフリップフロップ、ＡＮＤゲート、お
よび、ＯＲゲートの組合わせを示す。
第４図は、局１０３と１０４との間の故障に直面した、
第２図の局１０３と１０２との動作を示すタイミング図
である。
局１０３のＰＨＹ　　Ｂ内のＥＮＤＥＣの受取バス（局
１０３中のＰＨＹ　　ＢとＰＨＹ　　Ａとの間のリンク
）が第４図に示され、それは、記号ＩＩ。
ＪＫ、ＤＤＳＶＶＳｎｏｎ　Ｉ　Ｉ％　ｎｏｎ　Ｉ　Ｉ
およびＸＸ（記号に注意る、必要はない）を、示された
順序に受取っている。Ｊ　Ｋ区切り記号（従来、データ
パケットの開始を信号で知らせるために用いられる）が
、局１０３によって観察される、バイトクロック間隔の
間に、局１０３のＰＨＹ　　Ｂ内のＥＮＤＥＣのＡＬＳ
出力が、ハイになる。データ（Ｄ　Ｄ）が続き、違反（
Ｖ　Ｖ）が認められると、ＬＳＵはハイになり、ＡＬＳ
はローになる。
第４図の図は、ＡＬＳ状態に続＜ＬＳＵの４バイトクロ
ツクの後に、信号を送られている誤り事象を示す。これ
は、第３ｂ図に示される論理がいかに動作る、かを示す
。
第４図の残りの部分は、いかに、局１０２が、誤りの信
号を送る必要がないか、すなわち、誤りは局１０３にお
いてたしかに分離されたことを示す（再び、すべて、第
２図を参照）。局１０２のための受取バスはＩ　ｌ５Ｊ
Ｋ、ＤＤ、ＨＨＳＨＨ。
ＩＩ、で示され、バス上の記号に注意る、必要はない。
局１０２のＰＨＹ　　Ｂ内のＥＮＤＥＣによって発生さ
れたＡＬＳ信号は、ＪＫ区切り記号を見ると、ハイにな
る。これは、ＬＳＵが現われるまで、ハイのままである
。ＦＤＤ　Ｉの仕様によって説明される、Ｈ，Ｑ、また
はＶといった違反記号を認めると、ＬＳＵが現われる。
第４図に示される例で、ＬＳＵは、４つのＩ記号が現わ
れるまでハイのままである。４つの１記号の後、ＩＬＳ
は、活性（ａｃｔｔｖｅ）となる。
一連の遊び記号が続く、４つのＨ記号は、援用された特
許出願内で教示されるように、局１０３のＰＨＹ　　Ａ
内の繰返しフィルタによって発生される。したがって、
故障は局１０３において分離されており、明確に、局１
０２によって、誤り信号は発生されない。
これまで説明されたことは、ＦＤＤＩネットワーク内の
、リンクの品質を監視し、故障を分離る、ための、方法
と装置である。これらの方法と装置は、以上に述べられ
た目的を満たす。
新規の方法と装置の好ましい実施例の前述の説明は、例
示および説明のためのみに提示された。
余すところがないこと、またはこの発明を開示された厳
密な形式に限定る、ことは意図されておらず、明らかに
、以上の教示のもとに、多くの修正および変更が可能で
ある。
ここに述べられた実施例と例は、この発明の原理を最良
に説明る、ため、かつ、それによって当業者が、意図さ
れる特定の使用に適る、、様々な実施例や様々な修正に
よって、この発明を最大限に使用できる、その実際の適
用のために、ここに提示された。
この文書に添えられた請求の範囲によって、この発明の
範囲が規定されることが、意図されている。
【図面の簡単な説明】
第１図は、典型的な二重ＦＤＤＩリングを示す。 第２図は、ＦＤＤＩ局１０３と１０４との間の第２次の
リングに誤りを伴なう、第１図に示されたのと同じＦＤ
ＤＩリングを示す。 第３ａ図は、新規のＦＤＤＩビット誤り率テスタの好ま
しい実施例を示し、第３ｂ図は、誤り事象信号を、前記
信号を発生る、ための好ましい方法に従って、発生る、
のに適した論理を示す。 第４図は、第３ａ図と第３ｂ図に示されるハードウェア
を介して、誤り事象信号を発生る、ための、ここに教示
された方法によって用いられるタイミングおよび事象シ
ーケンスを示す。より詳細には、第４図のタイミング図
は、第２図のＦＤＤＩ局１０３において検出され、信号
で知らされ、分離される誤り事象を示し、さらに、誤り
は、第２図のＦＤＤＩ局１０２に伝播しないということ
を示す。 図において、１０１．１０２．１０３は単一ＭＡＣ二重
接続機構局であり、１０４は二重ＭＡＣ二重接続機構局
であり、１０５は集信装置であり、１０６．１０７．１
０８は単一ＭＡＣ単一接続機構局である。 特許出願人　アドバンスト・マイクロ・ディバイシズ・
インコーポレーテッド ８３α図 召

Claims (20)

    【特許請求の範囲】
  1. （１）ファイバ分散型データインターフェイス（ＦＤＤ
    Ｉ）二重トークンリングネットワークの各々のノード内
    の物理（ＰＨＹ）層において、連続するビット誤り率の
    監視を行なうための装置であって、前記ネットワーク内
    の各ノードもまた、局管理（ＳＭＴ）層、メディアアク
    セス制御（ＭＡＣ）層、予め定められた条件のもとで予
    め定められた組のライン状態信号を発生するためのライ
    ン状態信号発生器、および、クロック信号を発生するた
    めのバイトクロック信号発生器を含み、 （ａ）前記ライン状態信号発生器に結合され、ライン状
    態信号の前記組の第１のサブセットの関数として、誤り
    事象信号を出力するための、テスタ論理手段と、 （ｂ）前記テスタ論理手段に結合され、誤り事象信号が
    、前記テスタ論理手段によって出力されるといつも能動
    化され、誤り事象カウントを累算し、前記誤り事象カウ
    ントを示す出力信号を提供するための、リセット可能誤
    りカウント手段と、さらに、 （ｃ）前記ライン状態信号発生器と前記バイトクロック
    信号発生器とに結合され、ライン状態信号の前記組の第
    ２のサブセットの関数として能動化され、タイマの能動
    化から、タイマのリセットまでに経過する時間の尺度を
    累算するための、および、経過した時間の前記尺度を示
    す出力信号を提供するための、リセット可能タイマ手段
    とを含む、連続するビット誤り率の監視を行なうための
    装置。
  2. （２）前記タイマ手段は、最大経過時間入力信号を入力
    することによって、プログラムされることができ、タイ
    マが能動化されリセットされる前に前記最大経過時間に
    達するといつも、タイマ終了信号を発生する、請求項１
    に記載の装置。
  3. （３）前記誤りカウント手段は、最大誤りカウント入力
    信号を入力することによって、プログラムされることが
    でき、カウンタが能動化されリセットされる前に前記最
    大誤りカウントに達するといつも、完全カウント信号を
    発生する、請求項２に記載の装置。
  4. （４）前記タイマおよび前記誤りカウント手段に結合さ
    れ、前記タイマ終了信号が発生されるといつも、誤り事
    象カウントを示す前記信号をストアするための、記憶手
    段をさらに含む、請求項３に記載の装置。
  5. （５）前記タイマおよび前記誤りカウント手段に結合さ
    れ、もし、前記完全カウント信号が、タイマの終了に先
    立って発生されると、不良リンクを示す信号を発生する
    、不良リンクを検出するための手段をさらに含む、請求
    項４に記載の装置。
  6. （６）ライン状態信号の前記第１のサブセットは、活性
    ライン状態（ＡＬＳ）信号、遊びライン状態（ＩＬＳ）
    信号、および、ライン状態未知（ＬＳＵ）信号を含む、
    請求項５に記載の装置。
  7. （７）前記テスタ論理は、ＡＬＳにおいてｎのＬＳＵ信
    号が、および、ＩＬＳにおいてｍのＬＳＵ信号が発生す
    ると、誤り事象信号を出力する、請求項６に記載の装置
    。
  8. （８）ｎは４であり、ｍは１である、請求項７に記載の
    装置。
  9. （９）ライン状態信号の前記組の前記第２のサブセット
    は、ＱＵＩＥＴライン状態信号、ＨＡＬＴライン状態信
    号、および、ＭＡＳＴＥＲライン状態信号を含む、請求
    項７に記載の装置。
  10. （１０）前記タイマ終了信号、前記完全カウント信号、
    および、ＦＤＤＩネットワーク内の上位管理によって発
    生される外部システムリセット信号からなる第３の組の
    信号のいずれかの存在で前記タイマ手段もまたリセット
    される、請求項９に記載の装置。
  11. （１１）不良リンクの検出と分離は、前記ＭＡＣ層とは
    関係なく行なわれる、請求項１０に記載の装置。
  12. （１２）タイマ、誤りカウンタ、および、誤り事象検出
    論理の組合わせを含む、高速ＦＤＤＩトークンリングネ
    ットワーク内の故障を分離するための装置であって、前
    記誤り事象検出論理は、前記タイマによって測定された
    間隔にわたり、誤り事象を信号で知らせるために、ＦＤ
    ＤＩネットワークのＰＨＹ層からの、ライン状態入力を
    用い、前記カウンタは前記間隔にわたり、誤り事象信号
    を累算する、装置。
  13. （１３）前記カウンタとタイマはそれぞれ最大誤りカウ
    ントと最大監視時間で、プログラム可能である、請求項
    １２に記載の装置。
  14. （１４）前記最大監視時間の終了に先立って、前記最大
    誤りカウントが達せられるといつも、不良リンクが信号
    で知らされる、請求項１３に記載の装置。
  15. （１５）高速ＦＤＤＩトークンリングネットワーク内で
    故障を分離する方法であって、 （ａ）誤り事象を検出して信号で知らせるために、ＦＤ
    ＤＩネットワークのＰＨＹ層において、ライン状態情報
    を用いるステップと、 （ｂ）各検出された誤り事象に対する誤り事象信号を出
    力するステップとを含む方法。
  16. （１６）さらに、 （ａ）累算された誤りカウントを発生するために、予め
    定められた監視間隔にわたり、信号で知らされた誤り事
    象をカウントするステップと、 （ｂ）前記累算された誤りカウントを、予め選択された
    最大誤りカウント値と比較するステップと、 （ｃ）前記累算された誤りカウント値を周期的にストア
    するステップと、 （ｄ）前記累算された誤りカウントが、監視間隔の終了
    の前に、前記最大誤りカウント値と等しくなるときはい
    つも、上位ＦＤＤＩ管理に、不良リンクを信号で知らせ
    るステップとを含む、請求項１５に記載の方法。
  17. （１７）ライン状態情報を用いる前記ステップはさらに
    、誤り事象を信号で知らせる前に、活性ライン状態（Ａ
    ＬＳ）における、ライン状態未知（ＬＳＵ）のｎの発生
    をカウントし、遊びライン状態（ＩＬＳ）におけるＬＳ
    Ｕのｍの発生をカウントするステップを含む、請求項１
    ６に記載の方法。
  18. （１８）ｎは４であり、ｍは１である、請求項１７に記
    載の方法。
  19. （１９）ファイバ分散型データインターフェイス（ＦＤ
    ＤＩ）二重トークンリングネットワークの各ノード内の
    物理（ＰＨＹ）層において連続するビット誤り率の監視
    を行なうための方法であって、前記ネットワーク内の各
    ノードはまた、局管理（ＳＭＴ）層、メディアアクセス
    制御（ＭＡＣ）層、予め定められた条件下の予め定めら
    れた組のライン状態信号を発生するための、ライン状態
    信号発生器、および、クロック信号を発生するためのバ
    イトクロック信号発生器を含み、 （ａ）前記ライン状態信号の関数として、誤り事象を決
    定し、誤り事象信号を出力するステップと、 （ｂ）誤り事象カウントを累算して予め選択された時間
    間隔にわたり前記累算された誤り事象カウントを示し、
    前記時間間隔の終わりにおいてストアするために、出力
    信号を発生するステップと、 （ｃ）前記累算された誤りカウントを、予め選択された
    最大誤りカウントと比較するステップと、 （ｄ）もし、前記予め定められた時間間隔の終了に先立
    って前記最大誤りカウントに、達すると、不良リンクを
    信号で知らせるステップとを含む方法。
  20. （２０）ＭＡＣ層のサポートとは関係なく、ＰＨＹ層に
    存在する、活性ライン状態（ＡＬＳ）、遊びライン状態
    （ＩＬＳ）およびライン状態未知（ＬＳＵ）信号を用い
    、誤り事象を決定する前記ステップが行なわれる、請求
    項１９に記載の方法。
JP1073693A 1988-03-25 1989-03-24 連続するビット誤り率の監視を行なう装置 Expired - Lifetime JP2733512B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/173,325 US5023872A (en) 1988-03-25 1988-03-25 FDDI bit error rate tester
US173,325 1988-03-25

Publications (2)

Publication Number Publication Date
JPH0215744A true JPH0215744A (ja) 1990-01-19
JP2733512B2 JP2733512B2 (ja) 1998-03-30

Family

ID=22631514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1073693A Expired - Lifetime JP2733512B2 (ja) 1988-03-25 1989-03-24 連続するビット誤り率の監視を行なう装置

Country Status (5)

Country Link
US (1) US5023872A (ja)
EP (1) EP0334510B1 (ja)
JP (1) JP2733512B2 (ja)
AT (1) ATE131981T1 (ja)
DE (1) DE68925140T2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304987B1 (en) * 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
US5353308A (en) * 1990-08-06 1994-10-04 Texas Instruments Incorporated Event qualified test methods and circuitry
JP3005250B2 (ja) 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
JPH04297880A (ja) * 1990-08-06 1992-10-21 Texas Instr Inc <Ti> 事象識別テストアーキテクチャ
FR2682245B1 (fr) * 1991-10-08 1994-07-29 Bull Sa Systeme de test d'un reseau en forme d'anneau a tres haut debit et procede de mise en óoeuvre de ce systeme.
CA2081036C (en) * 1991-12-19 1999-08-03 Ahmed Hashem Abdelmonem Method and apparatus for predicting transmission system errors and failures
CA2064541C (en) * 1992-03-31 1998-09-15 Thomas A. Gray Cycling error count for link maintenance
US5539727A (en) * 1992-04-14 1996-07-23 Kramarczyk; Marian Method and apparatus for configuring and maintaining token ring networks
US5351242A (en) * 1992-04-14 1994-09-27 Marian Kramarczyk Method and apparatus for configuring and maintaining token ring networks
US5872780A (en) * 1992-05-21 1999-02-16 Alcatel Network Systems, Inc. Sonet data transfer protocol between facility interfaces and cross-connect
US5355124A (en) * 1992-06-09 1994-10-11 Digital Equipment Corporation Wiring concentrator for data networks
US5483542A (en) * 1993-01-28 1996-01-09 At&T Corp. Byte error rate test arrangement
US5289473A (en) * 1993-01-28 1994-02-22 At&T Bell Laboratories Method for determining byte error rate
US5390326A (en) * 1993-04-30 1995-02-14 The Foxboro Company Local area network with fault detection and recovery
US5465250A (en) * 1993-06-24 1995-11-07 National Semiconductor Corporation Hybrid loopback for FDDI-II slave stations
US5875210A (en) * 1993-06-24 1999-02-23 National Semiconductor Corporation Method and apparatus for repeating data
US5459731A (en) * 1993-06-24 1995-10-17 National Semiconductor Corporation Link error monitoring
US5566203A (en) * 1993-06-24 1996-10-15 National Semiconductor Corp. Intelligent repeater functionality
US5394390A (en) * 1993-10-29 1995-02-28 International Business Machines Corporation FDDI network test adapter history store circuit (HSC)
US5862145A (en) * 1996-09-12 1999-01-19 Advanced Micro Devices, Inc. Method and system for identifying an error condition due to a faulty cable connection in an ethernet network
US6408413B1 (en) 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US6728216B1 (en) 1998-02-27 2004-04-27 Advanced Micro Devices, Inc. Arrangement in a network repeater for monitoring link integrity and selectively down shifting link speed based on local configuration signals
US8184677B1 (en) * 1998-02-27 2012-05-22 Globalfoundries Inc. Arrangement in a network repeater for monitoring link integrity and automatically down shifting link speed
US6690650B1 (en) 1998-02-27 2004-02-10 Advanced Micro Devices, Inc. Arrangement in a network repeater for monitoring link integrity by monitoring symbol errors across multiple detection intervals
US6097732A (en) * 1998-10-30 2000-08-01 Advanced Micro Devices, Inc. Apparatus and method for controlling transmission parameters of selected home network stations transmitting on a telephone medium
DE29901302U1 (de) * 1999-01-26 2000-03-30 Siemens AG, 80333 München Netzwerkteilnehmer
US7058862B2 (en) 2000-05-26 2006-06-06 Texas Instruments Incorporated Selecting different 1149.1 TAP domains from update-IR state
US7778259B1 (en) 1999-05-14 2010-08-17 Dunti Llc Network packet transmission mechanism
US6912196B1 (en) * 2000-05-15 2005-06-28 Dunti, Llc Communication network and protocol which can efficiently maintain transmission across a disrupted network
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
EP1326357A1 (de) * 2002-01-08 2003-07-09 Siemens Aktiengesellschaft Verfahren zur Prüfung und Aufrechterhaltung einer vorbestimmten physikalischen Bitrate einer Leitungsverbindung
US7428669B2 (en) * 2003-12-07 2008-09-23 Adaptive Spectrum And Signal Alignment, Inc. Adaptive FEC codeword management
US8458453B1 (en) 2004-06-11 2013-06-04 Dunti Llc Method and apparatus for securing communication over public network
US7308371B2 (en) * 2004-06-15 2007-12-11 Intel Corporation Bit error rate testing for high-speed devices
US7813420B2 (en) * 2005-06-02 2010-10-12 Adaptive Spectrum And Signal Alignment, Inc. Adaptive GDFE
US7817745B2 (en) * 2005-06-02 2010-10-19 Adaptive Spectrum And Signal Alignment, Inc. Tonal precoding
US20140369480A1 (en) 2013-06-12 2014-12-18 Adaptive Spectrum And Signal Alignment, Inc. Systems, methods, and apparatuses for implementing a dsl system
US8204074B2 (en) * 2006-06-07 2012-06-19 Broadcom Corporation Flexible MAC/PHY association
US8683572B1 (en) 2008-01-24 2014-03-25 Dunti Llc Method and apparatus for providing continuous user verification in a packet-based network
US7921336B1 (en) * 2008-02-27 2011-04-05 Netapp, Inc. System and method for avoiding categorizing potential link error events as actual link error events based on a proximity to a physical layer signal state change
US10997007B2 (en) * 2019-08-28 2021-05-04 Mellanox Technologies, Ltd. Failure prediction system and method
CN111949468B (zh) * 2020-09-18 2023-07-18 苏州浪潮智能科技有限公司 一种双端口盘管理方法、装置、终端及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60187160A (ja) * 1984-03-07 1985-09-24 Fujitsu Ltd ル−プ伝送路障害通知方式
JPS61285852A (ja) * 1985-06-12 1986-12-16 Fujitsu Ltd エラ−監視方式

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE7439T1 (de) * 1980-11-13 1984-05-15 Hasler Ag Verfahren zum funktionsfaehighalten einer digitalen nachrichtenuebertragungseinrichtung und anwendung desselben.
US4703486A (en) * 1984-12-18 1987-10-27 Advanced Micro Devices, Inc. Communication data encoder/decoder component system architecture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60187160A (ja) * 1984-03-07 1985-09-24 Fujitsu Ltd ル−プ伝送路障害通知方式
JPS61285852A (ja) * 1985-06-12 1986-12-16 Fujitsu Ltd エラ−監視方式

Also Published As

Publication number Publication date
EP0334510A3 (en) 1991-09-11
DE68925140D1 (de) 1996-02-01
ATE131981T1 (de) 1996-01-15
EP0334510A2 (en) 1989-09-27
JP2733512B2 (ja) 1998-03-30
US5023872A (en) 1991-06-11
DE68925140T2 (de) 1996-07-18
EP0334510B1 (en) 1995-12-20

Similar Documents

Publication Publication Date Title
JPH0215744A (ja) 連続するビット誤り率の監視を行なう装置
US5642217A (en) Apparatus for repowering and monitoring serial links
US7949782B2 (en) Extended link monitoring channel for 10 Gb/s Ethernet
Bux et al. Architecture and design of a reliable token-ring network
US5504738A (en) Apparatus and method for full-duplex ethernet communications
US5381348A (en) Token ring local area network testing apparatus using time delay reflectory
US6888800B1 (en) High performance digital loop diagnostic technology
CA1254638A (en) Reconfigurable high-speed integrated local network
US5444695A (en) Token ring local area network testing apparatus providing station history information
US5309428A (en) Token ring local area network testing apparatus for phase jitter testing
US6504849B1 (en) Fiber auto-negotiation
US5363366A (en) Token ring local area network testing apparatus for obtaining beacon domain information
Jain Error characteristics of fiber distributed data interface (FDDI)
JPS6333942A (ja) Ｃｓｍａ／ｃｄを使用する光学的な受動スターローカルエリアネットワークのための衝突検出方法及び装置
JPS60136445A (ja) リング通信網における複数のステーシヨンを動作させる方法及び装置
US5365513A (en) Token ring local area network testing apparatus for matching its speed to ring speed
US20020147947A1 (en) Detecting bit errors in a communications system
EP0427066B1 (en) Pattern injector
EP0404707B1 (en) Frame stripping method for removing corrupted messages in a ring communication network
US5425017A (en) Token ring local area network testing apparatus inserted in an active &#34;T&#34; co
CN109962807A (zh) 一种灵活以太网中故障指示方法以及装置
US11206174B2 (en) Method and system for diagnosis of failures in a communications network
US5566203A (en) Intelligent repeater functionality
US20060156215A1 (en) Error type identification circuit for identifying different types of errors in communications devices
EP0299251B1 (en) Communication filter

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 12