JP2733512B2 - 連続するビット誤り率の監視を行なう装置 - Google Patents

Description

【発明の詳細な説明】 発明の背景 （１）発明の分野 この発明は、一般的には、リンクの品質を監視し、障
害を分離する、ファイバ分散型（Distributed）データ
インターフェイス（FDDI）ネットワークに用いられる方
法と装置とに関する。より詳細には、この発明は、既存
のライン状態情報を用い、敏速かつ正確に障害の場所を
突止めて（localize）分離する、FDDI階層の物理（PH
Y）管理層におけるビット誤り率を連続して監視する、
方法と装置に関する。

（２）関連技術の説明 FDDIトークンリングネットワークは、光データ経路通
信技術の当業者には周知である。FDDIは、米国国家標準
委員会（American National Standards Committee）
X3T9の産物であり、メインフレーム、ミニコンピュー
タ、および関連の周辺装置間の、高速相互接続の必要性
から発達した。それは、様々なトポロギに構成された、
様々な、フロントエンド型、バックエンド型、およびバ
ックボーン型のネットワークをサポートし、長距離リン
ク（たとえば100km）の、確実な１秒あたり100と200メ
ガビットの送信を、電気放射と共通モード電圧の影響へ
の優れた耐性を伴なって、提供する。

新規のテスタ方法と装置とが用いられる背景を評価す
るために、FDDIトークンリングネットワークの構造の簡
単な説明が、最初に述べられるであろう。

少なくとも、FDDIをリングとして編成することの裏に
ある根本的理由の一部は、光通信の性質に基礎を置く。
バスと、受動星型配置は、光送信が、いくつかのソース
において、同時に、検出されることを必要とするであろ
う。光ファイバタップは、現在、入手可能となりつつあ
るが、そのような装置によって引き起こされる光学的減
衰は、ネットワーク上のノードの数を、かなり制限する
であろう。

光ファイバ通信は、まだ、２地点間送信に、最も適し
ている。２つの形式の溝内通信ネットワーク（LAN）配
置が、２地点間リンクで、実現されることができ、それ
は、能動ハブスターと、リングである。能動星型は、LA
N全体を不能化できる、１個の障害点を導入する。単一
リングネットワークもまた、いかなるノードにおいて
も、誤りを冒す傾向がある。FDDIは、この問題を、二重
リング方式で軽減する。

FDDIリングは、典型的には、様々な局形式を含む。ク
ラスＡの局は、ネットワークの、第１次と第２次の両方
のリングへ接続され、しばしば、「二重接続局」と呼ば
れる。データは、２つのリング上を反対方向に流れる。
クラスＡの局は、配線集信装置として作用することがで
き、いくつかの単一接続機構または、クラスＢの局をリ
ングへ、相互接続するように働く。配線集信装置は、ネ
ットワークの監視者に、多くの局に対する単一の保守点
を与える。クラスＢの接続機構は、より低い設定コスト
と、クラスＡの局内で生じた障害許容限界に抗して処理
することにおける容易さを与える。

X3T9において規定されるFDDIは、以下の、国際標準化
機構（International Organization for Standardiz
ation,OSI/ISO）モデルの、開放型システム間相互接続
（Open Systems Interconnection）の下位層に関す
る。

OSIモデルの最下位層、つまり物理層は、２つの文書
中で説明される。第１は、FDDIフィジカルメディアムデ
ィペンデント（the FDDI Physical Medium Depende
nd,PMD）文書であり、それは、FDDIのための光学的仕様
を詳しく述べている。PMDは、光送信のための波長、使
用される光ファイバコネクタ、光レジーバの機能を、規
定する。PMDはまた、局内に組入れられることのでき
る、付加的光バイパススイッチも、規定する。

第２の文書は、OSI物理層内の上位サブ層である、FDD
I物理サブ層（PHY）を説明する。PHYは、ネットワーク
上でデータおよび制御信号を表わすために用いられる、
4B/5Bグループ符号化方式を規定する。PHYはまた、モー
ド内の再タイミング送信のための方法も説明する。

OSIモデルにおけるデータリンク層は、しばしば２つ
のサブ層に細分され、それは、リンク層制御（LLC）と
メディアアクセス制御（MAC）である。FDDIは、これら
のサブ層、MACの最下位ものを規定する。他のものの中
で、MACは、FDDIのために必要とされるリカバリメカニ
ズムを規定する。

FDDI標準における、もう１つの主要な要素は、局管理
（SMT）である。SMTは、OSIモデルの範囲の外にあり、F
DDIノードにおける個々のサブ層の結合した動作を可能
にする情報を提供する。SMTは、誤り検出と障害分離ア
ルゴリズムを規定する。

FDDIリングの構造と構成要素を簡単に説明したが、物
理リンクのインテグリティ（integrity）が確実とされ
る必要があるということが明らかであろう。こうして、
高速トークンリングネットワークにおいて、物理リンク
の品質を連続して監視し、不良リンクを識別し、それら
を分離することが重要である。不良リンクを識別するた
めの一手段は、ビット誤り率カウンタを維持して、ネッ
トワークマネージャによって規定された、ビット誤り率
のしきい値が越えられるときはいつも、リンクを排除す
ることである。このことは、誤りの伝播を防ぎ、ネート
ワークスループットが効果的に維持されることを保証す
る。

FDDI標準は、誤りまたは違反（violation）記号を伴
なうフレームを監視する目的のために、そのMAC層およ
びSMT層インターフェイスにおける或るサービスを特定
してきた。それは、隣接したMAC間の物理的接続の品質
の尺度として働くけれども、これらのサービスは遊びリ
ングを監視しない。また、もし、隣接するMAC間に、多
くの介在する物理リンクがあれば、これらのサービス
は、特定の物理リンクの障害を分離しない。もし、すべ
ての二重接続機構局がそれらの中に２つのMACを有する
のでなければ、より数の少ないMACを伴なう第２次のリ
ングにおいて、この状態が起こるはずである。そのよう
な場合には、PHY層レベルにおいてリンクの品質を監視
する必要が生じる。

さらに、二重MACは、集信装置に接続された単一接続
機構局において単一誤りを分離することができない。こ
れは、集信装置におけるMACは、その単一接続機構局に
装着する最終PHYだけを見るからである。周知の接続管
理（CMT）方法と装置は、長期ノイズを処理できるけれ
ども、これらの方法と装置は、単一誤りの原因を示すこ
とができない。

前述の理由のために、MACを用いずに、PHY層において
リンクの品質を連続して監視できることが望ましいであ
ろう。

発明の概要 PHYからの既存のライン状態情報を用いて、PHYレベル
において、連続したビット誤り率の監視を提供する方法
と装置が説明される。単一誤り検出論理が、誤りカウン
タとタイマとに組合わされて、活性の（active）、また
は遊びのライン状態条件の間、誤りを検出するために用
いられる。

新規の方法（および、それを実現するための装置）
は、活性ライン状態（ALS）のときは、ｎバイトのライ
ン状態未知（LSU）を、また遊びライン状態においては
ｍバイトのLSUをカウントすること、および、連続する
リンクの品質管理の目的のために、一誤り事象としてそ
れを取扱うことを含む。この発明の好ましい実施例に従
えば、ｎは４であり、ｍは１である。

この方法においてなされる唯一の仮定は、誤りはフレ
ームの最後のバイトとしては起こらないこと、そいて、
誤りはLSUとして起こること、である。もし、それが最
後または最後から２番目のバイトとして起これば、その
カウントは逃される。そうでなければ、すべての他のノ
イズのケースは、原因を示される。もし、フレーム内
に、１つを越えるノイズ事象があれば、それはなお、１
つのノイズ事象としてカウントされる。１つを越えるノ
イズ事象は、ランダムノイズ状態にとって、より起こり
にくい。

さらに、この発明によれば、リンクの品質が監視され
ている時間の持続期間を測定するタイマを可能化するた
めに、ライン状態（ALSまたはILS）信号が用いられる。

新規のテスタによって内部で発生される或る信号、シ
ステム生成された信号、および、1987年10月27日にビー
ミス（Bemis）に対して発行され、かつこの発明と同一
譲渡人に譲渡された、米国特許第4,703,486号で説明さ
れたような、エンコーダ／デコーダ（ENDEC）論理によ
って発生された他の信号を含む、１組の信号のいずれに
よっても、タイマはリセットされることができる。

たとえば、新規のテスタによって（後に説明されるよ
うに）、制御された時間間隔の間にビット誤り率カウン
トを監視するために用いられる、HALT、QUIET、MASTE
R、および、IDLEライン状態インジケータ入力を、ENDEC
論理は発生する。

タイマは、誤り事象カウントを累算し、そのカウント
を周期的にストアし、予め定められた誤りしきい値を越
えると、不良リンクを信号で知らせる、誤りカウンタと
組合わせて、用いられる。この発明の好ましい実施例に
従えば、不良リンク信号は、上位層、定められたFDDI局
の外側、たとえばシステム管理アプリケーションプロセ
ス（SMAP）層などに送られる。そのような層から、制御
が、もし可能であれば、不良リンクを削除するために用
いられることができる。

誤り事象信号を発生するための論理が後に詳細に説明
され、Ｄフリップフロップ、ANDゲート、および、ORゲ
ートの組合わせを用いて、製作されることができる。

新規のテスタは、PHY層の内部にでも、外部にでも置
かれることができるが、好ましくは、MACおよびPHY層と
並列である、局管理層に置かれる。

この発明の主たる目的は、FDDIのPHYレベルにおい
て、連続するビット誤り率の監視を行ない得ることであ
る。

この発明のさらに他の目的は、PSY層において利用可
能な既存のライン状態情報を用いて、前記ビット誤り率
の監視を行ない得ることである。

この発明の別の目的は、安価で、オフザシェルフな構
成要素を用いて、容易に製作できるテスタを提供するこ
とである。

さらにまた、SMT内に取付けられることができ、SMAP
などの上位層にリンク状態を提供し、しかし、他の場
所、たとえばPHY層内に取付けられても、十分に使用で
きる、テスタを、提供することも、この発明の目的であ
る。

この発明は、前述の目的を満たし、こうして、PHY層
において利用可能な既存のライン状態情報を用いて、PH
Y層において、連続するビット誤り率の監視を行なう能
力を特徴とし、簡単で安価でオフザシェルフな構成要素
等からなる。

この発明のこれらおよび他の目的および特徴は、以下
の詳細な説明と、全体を通して、同じ参照記号が同じ部
分を表わす、添付図面により、当業者には明らかになる
であろう。

詳細な説明 第１図は、典型的な二重FDDIリングの機器構成を示
す。局101、102、103は、すべて、単一MAC二重接続機構
局である。局104は、二重MAC二重接続機構局である。局
105は、単一MAC単一接続機構局106、107、108が装着さ
れた集信装置である。第１次のリングは、第１図で120
と示される実線で辿られ、第２次のリングは、点線130
によって辿られる。所与のFDDI局におけるMACおよびPHY
層は、示される各々の局を通るデータ経路に沿って、示
される。最後に、各々の局へ、および各々の局からの、
第１次と第２次の入力と出力は、別個に示されている。

第２図は、局104と局103の間の物理リンクにおける第
２次のリング130に故障のある同じリングを示す。第２
次のリングは、局103内のMACに接続しないため、MACロ
ストカウント機構は、誤りを検出し分離することができ
ない。1987年７月15日に出願されかつ「通信フィルタ」
（“Communication Filter"）と題された同時係属中の
米国特許出願連続番号題073,532号において説明され
る、ENDEC転送ラインを用いて、局103のPHY Ａは、そ
れがフレームの真中に違反記号を認めると、４つのHALT
記号を出し、前記米国特許出願は、それぞれ今は米国特
許第4,703,486号と第4,692,894号とになっている、関連
する同時係属の出願第683,281号と第683,434とに相互参
照され、これらはすべて、この出願の譲渡人に譲渡され
た。出願連続番号第073,532号は、ここに引用により援
用される。

局102は、HALTの同じ４つの記号を繰返す。好ましく
は、MACとPHY ＡとPHY Ｂとに並列であるSMT層（図示
されない）内にある、局103内の新しいビット誤り率テ
スタだけが、誤りをカウントし、故障を分離する。

第3a図と第3b図は、FDDIビット誤り率テスタ（BERT）
の論理を示す。それは、タイマ301、誤りカウンタ302、
記憶装置303（たとえばレジスタ）および或る種のディ
スクリート論理からなる。タイマ301は、誤りカウント
のための時間持続期間の時間を決めるために用いられ
る。タイマ値と最大誤りカウントは、それぞれライン31
0と311上の信号によってプログラムされることができ
る。QUIETO（静）、HALT（停止）またはMASTER（マス
タ）ライン状態条件が起こるとき、または、システム
（たとえばSMAP層）によって、リセット信号が発生され
るときはいつも、タイマ301はリセットされる。タイマ3
01はまた、タイマが一杯になるか、誤りカウント（後に
説明される）がプログラム可能最大値に達すると発生さ
れる、内部BERT信号によっても、リセットされる。タイ
マ301のためのリセット機構は、第3a図内のORゲート350
を参照して見られる。ここで、ORゲート350に対し、QUI
ETライン状態条件は、信号CLSで示し、HALTライン状態
条件は、信号HLSで示し、またMASTERライン状態条件
は、信号MLSで示す。タイマが一杯になるのは、「タイ
マEXP」で示し、誤りカウントがプログラム可能最大値
に到達したときは、「完全カウント」で示し、システム
リセット信号は「リセット」で示す。

第3a図と第3b図に示される論理に対するクロッキング
は、バイトクロック（BCLK）信号である。タイマは、OR
ゲート375を参照して見られる、活性または遊びライン
状態条件の間に能動化される。

誤りカウンタ302は、タイマ301と同時にリセットさ
れ、誤り事象が起こると、能動化される。誤り事象は、
（この発明の好ましい実施例によると）活性ライン状態
において４つの連続するLSU（ライン状態未知）が起こ
る際、または、遊びライン状態条件中に単一のLSUが起
こる際に起こると規定される。

タイマ301が終了すると、いかなる特定の瞬間でも、
前の誤りカウントと、現在の誤りカウントの両方が、上
位の管理にとって利用可能であるように誤りカウント
が、レジスタ303内にストアされる。

誤りが、フラグを立てられる前に、４バイトのLSUが
選択される理由は、繰返しフィルタが、HALTの４つの記
号を繰返すときに、遊びライン状態条件が、３バイトの
LSUの後に、フラグを立てられるからである。この規約
は、援用される特許出願において、教示される。したが
って、誤りを見る第１のノードだけが、誤りをカウント
する。他の下流ノードはすべて、単にHALTの４つの記号
を、繰返す。これは第２図に示され、そこでは、４つの
Ｈ記号は、リンク130上の、局103と102の間、局102と10
1の間などに示される。

もし、局103が、新規のビット誤り率テスタを有して
いなければ、故障は、第２図中の（集信装置の中の）局
105のMACまでずっと、伝播するであろう。したがって、
故障は、場所を突止められないであろう。明らかに、局
103内に配置されたBERTが、誤りの伝播が可能となる前
に、故障を直ちに分離する。

ILS条件の場合は、ノイズバイトを見る第１の局は、
連続するリンク品質の監視の目的のために、ノイズカウ
ントに、それをカウントする。他の下流の局は、ノイズ
の多い局内の繰返しフィルタのために、IDLESを見るだ
けである。したがって、故障は、IDLEリングのために、
再び場所を突止められる。

誤りカウントが、プログラムされた最大タイマ値内
の、特定の限界を越えると、BERTは、リンクが使用可能
でないことを、上位の管理に信号で知らせることができ
る。これは、第3a図に示されるゲート340を介して達成
される。

時間持続期間は、誤り見積りが計算される時間間隔
の、2.5倍でなければならない。これは、FDDIコーディ
ングテーブル内に、16のデータ記号、１つのQUIET、５
つのHALT、および、４つのVIOLATION記号があるからで
ある。したがって、データがノイズに変換される可能性
は、約0.4である。ビット誤りテスト持続期間は、それ
ゆえ、通常のビット誤りテスト持続期間の2.5倍に増加
されるべきである。

リンクあたりの、ビット誤り率限界は、2.5×10^-10で
あり、これは、１つの誤りビットをチェックするため40
0,000,000バイトクロック持続期間に対応するため、テ
スト持続期間は、2.5倍に、つまり、違反誤り記号を見
るために、1,000,000,000バイトクロックに増加されな
ければならない。テスト持続期間の２倍にこれを平均す
ると、２つの誤りより大きいものについてチェックする
ための時間は、2,000,000,000クロックであり、また
は、31ビットのカウンタの長さである。こうして、この
発明の好ましい実施例のための、バイトカウンタ（タイ
マ）は、31ビットの長さである。

第3b図はALSにおいて４つのLSUが起こる際、またはIL
Sにおいて１つのLSUが起こる際に、（第3a図中の）誤り
カウンタ302に、誤り事象を信号で知らせるための、Ｄ
フリップフロップ、ANDゲート、および、ORゲートの組
合わせを示す。すなわち、この誤り事象信号（誤り）を
出力するテスタ論理は、信号LSUおよびALSに従って誤り
事象を検出する経路と、信号LSUとILSに従って誤り事象
を検出する第２の経路を含む。第１の経路は、４段のＤ
フリップフロップと、各Ｄフリップフロップに対応して
設けられ、対応のＤフリップフロップの出力Ｑからの信
号とライン状態未知（LSU）信号を受けて、その出力信
号を次段のＤフリップフロップの入力Ｄへ伝達するAND
ゲートを含む。これらの第１の経路のＤフリップフロッ
プはバイトクロック信号BCLKに従って与えられたデータ
を取込み、次のクロックサイクルでその取込んだデータ
を出力する１クロック遅延回路として動作する。第２の
経路は、バイトクロック信号BCLKに従って信号ILSを取
込み、次のクロック信号で出力するＤフリップフロップ
と、このＤフリップフロップの出力Ｑからの出力信号と
信号LSUを受けるANDゲートを含む。これらの第１の経路
の最終段のANDゲートおよび第２の経路のANDゲートの出
力信号はORゲートへ与えられ、このORゲートから誤り事
象信号（誤り;ERROR）が出力される。

第４図は、局103と104との間の故障に直面した、第２
図の局103と102との動作を示すタイミング図である。

局103のPHY Ｂ内のENDECの受取バス（局103中のPHY
ＢとPHY Ａとの間のリンク）が第４図に示され、そ
れは、記号II、JK、DD、VV、nonII、nonIIおよびXX（記
号に注意する必要はない）を、示された順序に受取って
いる。JK区切り記号（従来、データパケットの開始を信
号で知らせるために用いられる）が、局103によって観
察される、バイトクロック間隔の間に、局103のPHY Ｂ
内のENDECのALS出力が、ハイになる。データ（DD）が続
き、違反（VV）が認められると、LSUはハイになり、ALS
はローになる。第４図の図は、ALS状態に続くLSUの４バ
イトクロックの後に、信号を送られている誤り事象を示
す。これは、第3b図に示される論理がいかに動作するか
を示す。すなわち、信号LSUおよびALSを受ける第１の経
路においては、バイトクロック信号BCLKに従って信号の
転送が行なわれる。信号LSUがＨレベルに立上がったサ
イクルにおいて、初段のＤフリップフロップの出力信号
がＨレベルとなり、このＨレベルの信号が対応のANDゲ
ートを介して２段目のＤフリップフロップに伝達されて
取込まれる。次のクロックサイクルにおいてこの２段目
のＤフリップフロップの出力信号がＨレベルとなり、AN
Dゲートを介して３段目のＤフリップフロップへ伝達さ
れる。したがって、信号LSUがＨレベルに立上がってか
ら第３番目のクロックサイクルにおいて、３段目のＤフ
リップフロップの出力信号がＨレベルとなり、したがっ
て、第４クロックサイクルにおいて最終段のＤフリップ
フロップの出力信号がＨレベルとなる。このとき信号LS
UがＨレベルであり、最終段のANDゲートの出力信号がＨ
レベルとなり、誤り事象信号（誤り:ERROR）がＨレベル
となる。

第４図の残りの部分は、いかに、局102が、誤りの信
号を送る必要がないか、すなわち、誤りは局103におい
てたしかに分離されたことを示す（再び、すべて、第２
図を参照）。局102のための受取バスはII、JK、DD、H
H、HH、II、で示され、バス上の記号に注意する必要は
ない。

局102のPHY Ｂ内のENDECによって発生されたALS信号
は、JK区切り信号を見ると、ハイになる。これは、LSU
が現われるまで、ハイのままである。FDDIの仕様によっ
て説明される、Ｈ、Ｑ、またはＶといった違反記号を認
めると、LSUが現われる。

第４図に示される例で、LSUは、４つのＩ記号が現わ
れるまでハイのままである。４つのＩ記号の後、ILS
は、活性（active）となる。一連の遊び記号が続く、４
つのＨ記号は、援用された特許出願内で教示されるよう
に、局103のPHY Ａ内の繰返しフィルタによって発生さ
れる。したがって、故障は局103において分離されてお
り、明確に、局102によって、誤り信号は発生されな
い。ここで、ILSにおいて１つのLSUが生じる場合におい
て、信号ILSがＨレベルとなると、また次のクロックサ
イクルでＤフリップフロップの出力信号がＨレベルとな
り、このとき信号LSUがＨレベルとなると対応のANDゲー
トの出力信号がＨレベルとなり、誤り事象が知らされ
る。したがって、第４図に示すように、第２図の局102
においては、信号LSUがＨレベルとなり、このとき４つ
のＩ記号（IDLE）が連続すると、遊びライン状態（IL
S）信号がＨレベルとなる。したがってライン状態は、
遊びライン状態に設定されるため、誤り（エラー事象:E
RROR）が生成されない。これは、この信号ILSがＨレベ
ルとなったときＤフリップフロップの信号は前のサイク
ルの信号ILSの状態に対応しており、ANDゲートの出力信
号はＬレベルとなることから明らかである。

これまで説明されたことは、FDDIネットワーク内の、
リンクの品質を監視し、故障を分離するための、方法と
装置である。これらの方法と装置は、以上に述べられた
目的を満たす。

新規の方法と装置の好ましい実施例の前述の説明は、
例示および説明のためのみに提示された。余すところが
ないこと、またはこの発明を開示された厳密な形式に限
定することは意図されておらず、明らかに、以上の教示
のもとに、多くの修正および変更が可能である。

ここに述べられた実施例と例は、この発明の原理を最
良に説明するため、かつ、それによって当業者が、意図
される特定の使用に適する、様々な実施例や様々な修正
によって、この発明を最大限に使用できる、その実際の
適用のために、ここに提示された。

この文書に添えられた請求の範囲によって、この発明
の範囲が規定されることが、意図されている。

【図面の簡単な説明】

第１図は、典型的な二重FDDIリングを示す。 第２図は、FDDI局103と104との間の第２次のリングに誤
りを伴なう、第１図に示されたのと同じFDDIリングを示
す。 第3a図は、新規のFDDIビット誤り率テスタの好ましい実
施例を示し、第3b図は、誤り事象信号を、前記信号を発
生するための好ましい方法に従って、発生するのに適し
た論理を示す。 第４図は、第3a図と第3b図に示されるハードウェアを介
して、誤り事象信号を発生するための、ここに教示され
た方法によって用いられるタイミングおよび事象シーケ
ンスを示す。より詳細には、第４図のタイミング図は、
第２図のFDDI局103において検出され、信号で知らさ
れ、分離される誤り事象を示し、さらに、誤りは、第２
図のFDDI局102に伝播しないということを示す。 図において、101、102、103は単一MAC二重接続機構局で
あり、104は二重MAC二重接続機構局であり、105は集信
装置であり、106、107、108は単一MAC単一接続機構局で
ある。

Claims (19)

(57)【特許請求の範囲】
1. 【請求項１】ファイバ分散型データインターフェイス
   （FDDI）二重トークンリングネットワークの各々のノー
   ド内の物理（PHY）層において、連続するビット誤り率
   の監視を行なうための装置であって、前記ネットワーク
   内の各ノードもまた、局管理（SMT）層、メディアアク
   セス制御（MAC）層、予め定められた条件の下で伝送ラ
   インの状態を示す予め定められた組のライン状態信号を
   発生するためのライン状態信号発生器およびクロック信
   号を発生するためのバイトクロック信号発生器を含み、 （ａ） 前記ライン状態信号発生器に結合され、前記ラ
   イン状態信号発生器から発生された活性ライン状態（AL
   S）信号、遊びライン状態（ILS）信号およびライン状態
   未知（LSU）信号を含むライン状態信号の組の第１のサ
   ブセットの関数として、誤り事象信号を出力するための
   テスタ論理手段と、 （ｂ） 前記テスタ論理手段に結合され、前記テスタ論
   理手段により前記誤り事象信号が出力されると常に能動
   化され、誤り事象信号をカウントし該カウント値を累算
   するとともに、該誤り事象カウント値を示す出力信号を
   与えるためのリセット可能誤りカウント手段と、 （ｃ） 前記ライン状態信号発生器と前記バイトクロッ
   ク信号発生器とに結合され、前記ライン状態信号の組の
   第２のサブセットの関数として能動化され、該能動化か
   らリセットまでに経過する時間量を積算しかつ経過した
   時間量を示す出力信号を与えるリセット可能タイマ手段
   とを含む、連続するビット誤り率の監視を行なうための
   装置。
2. 【請求項２】前記リセット可能タイマ手段は、最大経過
   時間入力信号を入力することによりプログラムされるこ
   とができ、かつ前記タイマ手段は能動化されかつリセッ
   トされる前に前記最大経過時間に到達すると常にタイマ
   終了信号を発生する、特許請求の範囲第１項記載の連続
   するビット誤り率の監視を行なうための装置。
3. 【請求項３】前記リセット可能誤りカウント手段は、最
   大誤りカウント入力信号を入力することによりプログラ
   ムされることができ、前記リセット可能誤りカウント手
   段は、能動化されてかつリセットされる前に前記最大誤
   りカウントに到達すると常に完全カウント信号を発生す
   る、特許請求の範囲第２項記載の連続するビット誤り率
   の監視を行なうための装置。
4. 【請求項４】前記リセット可能誤りカウント手段および
   前記リセット可能タイマ手段に結合され、前記タイマ終
   了信号が発生されると常に前記誤り事象カウントを示す
   信号をストアするための記憶手段をさらに含む、特許請
   求の範囲第３項記載の連続するビット誤り率の監視を行
   なうための装置。
5. 【請求項５】前記リセット可能タイマ手段および前記リ
   セット可能誤りカウント手段に結合され、前記完全カウ
   ント信号が前記リセット可能タイマ手段の最大経過時間
   の経過前に発生されると不良リンクを示す信号を発生す
   る不良リンクを検出するための手段をさらに含む、特許
   請求の範囲第４項記載の連続するビット誤り率の監視を
   行なうための装置。
6. 【請求項６】前記テスタ論理手段は、前記活性ライン状
   態（ALS）信号についてｎ個の前記ライン状態未知（LS
   U）信号が発生するかまたは前記遊びライン状態（ILS）
   についてｍ個の前記ライン状態未知（LSU）信号が発生
   すると前記誤り事象信号を出力する、特許請求の範囲第
   １項記載の連続ビット誤り率の監視を行なうための装
   置。
7. 【請求項７】前記ｎは４であり、かつ前記ｍは１であ
   る、特許請求の範囲第６項記載の連続するビット誤り率
   の監視を行なうための装置。
8. 【請求項８】前記ライン状態信号の組の前記第２のサブ
   セットは、QUIETライン状態信号、HALTライン状態信号
   およびMASTERライン状態信号を含む、特許請求の範囲第
   ６項記載の連続するビット誤り率の監視を行なうための
   装置。
9. 【請求項９】前記タイマ終了信号、前記完全カウント信
   号、および前記ファイバ分散型データインタフェース二
   重トークンリングネットワーク内の上位管理層から発生
   される外部システムリセット信号からなる第３の組の信
   号のいずれかの存在により、前記リセット可能タイマ手
   段はまたリセットされる、特許請求の範囲第８項記載の
   連続するビット誤り率の監視を行なうための装置。
10. 【請求項１０】不良リンクの検出と分離は、前記メディ
    アアクセス制御（MAC）層と独立に、前記メディアアク
    セス制御層より上位の層において行なわれる、特許請求
    の範囲第９項記載の連続するビット誤り率の監視を行な
    うための装置。
11. 【請求項１１】タイマ、誤りカウンタ、および誤り事象
    検出論理の組合せを含む、高速ファイバ分散型データイ
    ンタフェース（FDDI）トークンリングネットワーク内の
    故障を分離するための装置であって、 前記誤り事象検出論理は、前記タイマによって測定され
    る時間期間において、前記ファイバ分散型データインタ
    フェーストークンリングネットワークの物理（PHY）層
    からの活性ライン状態（ALS）信号、遊びライン状態（I
    LS）信号、およびライン状態未知（LSU）信号を含むラ
    イン状態入力を用いて誤り事象を検出し、該検出した誤
    り事象を信号で知らせ、 前記カウンタは、前記時間期間にわたって、前記誤り事
    象検出論理からの誤り事象信号を累算する、装置。
12. 【請求項１２】前記誤りカウンタおよび前記タイマは、
    それぞれ、最大誤りカウント値および最大監視時間がプ
    ログラム可能である、特許請求の範囲第11項記載の装
    置。
13. 【請求項１３】前記最大監視時間の終了前に前記最大誤
    りカウント値に到達すると常に不良リンクが信号が知ら
    される、特許請求の範囲第12項記載の装置。
14. 【請求項１４】高速ファイバ分散型データインタフェー
    ス（FDDI）トークンリングネットワーク内で故障を分離
    する方法であって、 （ａ） 前記ファイバ分散型データインタフェーストー
    クンリングネットワーク内の物理（PHY）層においてラ
    イン状態未知（LSU）信号、活性ライン状態（ALS）信号
    および遊びライン状態（ILS）信号を含む伝送路の状態
    を示すライン状態情報を用いて誤り事象を検出し、該検
    出した誤り事象を信号で知らせるためのステップと、 （ｂ） 各検出された誤り事象に対する誤り事象信号を
    出力するステップとを含む、方法。
15. 【請求項１５】さらに、 （ａ） 予め定められた監視期間にわたって信号で知ら
    された誤り事象をカウントして累算された誤りカウント
    を発生するためのステップと、 （ｂ） 前記累算された誤りカウントを予め選択された
    最大誤りカウント値と比較するステップと、 （ｃ） 前記累算された誤りカウント値を周期的にスト
    アするステップと、 （ｄ） 前記累算された誤りカウント値が前記監視期間
    の終了前に前記最大誤りカウント値と等しくなると常に
    上位の管理層に不良リンクを信号で知らせるステップと
    を含む、特許請求の範囲第14項記載の方法。
16. 【請求項１６】前記ライン状態情報を用いるステップ
    は、さらに、前記誤り事象を信号で知らせる前に、活性
    ライン状態（ALS）についてｎ個のライン状態未知（LS
    U）の発生をカウントしかつ前記遊びライン状態（ILS）
    についてｍ個の前記ライン状態未知（LSU）の発生をカ
    ウントするステップを含む、特許請求の範囲第15項記載
    の方法。
17. 【請求項１７】前記ｎは４であり、前記ｍは１である、
    特許請求の範囲第16項記載の方法。
18. 【請求項１８】ファイバ分散型データインターフェイス
    （FDDI）二重トークンリングネットワークの各ノード内
    の物理（PHY）層において連続するビット誤り率の監視
    を行なうための方法であって、前記ネットワーク内の各
    ノードはまた、局管理（SMT）層、メディアアクセス制
    御（MAC）層、予め定められた条件下で伝送路の状態を
    示す予め定められた組のライン状態信号を発生するため
    のライン状態信号発生器およびクロック信号を発生する
    ためのバイトクロック信号発生器を含み、 （ａ） 前記物理（PHY）層に存在する活性ライン状態
    （ALS）信号、遊びライン状態（ILS）信号およびライン
    状態未知（LSU）信号を含む前記ライン状態信号の関数
    として誤り事象を決定し、該決定された誤り事象を示す
    誤り事象信号を出力するステップと、 （ｂ） 前記誤り事象信号を受け、受けた誤り事象信号
    をカウントしかつ該誤り事象のカウント数を累算して、
    予め選択された時間期間にわたって累算された誤り事象
    カウント値を示す出力信号を発生しかつ前記時間期間の
    終りにおいて前記出力信号をストアするステップと、 （ｃ） 前記累算された誤り事象カウント値を予め選択
    された最大誤りカウント値と比較するステップと、 （ｄ） 前記予め定められた時間期間の終了前に前記最
    大誤りカウント値に前記累算された誤りカウント値が到
    達すると、不良リンクを信号で知らせるステップとを含
    む、方法。
19. 【請求項１９】前記メディアアクセス制御（MAC）の動
    作と独立に、前記ファイバ分散型データインタフェース
    二重トークンリングネットワークの前記メディアアクセ
    ス制御層よりも上位の層で前記誤り事象を決定するステ
    ップが行なわれる、特許請求の範囲第18項記載の方法。