JPH0215386Y2 - - Google Patents

Info

Publication number
JPH0215386Y2
JPH0215386Y2 JP4266384U JP4266384U JPH0215386Y2 JP H0215386 Y2 JPH0215386 Y2 JP H0215386Y2 JP 4266384 U JP4266384 U JP 4266384U JP 4266384 U JP4266384 U JP 4266384U JP H0215386 Y2 JPH0215386 Y2 JP H0215386Y2
Authority
JP
Japan
Prior art keywords
volume
output
circuit
switches
fader
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4266384U
Other languages
Japanese (ja)
Other versions
JPS60155221U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4266384U priority Critical patent/JPS60155221U/en
Publication of JPS60155221U publication Critical patent/JPS60155221U/en
Application granted granted Critical
Publication of JPH0215386Y2 publication Critical patent/JPH0215386Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案はラウドネスコントロール回路および電
子フエーダ回路とに共用できる電子ボリユームに
関し、さらに詳言すれば同一チツプ内にボリユー
ム本体と2つのマルチプレクサとを独立して形成
した電子ボリユームに関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to an electronic volume that can be used in common with a loudness control circuit and an electronic fader circuit. Regarding the electronic volume formed by

〔考案の技術的背景および問題点〕[Technical background and problems of the invention]

従来のラウドネスコントロール回路はたとえば
第1図に示す如く構成されていた。第1図におい
て1は10dBステツプで働くボリユーム本体であ
り、直列接続された分圧抵抗10−1,…10−o
と、一端が夫々分圧抵抗10−1,…10−oの一
端に接続され、かつ他端が共通に接続された電子
式スイツチ手段11−1,…11−oからなつてい
る。2は1dBまたは2dBステツプで働くボリユー
ム本体でありボリユーム本体1と同様に直列接続
された分圧抵抗12−1,…12−oと、一端が
夫々分圧抵抗12−1,…12−oの一端に接続さ
れ、かつ他端が共通に接続された電子式スイツチ
手段13−1,…13−oとからなつている。3は
ボリユーム本体1からの出力を入力とし、出力を
ボリユーム本体2に供給するとともにボリユーム
本体1および2のマツチングを行なうバツフア増
幅器である。4はボリユーム本体1のタツプに共
通端子が接続された2チヤンネルマルチプレクサ
であり、5はラウドネス用の外付コンデンサを、
6はラウドネス用の抵抗を示している。なお7は
電子ボリユームを示している。
A conventional loudness control circuit was constructed as shown in FIG. 1, for example. In Fig. 1, 1 is the main body of the volume that operates in 10 dB steps, and voltage dividing resistors 10-1 ,...10- o connected in series.
and electronic switching means 11-1 , . . . 11- o , each of which has one end connected to one end of voltage dividing resistors 10-1 , . . . 10- o , and whose other end is commonly connected. 2 is a volume main body that works in 1 dB or 2 dB steps, and like the volume main body 1, voltage dividing resistors 12-1 ,...12- o are connected in series, and one end is connected to the voltage dividing resistors 12-1 ,...12- o , respectively. It consists of electronic switch means 13-1 , . . . 13- o connected at one end and commonly connected at the other end. Reference numeral 3 designates a buffer amplifier which receives the output from the volume body 1 as an input, supplies the output to the volume body 2, and performs matching between the volume bodies 1 and 2. 4 is a two-channel multiplexer whose common terminal is connected to the tap on the volume body 1, and 5 is an external capacitor for loudness.
6 indicates a resistance for loudness. Note that 7 indicates an electronic volume.

入力端子INに供給された信号は入力端子INを
介してボリユーム本体1に印加するとともに、マ
ルチプレクサ4の一方の等価接点4−2と入力端
子INとの間に接続したコンデンサ5−1、マルチ
プレクサ4の等価接点4−1と4−2との間に接続
したコンデンサ5−2および抵抗6との直列回路
にも印加する。ボリユーム本体1の出力はバツフ
ア増幅器3を介してボリユーム本体2に印加し、
ボリユーム本体2の出力を出力端子CUTに導出
するように構成してある。
The signal supplied to the input terminal IN is applied to the volume body 1 via the input terminal IN, and is also applied to the capacitor 5-1 and the multiplexer 4 connected between one equivalent contact 4-2 of the multiplexer 4 and the input terminal IN. It is also applied to a series circuit with a capacitor 5-2 and a resistor 6 connected between equivalent contacts 4-1 and 4-2 . The output of the volume body 1 is applied to the volume body 2 via the buffer amplifier 3,
It is configured so that the output of the volume main body 2 is led out to the output terminal CUT.

上記の如く構成された従来のラウドネスコント
ロール回路において、2チヤンネルマルチプレク
サ4の等価接点4−1がオフ、等価接点4−2がオ
ン状態のときにはラウドネスコントロールが行な
われ、高域周波数では高域ブースト特性を示し、
低域周波数では低域ブースト特性を示す。また等
価接点4−1,4−2が並の状態に制御されている
ときはラウドネスコントロールは行なわれず平坦
な周波数特性を示す。
In the conventional loudness control circuit configured as described above, loudness control is performed when the equivalent contact 4-1 of the 2-channel multiplexer 4 is off and the equivalent contact 4-2 is on, and high-frequency boost characteristics are applied at high frequencies. shows,
At low frequencies, it exhibits low-frequency boost characteristics. Further, when the equivalent contacts 4-1 and 4-2 are controlled to a normal state, no loudness control is performed and a flat frequency characteristic is exhibited.

また一方、オーデイオ入力信号に対して1チヤ
ンネル当り2つの出力端子を有し、その2つの出
力端子からの出力信号の平衡を変えるフエーダ回
路は、第2図aに示す如くボリユーム本体1と同
様に構成したボリユーム8を接続し、かつ出力端
子は抵抗を介して入力端子に接続して構成されて
いる。また2つの夫々の出力端子とアースとの間
に可変抵抗を接続して構成してもよく、この場合
は第2図bに示す如く第1図に示した電子ボリユ
ーム7と、電子ボリユーム7と同様に構成した電
子ボリユーム7′とを入力端子に接続して構成す
ることができる。なおこの場合、端子AとBとは
短絡してある。そこでボリユーム8、電子ボリユ
ーム7,7Aの電子式スイツチ手段11−1,…
11−o、13−1,…13−oを制御することよ
り2つの出力端子からの出力の平衡が変化させら
れる。
On the other hand, the fader circuit, which has two output terminals per channel for audio input signals and changes the balance of the output signals from the two output terminals, is similar to the volume main body 1 as shown in Fig. 2a. The configured volume 8 is connected, and the output terminal is connected to the input terminal via a resistor. Alternatively, a variable resistor may be connected between each of the two output terminals and the ground. In this case, as shown in FIG. 2b, the electronic volume 7 shown in FIG. An electronic volume 7' having a similar structure can be connected to the input terminal. Note that in this case, terminals A and B are short-circuited. Therefore, electronic switching means 11-1 for volume 8, electronic volume 7, 7A, . . .
By controlling 11- o , 13-1 , . . . 13- o , the balance of outputs from the two output terminals can be changed.

しかるに上記したラウドネス回路およびフエー
ダ回路において、主たる構成要素はほぼ同一であ
るにもかかわらず、各々独立して構成し各々の用
途にしか使用できない欠点があつた。また、集積
回路化する場合においても、マスクパターンが2
種類必要となる欠点があつた。またボリユーム本
体のみを集積回路化した場合、マルチプレクサを
外付にせねばならないため周辺回路が増加し、集
積回路化の意味が無くなる欠点があつた。
However, although the main components of the above-mentioned loudness circuit and fader circuit are almost the same, they each have the disadvantage that they are constructed independently and can only be used for their respective purposes. Also, when creating an integrated circuit, the mask pattern is
There were some drawbacks that made it necessary. Furthermore, when only the volume body is integrated into an integrated circuit, the multiplexer has to be externally attached, which increases the number of peripheral circuits, which has the disadvantage that the integrated circuit becomes meaningless.

〔考案の目的〕[Purpose of invention]

本考案は上記にかんがみなされたもので、上記
の欠点を解消し、ラウドネス回路とフエーダ回路
とを同一の集積回路で構成することのできる電子
ボリユームを提供することを目的とする。
The present invention has been made in view of the above, and it is an object of the present invention to provide an electronic volume that eliminates the above-mentioned drawbacks and can include a loudness circuit and a fader circuit in the same integrated circuit.

〔考案の実施例〕[Example of idea]

第3図は本考案の一実施例の構成を示す回路図
であり、第4図は本考案の一実施例におけるマル
チプレクサの詳細を示す回路図である。
FIG. 3 is a circuit diagram showing the configuration of one embodiment of the present invention, and FIG. 4 is a circuit diagram showing details of a multiplexer in one embodiment of the present invention.

本考案の一実施例においてはボリユーム本体
1、ボリユーム本体2および抵抗6を集積化して
構成してあり、ボリユーム本体1の一部を構成す
る分圧抵抗の一端、ボリユーム本体2の一部を構
成する伏圧抵抗の一端、抵抗6の一端、ボリユー
ム本体1の一部を構成する電子式スイツチの共通
接続点、ボリユーム本体1のタツプおよびボリユ
ーム本体2の一部を構成する電子式スイツチの共
通端子はそれぞれ外部との接続端子a〜fに各別
に接続してある。また、ボリユーム本体1,2お
よび抵抗6の他端は共通に接続のうえ外部との接
続端子kに接続してある。
In one embodiment of the present invention, the volume main body 1, the volume main body 2, and the resistor 6 are integrated, and one end of the voltage dividing resistor forming a part of the volume main body 1 forms a part of the volume main body 2. one end of the sub-pressure resistor, one end of the resistor 6, a common connection point of the electronic switch that forms a part of the volume body 1, a tap on the volume body 1, and a common terminal of the electronic switch that forms a part of the volume body 2. are respectively connected to external connection terminals a to f. The other ends of the volume bodies 1, 2 and the resistor 6 are connected in common and connected to an external connection terminal k.

また、さらに2チヤンネルのマルチプレクサが
第4図に示す如くアナログスイツチ4−1〜4−4
で構成してある。このアナログスイツチ4−1
4−4およびアナログスイツチを駆動するための
インバータ4−5が集積化して構成してあり、ア
ナログスイツチ4−2の入力端とアナログスイツ
チ4−3の入力端とは共通に外部との接続端子g
に、アナログスイツチ4−1の入力端とアナログ
スイツチ4−4の入力端とは共通に外部との接続
端子hに、アナログスイツチ4−1の出力端とア
ナログスイツチ4−2の出力端とは共通に外部と
の接続端子iに、アナログスイツチ4−3の出力
端とアナログスイツチ4−4の出力端とは共通に
外部との接続端子iにそれぞれ接続してあり、ア
ナログスイツチ4−1〜4−4を制御する制御信号
はアナログスイツチ4−1および4−3に直接供給
してあり、アナログスイツチ4−2および4−4
はインバータ4−5で制御信号を反転して供給し
てある。なおlは制御信号が供給される制御信号
端子である。
Furthermore, a two-channel multiplexer is connected to the analog switches 4-1 to 4-4 as shown in FIG.
It is composed of This analog switch 4-1 ~
4-4 and an inverter 4-5 for driving the analog switch are integrated, and the input end of the analog switch 4-2 and the input end of the analog switch 4-3 are commonly connected to the outside. g
In addition, the input end of analog switch 4-1 and the input end of analog switch 4-4 are connected to the external connection terminal h, and the output end of analog switch 4-1 and the output end of analog switch 4-2 are connected to the external connection terminal h. The output terminal of analog switch 4-3 and the output terminal of analog switch 4-4 are commonly connected to external connection terminal i, respectively, and analog switches 4-1 to 4-1 are connected to common external connection terminal i. The control signal for controlling 4-4 is directly supplied to analog switches 4-1 and 4-3 , and the control signal is inverted and supplied to analog switches 4-2 and 4-4 by inverter 4-5 . be. Note that 1 is a control signal terminal to which a control signal is supplied.

以上の如く構成された本考案の一実施例におい
て、第5図aに示す如く入力端子に供給された信
号は接続端子cに供給するとともにコンデンサ5
1を介して接続端子gに供給する。接続端子i
からの出力を接続端子bに供給する。接続端子a
とbとの間にコンデンサ5−2、接続端子dとe
との間にはバツフア増幅器3が接続してある。
In one embodiment of the present invention constructed as described above, the signal supplied to the input terminal is supplied to the connection terminal c as shown in FIG.
1 to connection terminal g. Connection terminal i
The output from is supplied to connection terminal b. Connection terminal a
and b, a capacitor 5-2 , connecting terminals d and e
A buffer amplifier 3 is connected between the two.

第5図aに示す接続の回路と第1図との回路と
を比較すれば明らかな如く、第5図aは第1図と
同一のラウドネス回路を構成している。
As is clear from a comparison of the circuit with the connections shown in FIG. 5a and the circuit in FIG. 1, FIG. 5a constitutes the same loudness circuit as in FIG. 1.

つぎに第5図bに示す如く、入力端子に供給さ
れた信号は接続端子cおよびgに供給し、接続端
子aとbとを接続し、接続端子fとhとを接続し
てある。なおバツフア増幅器3は接続端子dとe
との間に接続してあり、接続端子iおよびjはそ
れぞれ出力端子として出力を供給する。
Next, as shown in FIG. 5b, the signal supplied to the input terminal is supplied to connection terminals c and g, connection terminals a and b are connected, and connection terminals f and h are connected. Note that the buffer amplifier 3 has connecting terminals d and e.
The connection terminals i and j each supply an output as an output terminal.

一方、フエーダ回路では2つの出力がそれぞれ
独立に制御されるが、両方共に減衰出力となる状
態が必要でないという状況にかんがみ、減衰動作
前の信号と減衰動作後の信号を取り出しこの2つ
の信号を2つの出力端子に選択的に出力するよう
にした回路を、出願人は既に提案しており、この
回路は第6図に示す如くである。入力信号はボリ
ユーム本体1、スイツチ9−2および9′−1に供
給してある。ボリユーム本体1の出力はバツフア
増幅器3を介してボリユーム本体2に供給し、ボ
リユーム本体2の出力はスイツチ9−1および
9′−2に供給してあり、スイツチ9−1および9
2の出力は出力Aとし、スイツチ9′−1および
9′−2の出力は出力Bとしてある。
On the other hand, in the fader circuit, the two outputs are controlled independently, but considering the situation where it is not necessary for both to be attenuated outputs, the signal before the attenuation operation and the signal after the attenuation operation are extracted and these two signals are The applicant has already proposed a circuit that selectively outputs to two output terminals, and this circuit is as shown in FIG. Input signals are supplied to the volume body 1, switches 9-2 and 9'- 1 . The output of the volume body 1 is supplied to the volume body 2 via the buffer amplifier 3, and the output of the volume body 2 is supplied to the switches 9-1 and 9' - 2 .
The output of switch 9'- 2 is output A, and the output of switches 9'- 1 and 9'- 2 is output B.

そこで第6図に示したフエーダ回路において、
スイツチ9−1および9′−2がオン状態に、スイ
ツチ9−2および9′−1がオフ状態に制御される
と、入力端子から供給された信号は出力Aからは
減衰されずそのままのレベルで出力され、出力B
からはボリユーム本体1および2によつて減衰さ
れたレベルで出力される。また、スイツチ9−1
および9′−2がオフ状態に、スイツチ9−2およ
び9′−1がオン状態に制御されると、入力端子か
ら供給された信号は減衰されずそのまま出力Bに
出力され、出力Bからは減衰されたレベルで出力
される。この結果、第6図に示すフエーダ回路に
よれば、第7図に示す如き特性を得ることができ
る。第7図において実線は出力Aを、破線は出力
Bを示しており、区間Cはスイツチ9−1および
9′−2はオンかつスイツチ9−2および9′−1
オフ状態であり、区間Dはスイツチ9−2および
9′−1はオンかつスイツチ9−1および9′−2
オフ状態である。
Therefore, in the fader circuit shown in Fig. 6,
When switches 9-1 and 9'- 2 are turned on and switches 9-2 and 9'- 1 are turned off, the signal supplied from the input terminal is not attenuated from output A and remains at the same level. and output B
is output at a level attenuated by volume bodies 1 and 2. Also, switch 9-1
When switches 9'- 2 and 9'- 2 are turned off and switches 9-2 and 9'- 1 are turned on, the signal supplied from the input terminal is not attenuated and is output as is to output B; Output at attenuated level. As a result, according to the fader circuit shown in FIG. 6, the characteristics shown in FIG. 7 can be obtained. In FIG. 7, the solid line indicates output A, and the broken line indicates output B. In section C, switches 9-1 and 9'- 2 are on, switches 9-2 and 9'- 1 are off, and section C is In D, switches 9-2 and 9'- 1 are on and switches 9-1 and 9'- 2 are off.

フエーダ回路では2つの出力の1つは必ず0dB
出力で、他方が減衰動作の出力であり、両方とも
0dB出力のときを境に特性が入れ換えるか第7図
は正にこのようになつている。
In a fader circuit, one of the two outputs is always 0dB
output and the other is the output of the damping operation, both
Figure 7 shows that the characteristics change after 0 dB output.

一方、第5図bと第6図とを比較すれば明らか
な如く、第5図bの回路は第6図と同一のフエー
ダ回路を構成しており、フエーダ動作が行なわれ
る。
On the other hand, as is clear from a comparison between FIG. 5b and FIG. 6, the circuit of FIG. 5b constitutes the same fader circuit as that of FIG. 6, and performs a fader operation.

〔考案の効果〕[Effect of idea]

以上説明した如く本考案の電子ボリユームによ
れば、2つのボリユーム本体と、2チヤンネルの
マルチプレクサとを独立して同一チツプに集積化
してあるために、ラウドネス回路にもフエーダ回
路にも適用できる。また集積化に当つてマスクパ
ターンなど2種類用意することもなく、外付のマ
ルチプレクサを用いる必要もないため、集積回路
の周辺回路も複雑になることも無い。
As explained above, according to the electronic volume of the present invention, since two volume bodies and a two-channel multiplexer are independently integrated on the same chip, it can be applied to both loudness circuits and fader circuits. Furthermore, there is no need to prepare two types of mask patterns for integration, and there is no need to use an external multiplexer, so the peripheral circuitry of the integrated circuit does not become complicated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のラウドネス回路の構成を示す回
路図、第2図aおよびbは従来のフエーダ回路の
構成を示す回路図、第3図は本考案の一実施例の
構成を示す回路図、第4図は本考案の一実施例に
おけるマルチプレクサの構成を示す回路図、第5
図aは本考案の一実施例により構成したラウドネ
ス回路の回路図であり、第5図bは本考案の一実
施例により構成したフエーダ回路の回路図、第6
図は本出願人が提案しているフエーダ回路の回路
図、第7図は第6図のフエーダ回路の特性図であ
る。 1および2……ボリユーム本体、3……バツフ
ア増幅器、4−1〜4−4……アナログスイツチ、
5−1および5−2……コンデンサ。
FIG. 1 is a circuit diagram showing the configuration of a conventional loudness circuit, FIG. 2 a and b are circuit diagrams showing the configuration of a conventional fader circuit, and FIG. 3 is a circuit diagram showing the configuration of an embodiment of the present invention. FIG. 4 is a circuit diagram showing the configuration of a multiplexer in an embodiment of the present invention;
Figure a is a circuit diagram of a loudness circuit constructed according to an embodiment of the present invention, Figure 5b is a circuit diagram of a fader circuit constructed according to an embodiment of the present invention, and Figure 6 is a circuit diagram of a fader circuit constructed according to an embodiment of the present invention.
The figure is a circuit diagram of a fader circuit proposed by the present applicant, and FIG. 7 is a characteristic diagram of the fader circuit of FIG. 6. 1 and 2...Volume body, 3...Buffer amplifier, 4-1 to 4-4 ...Analog switch,
5-1 and 5-2 ... Capacitor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 複数の抵抗を直列接続した分圧抵抗と、一端が
複数の抵抗の一端に接続され、かつ他端が共通に
接続されたスイツチ手段とからなる第1のおよび
第2のボリユーム本体と、2チヤンネルのマルチ
プレクサを構成するスイツチ手段とを同一のチツ
プ上に集積化してなることを特徴とする電子ボリ
ユーム。
first and second volume bodies each consisting of a voltage dividing resistor in which a plurality of resistors are connected in series; a switch means having one end connected to one end of the plurality of resistors and the other end connected in common; and two channels. 1. An electronic volume comprising a switch means constituting a multiplexer and integrated on the same chip.
JP4266384U 1984-03-27 1984-03-27 electronic volume Granted JPS60155221U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4266384U JPS60155221U (en) 1984-03-27 1984-03-27 electronic volume

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4266384U JPS60155221U (en) 1984-03-27 1984-03-27 electronic volume

Publications (2)

Publication Number Publication Date
JPS60155221U JPS60155221U (en) 1985-10-16
JPH0215386Y2 true JPH0215386Y2 (en) 1990-04-25

Family

ID=30553627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4266384U Granted JPS60155221U (en) 1984-03-27 1984-03-27 electronic volume

Country Status (1)

Country Link
JP (1) JPS60155221U (en)

Also Published As

Publication number Publication date
JPS60155221U (en) 1985-10-16

Similar Documents

Publication Publication Date Title
EP0354517A3 (en) Center mode control circuit
JPS6028449B2 (en) variable attenuator
EP0342671A3 (en) Agc delay on an integrated circuit
JPH0215386Y2 (en)
US5216355A (en) Electronic volume controller
EP0482288B1 (en) Electronic volume controller
US5255320A (en) Hearing aid
JPH01318307A (en) Electronic attenuator
JPS59148411A (en) Amplifier circuit
JPH0221780Y2 (en)
JPS59229913A (en) Loudness control circuit
JPH01216623A (en) Integrated circuit
JPS6268311A (en) Electronic volume circuit
JPS6123862Y2 (en)
KR870001942Y1 (en) Voice band control circuit in audio system
JP2002016460A (en) Gain control circuit
JPS59161109A (en) Variable gain amplifier
JPS6327466Y2 (en)
JPH0321064Y2 (en)
JPH0249676Y2 (en)
JPH0241929Y2 (en)
JP2544223Y2 (en) Muting circuit
DK164345B (en) ACTIVE TONE CONTROL FOR HEARING DEVICE
JPH04116426U (en) signal attenuation circuit
JPS60229524A (en) Two-way video signal switching circuit