JPH01216623A - Integrated circuit - Google Patents
Integrated circuitInfo
- Publication number
- JPH01216623A JPH01216623A JP63041468A JP4146888A JPH01216623A JP H01216623 A JPH01216623 A JP H01216623A JP 63041468 A JP63041468 A JP 63041468A JP 4146888 A JP4146888 A JP 4146888A JP H01216623 A JPH01216623 A JP H01216623A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- voltage
- current
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008054 signal transmission Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000009958 sewing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、プログラマブルな配線要素により、任意の回
路ブロック間を接続してユーザーが手元で任意の機能回
路を実現する集積回路に関し、その際、回路ブロック間
の信号のレベル低下による誤った伝達を防止して、アナ
ログ回路等を実現可能にした集積回路に関するものであ
る。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an integrated circuit that allows a user to realize any functional circuit at hand by connecting arbitrary circuit blocks using programmable wiring elements. The present invention relates to an integrated circuit that prevents erroneous transmission due to a drop in signal level between circuit blocks, thereby making it possible to implement analog circuits and the like.
[従来の技術]
従来より、ユーザーが手元において任意の論理回路を実
現できるように構成されたPLD(プログラマブル・ロ
ジック・デバイス)等のプログラマブルな集積回路が知
られている。中でも、複数の回路ブロック間をプログラ
マブルな配線によって任意に接続可能なPLDとしてヨ
ーロッパ特許EPO204034がある。これらのPL
Dは、主としてディジタル信号を取り扱う論理回路を実
現する。[Prior Art] Programmable integrated circuits such as PLDs (programmable logic devices) that are configured so that users can realize arbitrary logic circuits at hand have been known. Among them, there is a European patent EPO204034 as a PLD that can arbitrarily connect a plurality of circuit blocks by programmable wiring. These P.L.
D realizes a logic circuit that mainly handles digital signals.
一方、ユーザー即ちカスタマがアナログ集積回路を所望
する場合は、フルカスタム方式で設計製造されるのが一
般的であるが、現在、ゲートアレーの手法を利用し、チ
ップ上にアレー状に配置したアナログ回路ブロック間を
、カスタマの希望に沿って配線工程のマスクパターンを
作成することにより、最後のアルミ配線を行い任意のア
ナログ集積回路を実現するセミカスタム方式のアナログ
マスタースライスが提案されている。On the other hand, when a user, i.e., a customer, desires an analog integrated circuit, it is generally designed and manufactured using a fully custom method. A semi-custom analog master slice has been proposed in which a mask pattern for the wiring process is created between circuit blocks according to the customer's wishes, and the final aluminum wiring is performed to realize an arbitrary analog integrated circuit.
[発明が解決しようとする課題]
しかしながら、上記従来の技術における集積回路では、
以下のことが問題点になっていた。[Problem to be solved by the invention] However, in the integrated circuit according to the above-mentioned conventional technology,
The following were the problems.
(1)PLDは、ユーザーが手元で任意の機能回路を実
現できるが、これをアナログ回路にも適用しようとする
と、プログラマブルな配線要素等に使用されるスイッチ
素子等において生ずる電圧降下が、その配線要素で伝達
するアナログ信号の誤差となり、正確な動作を保証でき
なくなる。(1) PLDs allow the user to create any functional circuit at hand, but when trying to apply this to analog circuits, the voltage drop that occurs in switch elements used in programmable wiring elements, etc. This will cause an error in the analog signal transmitted by the element, and accurate operation cannot be guaranteed.
(2)フルカスタム方式またはセミカスタム方式の集積
回路は、両者に程度の差はあるもののカスタマが必要な
回路を得るまでには、多大な労力と長時間の製造工程を
必要とするうえに、工場出荷時に既に回路機能が決定さ
れていて、その集積回路の機能をユーザーが手元で変更
することができず、柔軟性に欠けている。(2) Full-custom or semi-custom integrated circuits require a great deal of effort and long manufacturing processes to obtain the circuit the customer needs, although there are varying degrees of degree. The circuit function is already determined when shipped from the factory, and the user cannot change the function of the integrated circuit at hand, resulting in a lack of flexibility.
本発明は、上記問題点を解決するために創案されたもの
で、回路ブロック間の信号のレベル低下による誤った伝
達を防止して、アナログ回路を含む任意の機能回路をユ
ーザーが手元でプログラマブルに得ることができる集積
回路を提供することを目的とする。The present invention was devised to solve the above problems, and allows users to program any functional circuit including analog circuits at hand by preventing erroneous transmission due to a drop in signal level between circuit blocks. The purpose is to provide an integrated circuit that can be obtained.
[課題を解決するための手段]
上記の目的を達成するための本発明の集積回路の構成は
、
複数個の回路ブロックとプログラマブルな配線要素を備
えてなる集積回路において、少なくとも1つの回路ブロ
ックが、少なくとも1つの回路要素および少なくとも1
つの電圧電流変換器を有し、上記回路要素の電圧出力信
号は上記電圧電流変換器により電流信号に変換された後
、
上記プログラマブルな配線要素によって任意の回路ブロ
ックの入力へ接続されることを特徴とする。[Means for Solving the Problems] The structure of an integrated circuit of the present invention for achieving the above object is as follows: In an integrated circuit comprising a plurality of circuit blocks and programmable wiring elements, at least one circuit block is , at least one circuit element and at least one
The voltage output signal of the circuit element is converted into a current signal by the voltage-current converter, and then connected to the input of any circuit block by the programmable wiring element. shall be.
[作用]
本発明は、プログラマブルな配線要素を備えて、任意の
回路要素で構成した回路ブロック間をプログラミングに
より任意に接続して所望の機能回路を実現する。その際
の回路ブロック間の信号の授受の少なくとも一部は電圧
電流変換器を介して電流信号で行うことにより、配線要
素等において電圧降下が生じても、電流自体が変化しな
い電流伝播の作用を利用して信号を正確に伝達する。[Operation] The present invention is equipped with programmable wiring elements, and connects circuit blocks composed of arbitrary circuit elements arbitrarily by programming to realize a desired functional circuit. At least part of the signal transmission and reception between the circuit blocks at this time is performed as a current signal via a voltage-current converter, thereby eliminating the effect of current propagation in which the current itself does not change even if a voltage drop occurs in wiring elements, etc. transmit signals accurately.
[実施例コ
以下、本発明の実施例を図面に基づいて詳細に説明する
。[Embodiments] Hereinafter, embodiments of the present invention will be described in detail based on the drawings.
第1図は本発明の一実施例を示す構成図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
本実施例の集積回路は、チップ1上の辺部に複数の人出
力パッド2を整列して設け、そのチップ1上の内部に複
数の回路ブロック3を配列して設け、さらに入出力パッ
ド2と回路ブロック3の間隙および回路ブロック3同士
の間隙を配線領域4としそれらの間隙を縫って複数本の
回路のプログラマブルな配線要素を設ける。In the integrated circuit of this embodiment, a plurality of human output pads 2 are arranged in a row on the side part of a chip 1, a plurality of circuit blocks 3 are arranged and arranged inside the chip 1, and input/output pads 2 are arranged in a row. The gaps between the circuit blocks 3 and 3 and the gaps between the circuit blocks 3 are used as wiring areas 4, and programmable wiring elements of a plurality of circuits are provided by sewing these gaps.
回路ブロック3は、任意の回路要素31と、その回路要
素31の電圧出力信号を電流信号に変換する電圧電流変
換器32をそれぞれ少なくとも1つ備えている。回路要
素31および電圧電流変換器32とも、回路機能によっ
ては複数設けられる。The circuit block 3 includes an arbitrary circuit element 31 and at least one voltage-current converter 32 that converts a voltage output signal of the circuit element 31 into a current signal. A plurality of circuit elements 31 and voltage-current converters 32 may be provided depending on the circuit function.
回路ブロック3からの出力は、上記電流信号によって送
出される。The output from the circuit block 3 is delivered by the current signal.
配線領域4のプログラマブルな配線要素は、例えば配線
要素の配線と入出力パッド2の入出力線と交叉する箇所
および配線要素の配線と回路ブロック3の入出力線の交
叉する箇所ならびに配線要素の配線同士が交叉する箇所
に、プログラマブルなスイッチ素子を配設して構成し、
任意の回路ブロック3間の入出力および任意の回路ブロ
ック3と任意の入出力パッド2の間の入出力の接続を可
能にする。The programmable wiring elements in the wiring area 4 include, for example, the locations where the wiring of the wiring element intersects with the input/output lines of the input/output pad 2, the locations where the wiring of the wiring element intersects with the input/output lines of the circuit block 3, and the wiring of the wiring element. A programmable switch element is arranged at the point where the two intersect with each other.
It enables input/output connections between arbitrary circuit blocks 3 and between arbitrary circuit blocks 3 and arbitrary input/output pads 2.
第2図、第3図は回路ブロック3を構成する回路要素の
構成例である。第2図は他の回路ブロックからの出力信
号を受信する増幅回路を示している。この増幅回路は演
算増幅器6を有し、その非反転(+)入力端子が抵抗R
1を介してグランド(GND)に接続され、反転(−)
入力端子が、入力端子61に接続されるとともに、抵抗
R,を介して出力端子62に接続されて構成される。第
3図は、回路要素自体がプログラマブルに機能を決定で
きる構成例である。この回路要素も差動増幅を行う演算
増幅器7を有し、その非反転(+)入力端子は抵抗R1
を介してグランドGNDに接続される。演算増幅器7の
反転(−)入力端子と入力端子71の間には、抵抗R4
、Rs 、コンデンサC,,C,がそれぞれプログラマ
ブルなスイッチ素子St、St、s3.S4に直列に接
続されて、互いに並列に接続される。またその反転(−
)入力端子と出力端子72の間には、トランジスタTr
1、抵抗Ra 、コンデンサC5,C,が、それぞれプ
ログラマブルなスイッチ素子S s、 S −、S y
、 S *に直列に接続されて、互いに並列に接続され
る。FIGS. 2 and 3 show examples of the configuration of circuit elements that constitute the circuit block 3. FIG. FIG. 2 shows an amplifier circuit that receives output signals from other circuit blocks. This amplifier circuit has an operational amplifier 6 whose non-inverting (+) input terminal is connected to a resistor R
Connected to ground (GND) through 1, inverted (-)
An input terminal is connected to an input terminal 61 and is connected to an output terminal 62 via a resistor R. FIG. 3 is an example of a configuration in which the circuit elements themselves can programmably determine their functions. This circuit element also has an operational amplifier 7 that performs differential amplification, and its non-inverting (+) input terminal is connected to a resistor R1.
Connected to ground GND via. A resistor R4 is connected between the inverting (-) input terminal of the operational amplifier 7 and the input terminal 71.
, Rs and capacitors C, , C, are programmable switch elements St, St, s3 . S4 in series and connected in parallel with each other. Also, its inversion (−
) A transistor Tr is connected between the input terminal and the output terminal 72.
1. Resistor Ra and capacitors C5 and C are programmable switching elements Ss, S-, and Sy, respectively.
, S* are connected in series and are connected in parallel with each other.
各スイッチ素子81〜S、は、予めメモリに格納された
プログラミング情報で必要な箇所がオンに制御され、例
えば、抵抗R4またはR6とトランジスタTr+を、ス
イッチ素子SlまたはStとS、をオンに制御して選択
すれば、対数増幅回路となる。Each of the switch elements 81 to 81 to S is controlled to turn on necessary parts using programming information stored in memory in advance, for example, turns on the resistor R4 or R6 and the transistor Tr+, and turns on the switch elements Sl or St and S. If selected, it becomes a logarithmic amplifier circuit.
また、スイッチ素子SlまたはS、とS、またはS8を
オンに制御して、抵抗R4またはR6とコンデンサC5
またはC3を選択すれば、この回路要素は積分回路とな
り、スイッチ素子S3またはS4とS。In addition, by controlling the switch element Sl or S, and S, or S8 to turn on, the resistor R4 or R6 and the capacitor C5 are turned on.
Alternatively, if C3 is selected, this circuit element becomes an integrator circuit, and the switch elements S3 or S4 and S.
をオンに制御して、コンデンサCIまたはC1と抵抗R
6を選択すれば、微分回路が得られる。さらに、スイッ
チ素子SlまたはS、とS6をオンに制御して、抵抗R
4,Rs、 Rsを選択すれば、単なる増幅回路とする
ことができる。以上は回路要素の一例であって、他にA
/Dコンバータやディジタル回路等種々の機能回路を回
路要素とすることができる。is turned on, capacitor CI or C1 and resistor R
If 6 is selected, a differential circuit is obtained. Furthermore, the resistor R is controlled to turn on the switch elements Sl or S, and S6.
If 4, Rs, and Rs are selected, it can be made into a simple amplifier circuit. The above is an example of circuit elements, and there are also A
Various functional circuits such as /D converters and digital circuits can be used as circuit elements.
第4図は電圧電流変換器の回路図であり、MOSトラン
ジスタで構成した実施例を示している。FIG. 4 is a circuit diagram of a voltage-current converter, and shows an embodiment composed of MOS transistors.
本実施例はMOS)ランジスタ8のドレインを回路電源
VDDに接続し、ゲートを回路要素の出力電圧を入力す
る入力端子VINとし、ソースを回路ブロックの出力端
子V。。アとする。第5図はこのMOSトランジスタ8
の入出力特性図を示し、ゲート電圧Vc即ち入力端子V
fN電圧が一定であれば、配線要素の電圧降下によって
ドレイン−ソース電圧vDsが変動しても、その特性の
平坦部を使用することによりドレイン電流1o即ち出力
端子V。ut −からの出力電流を一定にす
ることができる。In this embodiment, the drain of the MOS transistor 8 is connected to the circuit power supply VDD, the gate is used as the input terminal VIN for inputting the output voltage of the circuit element, and the source is the output terminal V of the circuit block. . Let's say a. Figure 5 shows this MOS transistor 8.
shows an input/output characteristic diagram of gate voltage Vc, that is, input terminal V
If the fN voltage is constant, even if the drain-source voltage vDs fluctuates due to the voltage drop of the wiring element, the drain current 1o, that is, the output terminal V, can be maintained by using the flat part of the characteristic. The output current from ut- can be made constant.
以上の構成の本実施例の作用をのべる。本実施例は、プ
ログラマブルな配線要素によって任意の回路ブロック間
の入出力を任意に接続することができるので、ユーザー
は、その配線要素の結線情報をプログラミングすること
により、集積回路の機能を手元で任意に定義することが
できる。このときプログラマブルな配線要素等によって
生ずる電圧降下が問題となる回路ブロック間の信号は、
電圧電流変換器を介し、電流信号として授受を行うこと
によって、その信号電流が一定に保たれる作用により正
確に伝達される。The operation of this embodiment with the above configuration will be described. In this embodiment, inputs and outputs between arbitrary circuit blocks can be arbitrarily connected using programmable wiring elements, so the user can control the functions of the integrated circuit at hand by programming the connection information of the wiring elements. Can be defined arbitrarily. At this time, signals between circuit blocks are subject to voltage drops caused by programmable wiring elements, etc.
By transmitting and receiving a current signal via a voltage-current converter, the signal current is kept constant and is accurately transmitted.
第6図は本発明の他の実施例を示す構成図である。本実
施例に於いては、チップl上の辺部に複数の入出力パッ
ド2を整列して設け、そのチップl上の内部に複数の回
路ブロック3及び回路要素33を配列して設け、さらに
入出力パッド2と回路ブロック3及び回路要素33の間
隙および回路ブロック3又は回路要素33の間隙を配線
領域としそれらの間隙を縫って複数本の閃絡のプログラ
マブルな配線要素を設ける。第1実施例と同様に、回路
要素31で発生した電圧信号は、電圧電流変換器32に
よって、電流信号に変換され、プログラマブルな配線要
素により他の回路ブロック3又は池の回路要素33へ接
続される。一方、回路要素33で発生した電圧信号は、
電圧信号のまま、他の回路ブロック3又は他の回路要素
33へ接続される。FIG. 6 is a block diagram showing another embodiment of the present invention. In this embodiment, a plurality of input/output pads 2 are arranged and arranged on the side of the chip l, a plurality of circuit blocks 3 and circuit elements 33 are arranged and arranged inside the chip l, and The gaps between the input/output pad 2 and the circuit block 3 and the circuit element 33 and the gap between the circuit block 3 or the circuit element 33 are used as wiring areas, and a plurality of flash programmable wiring elements are provided by threading through these gaps. Similar to the first embodiment, the voltage signal generated in the circuit element 31 is converted into a current signal by a voltage-current converter 32 and connected to another circuit block 3 or circuit element 33 of the circuit by a programmable wiring element. Ru. On the other hand, the voltage signal generated in the circuit element 33 is
The voltage signal is connected to another circuit block 3 or another circuit element 33 as it is.
以上の構成によれば、例えばアナログ値を他の回路ブロ
ックへ伝達する場合には電流信号を利用し、ディジタル
信号を他の回路ブロックへ伝達する場合には電圧信号を
利用することにより、必要な信号のみを電流信号に変換
し、回路の高密度化を計ると共に、信号の伝播特性も維
持することができる。According to the above configuration, for example, when transmitting an analog value to another circuit block, a current signal is used, and when transmitting a digital signal to another circuit block, a voltage signal is used. By converting only the signal into a current signal, it is possible to increase the density of the circuit and maintain the signal propagation characteristics.
なお、第3図に示すプログラマブルなアナログ回路を回
路要素として採用した場合には、さらに−層多様な機能
の定義が可能である。このように、本発明はその主旨に
沿って種々に応用され、種々の実施態様を取り得るもの
である。Note that when the programmable analog circuit shown in FIG. 3 is employed as a circuit element, even more diverse functions can be defined. As described above, the present invention can be applied in various ways and can take various embodiments in accordance with its gist.
[発明の効果]
以上の説明で明らかなように、本発明の集積回路によれ
ば、アナログ回路などのようにプログラマブルな配線要
素等による信号のレベル低下が問題となる任意の機能回
路を、その信号の正確な伝達を保証して、ユーザーが手
元でプログラマブルに定義可能にする。[Effects of the Invention] As is clear from the above description, the integrated circuit of the present invention can be applied to any functional circuit, such as an analog circuit, in which signal level reduction due to programmable wiring elements is a problem. Ensures accurate transmission of signals and is programmably definable at the user's fingertips.
第1図は本発明の一実施例を示す構成図、第2図、第3
図は回路要素の構成例を示す図、第4図は電圧電流変換
回路の構成例を示す図、第5図はその電圧電流変換回路
の特性図、第6図は本発明の他の実施例を示す構成図で
ある。
3・・・回路ブロック、4・・・配線領域(配線要素)
、31・・・回路要素、32・・・電圧電流変換器。
NDFig. 1 is a configuration diagram showing one embodiment of the present invention, Fig. 2, Fig. 3
4 is a diagram showing an example of the configuration of a voltage-current conversion circuit, FIG. 5 is a characteristic diagram of the voltage-current conversion circuit, and FIG. 6 is another embodiment of the present invention. FIG. 3...Circuit block, 4...Wiring area (wiring element)
, 31...Circuit element, 32...Voltage-current converter. N.D.
Claims (1)
素を備えてなる集積回路において、少なくとも1つの回
路ブロックが、少なくとも1つの回路要素および少なく
とも1つの電圧電流変換器を有し、 上記回路要素の電圧出力信号は上記電圧電流変換器によ
り電流信号に変換された後、 上記プログラマブルな配線要素によって任意の回路ブロ
ックの入力へ接続されることを特徴とする集積回路。(1) In an integrated circuit comprising a plurality of circuit blocks and a programmable wiring element, at least one circuit block has at least one circuit element and at least one voltage-current converter, and the voltage of the circuit element is An integrated circuit characterized in that an output signal is converted into a current signal by the voltage-current converter and then connected to an input of an arbitrary circuit block by the programmable wiring element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63041468A JPH01216623A (en) | 1988-02-24 | 1988-02-24 | Integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63041468A JPH01216623A (en) | 1988-02-24 | 1988-02-24 | Integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01216623A true JPH01216623A (en) | 1989-08-30 |
JPH0581089B2 JPH0581089B2 (en) | 1993-11-11 |
Family
ID=12609204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63041468A Granted JPH01216623A (en) | 1988-02-24 | 1988-02-24 | Integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01216623A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04148562A (en) * | 1990-10-12 | 1992-05-21 | Kawasaki Steel Corp | Integrated circuit |
WO2008059744A1 (en) * | 2006-11-13 | 2008-05-22 | Panasonic Corporation | Filter circuit, and receiving device and electronic device using the filter circuit |
JP2013009315A (en) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2013012731A (en) * | 2011-05-31 | 2013-01-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59175748A (en) * | 1983-03-25 | 1984-10-04 | Hitachi Ltd | Semiconductor integrated circuit device |
JPS61198919A (en) * | 1984-09-26 | 1986-09-03 | エキシリンク,インコ−ポレイテツド | Special mutual connection for form adaptable logical array |
JPS62256505A (en) * | 1986-04-30 | 1987-11-09 | Fuji Electric Co Ltd | Voltage/current converting circuit |
-
1988
- 1988-02-24 JP JP63041468A patent/JPH01216623A/en active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59175748A (en) * | 1983-03-25 | 1984-10-04 | Hitachi Ltd | Semiconductor integrated circuit device |
JPS61198919A (en) * | 1984-09-26 | 1986-09-03 | エキシリンク,インコ−ポレイテツド | Special mutual connection for form adaptable logical array |
JPS62256505A (en) * | 1986-04-30 | 1987-11-09 | Fuji Electric Co Ltd | Voltage/current converting circuit |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04148562A (en) * | 1990-10-12 | 1992-05-21 | Kawasaki Steel Corp | Integrated circuit |
WO2008059744A1 (en) * | 2006-11-13 | 2008-05-22 | Panasonic Corporation | Filter circuit, and receiving device and electronic device using the filter circuit |
US8208590B2 (en) | 2006-11-13 | 2012-06-26 | Panasonic Corporation | Filter circuit, and receiver and electronic device using the same filter circuit |
JP2013009315A (en) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2013012731A (en) * | 2011-05-31 | 2013-01-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US9490806B2 (en) | 2011-05-31 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2016195282A (en) * | 2011-05-31 | 2016-11-17 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JPH0581089B2 (en) | 1993-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4806804A (en) | Mosfet integrated delay line for digital signals | |
US20020101280A1 (en) | Programmable RC filter | |
JPH06303060A (en) | Gain control amplifier circuit | |
JPH01216623A (en) | Integrated circuit | |
JPH0334566A (en) | Cmos-ecl output buffer circuit | |
US4563669A (en) | Integrated digital/analog converter | |
JPS6313572B2 (en) | ||
JP2908123B2 (en) | Semiconductor device | |
JPS59211246A (en) | Analog ic master slice system | |
JPS6350209A (en) | Level shift circuit | |
JPH0472913A (en) | Output buffer circuit | |
JPH04138725A (en) | D/a converter | |
JPS6154717A (en) | Da converter circuit | |
JPS6222488B2 (en) | ||
JPS61274511A (en) | Cmos type semiconductor integrated circuit | |
JPH0215386Y2 (en) | ||
JPH0441374Y2 (en) | ||
JPS6143824A (en) | Logical integrated circuit | |
JPH03192919A (en) | Cmos integrated circuit | |
JPH0294912A (en) | Post filter | |
JPH03154421A (en) | Semiconductor integrated circuit | |
JPH03201175A (en) | Control device for terminal potential | |
JPS596615A (en) | Schmitt trigger circuit | |
JPS63253421A (en) | Constant voltage power supply device | |
JPS635620A (en) | Digital/analog converter built in semiconductor integrated circuit |