JPS635620A - Digital/analog converter built in semiconductor integrated circuit - Google Patents
Digital/analog converter built in semiconductor integrated circuitInfo
- Publication number
- JPS635620A JPS635620A JP14880986A JP14880986A JPS635620A JP S635620 A JPS635620 A JP S635620A JP 14880986 A JP14880986 A JP 14880986A JP 14880986 A JP14880986 A JP 14880986A JP S635620 A JPS635620 A JP S635620A
- Authority
- JP
- Japan
- Prior art keywords
- output
- semiconductor integrated
- integrated circuit
- digital
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 230000000737 periodic effect Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路に内蔵するディジタル/アナ
ログ コンバータ(以下、D/Aコンバータと呼称する
)に関するものでちる。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital/analog converter (hereinafter referred to as a D/A converter) built into a semiconductor integrated circuit.
従来の半導体集積回路に内蔵されたD/Aコンバータの
一例を第2図に示し説明する。An example of a D/A converter built into a conventional semiconductor integrated circuit is shown in FIG. 2 and will be described.
図において、2aはアナログ信号出力端子、2bは基準
電圧入力端子、2c、2d・・・・・−・・2jは抵抗
、2k。In the figure, 2a is an analog signal output terminal, 2b is a reference voltage input terminal, 2c, 2d...2j is a resistor, and 2k.
2t・・−・・・−・2nは選択ゲート、2o#2p・
−・−・・2rは第1 。2t...--2n is a selection gate, 2o#2p.
-・-・2r is the first.
第2・・・・・・・・第4のラッチ回路である。Second . . . Fourth latch circuit.
そして、抵抗2g〜2jの右端の電位は、それぞれ選択
ゲー) 2に〜2nによシミ源VaSか基準電圧入力端
子2bよシ入力した電位かを選択することが可能であシ
、この選択ゲー) 2](〜2nの制御はそれぞれ第1
〜第4のラッチ回路20〜2rに保持された値によシ行
なわれる。The potential at the right end of the resistors 2g to 2j can be selected from either the stain source VaS or the potential input from the reference voltage input terminal 2b to the selection game 2 to 2n, respectively. ) 2] (~2n control is the first
- This is carried out based on the values held in the fourth latch circuits 20-2r.
つぎにこの第2図に示す回路の動作について説明する。Next, the operation of the circuit shown in FIG. 2 will be explained.
まず、第1〜第4のラッチ回路20〜2rはデータバス
からのD/A変換値ヲ保持し、この保持された呟によシ
選択ゲー)2に〜2nが制御され、抵抗2g〜2jの右
端の電位が電源VBIか基準電圧入力端子2bよシ入力
した電位かのどちらかに決定される。First, the first to fourth latch circuits 20 to 2r hold the D/A conversion values from the data bus, and in response to the held data, the selection gates 2 to 2n are controlled, and the resistors 2g to 2j The right end potential is determined to be either the power supply VBI or the potential input from the reference voltage input terminal 2b.
つぎに、この決定された電位をもとに抵抗2c〜2」で
抵抗分割された電位がアナログ出力端子2aよ多出力さ
れる。Next, based on this determined potential, a plurality of potentials are divided by the resistors 2c to 2'' and outputted from the analog output terminal 2a.
上記のような従来の半導体集積回路に内蔵のD/Aコン
バータでは、ラッチの直によシアナログ出力信号を制御
しているため、正弦波や鋸歯状波などの周期的なアナロ
グ信号を得ることが困難でおるという問題点があった。The D/A converter built into the conventional semiconductor integrated circuit described above controls the analog output signal directly from the latch, so it is not possible to obtain periodic analog signals such as sine waves and sawtooth waves. The problem was that it was difficult to
この発明はかかる問題点を解決するため罠なされタモの
で、従来のD/Aコンバータの機能を維持し、かつ周期
的なアナログ出力を容易に実現することができる半導体
集積回路に内蔵のD/Aコンバータを得ることを目的と
する。The present invention has been made to solve these problems, and therefore, it is possible to maintain the functions of the conventional D/A converter and to easily realize periodic analog output. The aim is to obtain a converter.
この発明による半導体集積回路に内蔵のD/Aコンバー
タは、データバスからのD/A変換値を保持するラッチ
回路と、このラッチ回路の出力を設定値として基準電圧
入力端子からの電圧を抵抗分割するD/A変換部と、上
記データバスからのタイムカウントit−設定筐として
クロック入力をカウントするタイマ部とを備えた半導体
集積回路において、上記D/A変換部の設定値として上
記ラッチ回路からの出力または上記タイマ部からの出力
を切換え得るよう構成したものである。The D/A converter built into the semiconductor integrated circuit according to the present invention includes a latch circuit that holds the D/A converted value from the data bus, and a resistance division of the voltage from the reference voltage input terminal using the output of this latch circuit as a set value. and a timer unit that counts clock input as a time count setting box from the data bus. The output from the timer section or the output from the timer section can be switched.
この発明においては、D/A変換像定呟をラッチ回路か
らの出力またはタイマ部からの出力とに切換選択するこ
とによシ、従来のD/Aコンバータの機能全維持しかつ
周期的なアナログ出力を得ることができる。In this invention, by switching and selecting the D/A conversion image constant between the output from the latch circuit and the output from the timer section, all functions of the conventional D/A converter can be maintained and periodic analog You can get the output.
以下、図面に基づきこの発明の実施例を詳細に説明する
。Hereinafter, embodiments of the present invention will be described in detail based on the drawings.
第1図はこの発明による半導体集積回路に内蔵のD/A
コンバータの一実施例を示すブロック図である。FIG. 1 shows a built-in D/A in a semiconductor integrated circuit according to the present invention.
FIG. 2 is a block diagram showing an example of a converter.
図において、1aはアナログ信号出力端子、1bは基準
電圧入力端子、1c、1d・・・・・−1jは抵抗であ
る。In the figure, 1a is an analog signal output terminal, 1b is a reference voltage input terminal, and 1c, 1d...-1j are resistors.
1](,1t・・・・・−・・1nおよびIW+IX・
・・・・−・・1zはそれぞれ選択ゲート、10#1p
・・−・・・・・1rはデータバスからのD/A変換筺
を保持する第1.第2・・・・・−・・第4のラッチ回
路、1s*1t・・・・・・・・・1vはデータバスか
らのタイムカウント値を設定値としてクロック入力をカ
ウントするタイマ部を構成する第1〜第4のタイマであ
る。1](, 1t...--1n and IW+IX・
......1z is each selection gate, 10#1p
. . . 1r is the first . The second latch circuit, 1s*1t...1v, constitutes a timer section that counts the clock input using the time count value from the data bus as the set value. These are the first to fourth timers.
そして、抵抗1c〜1fと抵抗1g〜1jは、第1〜第
4のラッチ回路10〜1rの出力を設定値として基準電
圧入力端子1bからの電圧を抵抗分割するD/A変換部
’is成している。また、この抵抗1g〜1jの右端の
電位はそれぞれ選択ゲート1に〜1nによシミ源V88
か基準電圧入力端子1bよシ入力した電位かを選択する
ことができ、この選択ゲー)1に〜1nの制御信号は、
その前段に設けた選択ゲート1w〜1□によシ第1〜第
4のラッチ回路10〜1rからの出力または第1〜第4
タイマ18〜1vからの出力を選択することができる。The resistors 1c to 1f and the resistors 1g to 1j constitute a D/A converter 'is' which divides the voltage from the reference voltage input terminal 1b by using the outputs of the first to fourth latch circuits 10 to 1r as set values. are doing. In addition, the potentials at the right ends of these resistors 1g to 1j are applied to the selection gates 1 to 1n, respectively, to the stain source V88.
It is possible to select either the potential input from the reference voltage input terminal 1b or the potential input from the reference voltage input terminal 1b.
The outputs from the first to fourth latch circuits 10 to 1r or the first to fourth
Outputs from timers 18-1v can be selected.
つぎにこの第1図に示す実施例の動作を説明する。Next, the operation of the embodiment shown in FIG. 1 will be explained.
まず、選択ゲート1w〜1zKよシ選択ゲート1に〜1
nの制御信号として第1〜第4のタイマ13〜1vから
の周期的な出力信号を選択する。つぎに1この出力信号
を選択することによって、抵抗1g〜1jの右端の電位
の電源V8gと基準電圧入力端子1bよシ入力した電位
この切換を周期的に行うことができ、アナログ出力端子
1&からの出力は、正弦波や鋸歯状波などの周期的なア
ナログ信号として作用する。First, select gates 1w to 1zK and select gates 1 to 1.
Periodic output signals from the first to fourth timers 13 to 1v are selected as the control signal of n. Next, by selecting this output signal 1, it is possible to periodically switch the potential input from the power supply V8g at the right end potential of the resistors 1g to 1j and the reference voltage input terminal 1b, and from the analog output terminal 1 & The output of acts as a periodic analog signal, such as a sine wave or a sawtooth wave.
以上説明したように、この発明によれば、D/A変換の
設定値をラッチからの出力またはタイマからの出力のど
ちらかに切換可能としたものであるから、従来のD /
Aコンバータの機能を有し、かつ半導体集積回路に必要
な周期的なアナログ信号を容易に作ることができるので
、実用上の効果は極めて大でちる。As explained above, according to the present invention, the setting value of D/A conversion can be switched to either the output from the latch or the output from the timer, so it is different from the conventional D/A conversion.
Since it has the function of an A converter and can easily generate periodic analog signals necessary for semiconductor integrated circuits, it has an extremely large practical effect.
第1図はこの発明による半導体集積回路に内蔵のD/A
コンバータの一実施例を示すブロック図、第2図は従来
の半導体集積回路に内蔵のD /Aコンバータの一例を
示すブロック図である。
1aφ・・・アナログ信号出力端子、1b・・−・基準
電圧入力端子、1c〜1゛・・・・抵抗、1に〜」
1n・・・・選択ゲート、10〜1r ・・・・ラッチ
回路、1s〜1v・・・・タイマ、1w〜1z・・・・
選択ゲート。
代理 人 大岩増雄
第1図FIG. 1 shows a built-in D/A in a semiconductor integrated circuit according to the present invention.
FIG. 2 is a block diagram showing an example of a D/A converter built into a conventional semiconductor integrated circuit. 1aφ...Analog signal output terminal, 1b...Reference voltage input terminal, 1c~1゛...Resistor, 1~'' 1n...Selection gate, 10~1r...Latch circuit , 1s~1v...timer, 1w~1z...
selection gate. Agent Masuo Oiwa Figure 1
Claims (1)
るラッチ回路と、このラッチ回路の出力を設定値として
基準電圧入力端子からの電圧を抵抗分割するディジタル
/アナログ変換部と、前記データバスからのタイムカウ
ント値を設定値としてクロック入力をカウントするタイ
マ部とを備えた半導体集積回路において、前記ディジタ
ル/アナログ変換部の設定値として前記ラッチ回路から
の出力または前記タイマ部からの出力を切換え得るよう
構成したことを特徴とする半導体集積回路に内蔵のディ
ジタル/アナログコンバータ。A latch circuit that holds the digital/analog conversion value from the data bus, a digital/analog converter that divides the voltage from the reference voltage input terminal with resistance using the output of the latch circuit as a set value, and a time count from the data bus. A semiconductor integrated circuit comprising a timer section that counts clock inputs using a value as a set value, the semiconductor integrated circuit being configured to be able to switch between an output from the latch circuit and an output from the timer section as a set value for the digital/analog conversion section. A digital/analog converter built into a semiconductor integrated circuit characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14880986A JPS635620A (en) | 1986-06-25 | 1986-06-25 | Digital/analog converter built in semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14880986A JPS635620A (en) | 1986-06-25 | 1986-06-25 | Digital/analog converter built in semiconductor integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS635620A true JPS635620A (en) | 1988-01-11 |
Family
ID=15461194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14880986A Pending JPS635620A (en) | 1986-06-25 | 1986-06-25 | Digital/analog converter built in semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS635620A (en) |
-
1986
- 1986-06-25 JP JP14880986A patent/JPS635620A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3982172A (en) | Precision current-source arrangement | |
US4820943A (en) | Delay circuit of a variable delay time | |
JPH04165809A (en) | Ring oscillator | |
JPS635620A (en) | Digital/analog converter built in semiconductor integrated circuit | |
JPH0646707B2 (en) | Programmable logic element | |
JPH0338925A (en) | Digital/analog converter | |
JPH02124627A (en) | Clock driver circuit | |
JPS63116222A (en) | Clock signal switching circuit | |
JPH01126822A (en) | Programmable input circuit | |
US4191927A (en) | Mixing circuit for digital signals | |
JPH0515230B2 (en) | ||
JPH07154146A (en) | Integrated circuit for oscillation and oscillation circuit | |
JPH0430813Y2 (en) | ||
SU1307607A1 (en) | Device for searching for call signals | |
JP2557866Y2 (en) | Signal switching circuit | |
JPH02233014A (en) | Positive/negative signal generating circuit | |
JPH06176593A (en) | Shift register | |
JPH0254696B2 (en) | ||
JPS62100015A (en) | Biphase clock generator | |
JPS61287324A (en) | Frequency divider circuit | |
JPH01311723A (en) | Configurable logic element | |
JPH0426128B2 (en) | ||
JPS60145723A (en) | Jitter generator | |
JPH0828665B2 (en) | DA converter | |
JPH0718896B2 (en) | Level display circuit |