JPH0215379A - クロスバー変換器および方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は電算化したイメージ及びグラフィックス表示装
置におけるウィンドウ管理及びイメージ管理の分野、並
びにイメージの記憶装置及び記憶方法に関する。

（発明の概要） 本発明は、並列なイメージ・データを配列に書式化する
装置及び方法を含む。好適な実施例に示した装置おいて
は、３２ビット幅のラスタ走査データを用い、５ｘ４個
の８ビット画素の配列に変換するステートマシン（ｓｔ
ａｔｅ　ｍａｃｈｉｎｅ）の制御の下で複数個のＦＩＦ
Ｏ（先入れ先出しメモリ）とマルチプレクサを使用して
いる。

〔従来の技術〕 電算機によるイメージ処理及びグラフィックス装置にお
いては、相互に関連のあるなしは別としいくつかの異な
ったイメージをビデオモニター上に同時に表示し処理す
ることが必要である、または、望ましいことが良くある
。

例えば、建築の分野であれば、一つの物に対するいくつ
かの異なフた図面を一度に表示することができれば有用
である。また、シミュレーション訓練の場であれば、現
実の現場環境をシミュレートするために訓練生が対象物
、表示装置、プログラム出力をいくつか同時に見えるよ
うにする必要もあろう。

複数イメージの一斉表示を実現するために、電算機装置
にはウィンドウ機能として知られる概念が利用されてい
る。表示画面上の各ウィンドウは一つのイメージに対す
るビューボートとして作用し、各ビューボートに現われ
るイメージは別個のプロセスによりオペレーティング・
システムをとおして制御される。従来の７ｒｉ算機装置
においては、多数の矩形ウィンドウをモニター上に自由
に配列して表示することができる。つまり、ウィンドウ
どうしを隣合わせて、あるいは重ね合わせて表示するこ
とができる。ウィンドウによっては「ベン」や「ズーム
」なと゛の操作ができるものもある。ウィンドウ化（ｗ
ｉｎｄｏｗｉｎｇ　）技術を用いたグラフィック表示装
置の一例が、スコンク（Ｓｕｋｏｎｉｃｋ）らにより「
位置及び内容が任意である複数のビューボートを有する
グラフィック表示装置（ＧＲＡＰＨＩＣ５ＤＩＳＰＬＡ
Ｙ　ＳＹＳＴＥＭ　ＷＩＴＨＶＩＥＷＰＯＲＴＳ　ＯＦ
八へＢＩＴＲＡＲＹ　ＬＯＧＡＴＴＯＮ　ＡＮＤ　Ｃ０
ＮＴＥＮ）　Ｊなる名称で米国特許４，５３３，９１０
号に示されており、以下詳細に述べるように、それは参
照により本明細書に完全に含めである。

ウィンドウの操作及び管理は電算機のプログラマ−や設
計者にとって多くの問題となる。従来のイメージ及びグ
ラフィックス装置の多くは２つ以上のウィンドウを重ね
合わせて表示するが、そうした場合、前景に現われたウ
ィンドウが背景に現われたウィンドウの一部を部分的に
不明瞭にしてしまう。

ウィンドウどうしを重ね合わせたように見せるためには
、背景のイメージは覆われていない（見える）部分の輪
郭まで切り落としくクリップ）をしなければならない。

従来、ウィンドウの輪郭に合わせたイメージの切り落と
しには、覆われていない部分を「タイル」　（矩形の区
画）に分割するソフトウェアを応用している。そのウィ
ンドウ内で操作をする度に、そのウィンドウは、表示さ
れるイメージがウィンドウの覆われていない部分にだけ
現われるように、各タイルに対し交互に切り落としが行
なわれる。

その後前景のウィンドウが穆勤または削除された場合、
背景のウィンドウは元の形及び内容を回復するように修
復する必要がある。これについては従来、ウィンドウの
覆われた部分を再生するために必要な操作の「表示−覧
」をメモリに蓄えておき、重ね合わせが解除されたとぎ
にそれらの操作を復帰させて対応している。

タイル切り落とし及び表示−覧の復帰によりウィンドウ
の再生・修復は可能であるが、視覚的効果の点からも処
理装置の負荷の点からも時間的負担となる。更に、込み
入ったイメージや操作を含む場合には、タイル切り落と
し・表示−覧法は困難であったり不可能なことさえある
。カメラまたはその他の映像源からのイメージの実時間
人力を伴う操作の場合は特にそうである。

一方、ネモト（Ｎｅｍｏｔｏ）らにより米国特許４．６
４２，８２１号に開示されているようなハードウェアに
よる解決方法も公開されているが、これらの従来の解決
方法には、矩形の切り落とし領域に制限がある。参照文
献として、米国特許４，６４２，６２１号、Ｎｅｍｏｔ
ｏ他、名称「電算化断層Ｘ線写真装置のためのイメージ
表示装置（ＩＭＡＧＥ　ＤＩＳＰＬＡＹ　ＳＹＳＴＥＭ
ＦＯＲＣＯＭＰＵＴＥＲＩＺＥＤ　ＴＯＭＯ−ＧＲＡＰ
Ｈ５）を挙げるが、但し、これは以下詳細に述べるよう
に、本明細書に完全に含めである。

表示をウィンドウ化するために、表示中の画面リフレッ
シュ・メモリの映像データ出力からくるイメージ・デー
タの映像率（ｖｉｄｅｏ　ｒａｔｅ）を選択する方法も
他に考えられる。この方法によれば表示されているウィ
ンドウを効率よく操作できるものと思われるが、不利な
点も幾つかある。第一に、表示モニタの解像度が増すに
つれて、映像率でデータを計算し操作することが更に困
難になる。第二に、ビデオＲＡ　Ｍで構成されるイメー
ジ・メモリの線活動時間（ａｃｔｉｖｅ　１ｉｎｅ　ｔ
ｉｅ）内に任意の表示する画素を選択することは複雑な
問題である。第三に、通常は画面リフレッシュ・メモリ
のどの部分のデータも表示できる必要があることから、
メモリ全体を２ボー　１・化する必要があり、根本的な
費用増となる。画面大のイメージを多数操作する可能性
が求められる場合には、２ボート・イメージ・メモリの
費用が問題となり、手が出ないほど効果になることさえ
あり得る。

そこで、映像率によるウィンドウを速く効率的に処理す
る代替案があり、ウィンドウの切り落とし・修復操作を
素早く、仕つＣＰ　Ｌｌ負荷を最小に保って行なうこと
ができれば大いに望ましい。また、複雑な或は特殊なソ
フトウェア手法を必要とする事なく込み入った操作を行
なうことができるウィンドウ管理装置があれば便利であ
る。更に、イメージを任意の形のウィンドウに切り落と
すことができれば非常に望ましい。

念のため述べれば、「イメージ」という用語は当技術分
野においては実物から得られるデータによって規定され
るピクチャを指すために用いられることがあり、一方「
グラフィックＪは合成されるかまたはプログラムされた
ピクチャを言うために用いられることがある。本件を考
慮しここでは、用語「イメージ」を広義に用い、生成方
法やそのデータの発生元に関わりなく全てのピクチャを
指すものとする。

切り落とし、ウィンドウ化、及び一般のグラフィック処
理などの概念が分かる木が幾つか出ている。これらの他
に関連する概念に付いて特によく解説されているのは次
の木である。ＷＮｌｉａｍ　Ｍ。

Ｎｅｗｍａｎ及びＲｏｂｅｒｔ　Ｆ、　５ｐｒｏｕｌ共
著、「対話型コンピュータ・グラフィックスの原理（Ｐ
ｒｉｎｃｉｐｌｅｓ　　　　ｏｆ　　Ｉｎｔｅｒａｃｔ
ｉｖｅ　　ＣｏｍｐｕｔｅｒＧｒａｐｈｉｃｓ）　Ｊ　
　（第２版１０刷、マグロウ・ヒル出版社、二ニー・ヨ
ーク、１９８３）　；　Ｓｔｅｖｅｎｌ（ａｒｒｉｎｇ
ｔｏｎ著、「コンピュータ・グラフィックス−ブロク゛
ラミンク′　・アプローチＪ　（初版、マグロウ・ヒル
出版社、二ニー・ヨーク、１９８３）　：　Ｄｏｎａｌ
ｄ　Ｈｅａｒｎ　　及びＭ、　Ｐａｕｌｔｎｅ　Ｂａｋ
ｅｒ著、「コンピュータ・グラフィ・ンクス」　（プレ
ンティスホール・インターナショナル（英）、１９８［
ｉ）。前記の名称の本の内容は総て、各々以下詳細に述
べるように参照により本明細書に完全に含めである。

（実施例〕 ＩＳ）　ｍ要 本発明はハードウェアを用いてイメージ及びウィンドウ
の管理を行なう装置及び方法より成る。

本発明の装置及び方法の望ましい実施例はには、高速且
つ効率的ウィンドウ管理に寄与するいくつかの下位装置
（サブシステム）を含む。

一つの実施例においては、本発明の装置（システム）及
び方法はスクリーン・リフレッシュ・メモリ１０２及び
オフ・スクリーン・メモリ１０４を同時に利用すること
により、イメージ・アドレス翻訳及び／または高速コピ
ー操作を可能にしている。同時動作のスクリーン・リフ
レッシュ及びオフ・スクリーン・メモリ１０２．１０４
にょフて、本発明の装置及び方法は一つのウィンドウが
他を覆っている状況下であっても表示モニタ（示してい
ない）上の各々のイメージの完全なコピーを保有するこ
とが可能である。

もう一つの実施例においては、ＲＡＭを用いた自在形状
クリッパ１１２を具備し、イメージ・データが操作用の
ソフトウェアを用いることなく任意の形状に自動的に切
り落とされるようになっている。

本発明の装置（システム）及び方法の更なる実施例はＲ
ＡＭを用いた自在形状クリッパ１１２と同時動作のスク
リーン・リフレッシュ及びオフ・スクリーン・メモリ１
０２．１０４との両方を含んでいる。本発明の装置及び
方法では、カメラのような入力装置（示していない）か
らウィンドウを直接表示できるようにＩ１０クロスバ−
Ｒｊｈ　Ｂ２Ｏ２を利用することも可能である。

本発明のこれらのサブシステムは一つの画素デ−タ・バ
ス１１８を共用している。このバスは１６０ビット幅で
、２０個の８ビットの情報で定義される画素からなるグ
ループに対する画素情報の転送に使用できるので望まし
い。この画素データのグループは水平方向に５画素、垂
直方向に４画素の配列に都合良く編成される。この５ｘ
４画素のグループをパッチ（ｐａｔｃｈ　＞と言うこと
にする。一つの表示画面はこれらの矩形のパッチから成
り立っていると考えることができる。

典型的な高解像度表示モニタにおいては（図示していな
い）、水平な各行に１２８０画素、各列に１０２４画素
がある。従って、その画面は、２５６ｘ２５６個のパッ
チから成る一つの配列によって覆われ、更に各パッチは
水平方向５垂直方向４の画素から構成されることになる
。バッチ単位に処理することによって、本装置及び方法
の帯域幅を大いに広げる技術的特徴を容易に活かすこと
ができる。念のため述べれば、８ビット画素５ｘ８構成
のパッチが望ましいが、本発明は如何なる大きさのパッ
チに対しても、つまり一個ずつ（即ち、単一画素）でも
、各画素が何ビットで定義されていても機能する。

（ｂ）同時動作のオン・スクリーン及びオフ・スクリー
ン・メモリ 本装置の一実施例はオフ・スクリーン・メモリ１０４を
一個含んでいる。このオフ・スクリーン・メモリ１０４
を用いてイメージ・データをスクリーン・リフレッシュ
・メモリ１０２に書き込むと同時にその完全なコピーを
格納することができる。本発明の同時動作のオン・スク
リーン及びオフ・スクリーン・メモリの望ましい構成は
第１図の参照に更に良く理解されるものと思われる。

第１図にグラフィック・プロセッサ１００、スクリーン
・リフレッシュ・メモリ１０２、オフ・スクリーン・メ
モリ＋０４、スクリーン・リフレッシュ・メモリ・アド
レス生成器（ジェネレータ）１０６、オフ・スクリーン
・メモリ・アドレス生成器１０８、オフ・スクリーン・
メモリＸＹオフセット・ロジック１１０、自在形状クリ
ッパ１１２、及びＡＮＤゲート１１４を示す。

グラフィック・プロセッサ１００は基本的にはビット・
スライス型の中央処理装置であり、標準的なイメージ処
理とグラフィック機能を最適に行なうように設計されて
いる物である。グラフィック・プロセッサと言うものは
この分野で知られておりグラフィック・コントローラと
も言われている。

グラフィック・プロセッサ１００は本発明の装置及び方
法に対し制御信号及びデータ信号を供給する。供給され
る信号にはアドレス・データ・バス１１６、画素データ
・バス１１８、スクリーン・リフレッシュ・メモリ書込
許可（ライト・イネーブル）線１２０、オフ・スクリー
ン・メモリ書込許可線１２２、スクリーン・リフレッシ
ュ・メモリ読出許可（リード・イネーブル）線１２４、
オフ・スクリーン・メモリ読出許可線１２６、読出及び
書込許可線１３２．１３４、及び自在クリッパ制御線が
含まれている。

グラフィック・プロセッサはアドレス・データ・バス１
１６からデータを読み戻すことができるように（即ち、
このバスに関して双方向にデータを転送することができ
るように）設計されているものが望ましい。グラフィッ
ク・プロセッサとして望ましいものはデュ・ボン・シス
テムズＧＩＰで、デュ・ボン・ビクセル・システムズ社
（旧ベンチマーク・テクノロジー社）、在５　Ｐｅｎｒ
ｈｙｎＲｏａｄ、　　Ｋｉｎｇｓｔｏｎ−ｕｐｏｎ−Ｔ
ｈａｍｅｓ、　　５ｕｒｒｅｙ　　ＫＴＩ　　２ＢＴ。

Ｅｎｇｌａｎｄより人手可能である。

画素データ・バス１１８は１６０ビット幅が望ましい。

データ転送速度を速めるためには画素データはパッチで
アクセスすることが望ましい。第１図に示すように、画
素データ・バス１１８は、スクリーン・リフレッシュ・
メモリ１０２とオフ・スクリーン・メモリ１０４とに共
有されていて、一方のメモリがアクセスできるデータな
ら他方のメモリもアクセスできるようになフている。

スクリーン・リフレッシュ・メモリ１０２とオフ・スク
リーン・メモリ１０４とは別個の書込許回線１２０と１
２２を持っているので、グラフィック・プロセッサ１０
０は両メモリの両方にまたは片方だけに書き込むことが
できる。また、スクリーン・リフレッシュ・メモリ１０
２とオフ・スクリーン・メモリ１０４は同様に別個の読
出許可線１２４、】２６を各々持っている。ある与えら
れた時間にメモリ１０２．１０４の一方だけが読み出し
を許可される。

スクリーン・リフレッシュ・メモリの書込許可（ライト
・イネーブル）線１２０は、ＡＮＤゲート１１４によっ
て自在形状クリッパ１１２の出力と論理的にＡＮＤをと
られており、スクリーン・リフレッシュ・メモリに対し
有資格書込許可信号（線１２１に）を発生するようにな
っている。

ＡＮＤゲートの目的については本明細丹後出の「自在形
状クリッパ」の節で詳細に説明する。オフ・スクリーン
・メモリの書込許可線１２２は直接オフ・スクリーン・
メモリによって使用される。これらの読出及び書込許可
信号によって、読出及び書込制御線を経由してグラフィ
ック・プロセッサ１００から両メモリ１０２と１０４に
直接送られる実際の読出及び書込制御信号が有効となる
。

スクリーン・リフレッシュ及びオフ・スクリーン・メモ
リ１０２．１０４は、スクリーン・リフレッシュ・メモ
リ１０２だけが表示される事と潜在的に容量が異なる点
を除けば、グラフィック・プロセッサ１００の側から見
れば同一の機能を有する。これによって、グラフィック
・プロセッサ１００のソフトウェアから見えないように
、出所及び行き先メモリ１０２．１０４の選択が可能と
なる。スクリーン・リフレッシュ・メモリ１０２で可能
な操作は全てオフ・スクリーン・メモリ１０４において
も可能である。このように両方で可能な代表的なことは
、ブレーン・マスキング、ページ・モード・アクセス、
及びバッチ・ベースのプロセッサに対してはバッチ内の
画素を選択的に書き込みマスクすることである。

スクリーン・リフレッシュ・メモリ１０２は２ボートの
ビデオＲＡＭのメモリであることが望ましい。このメモ
リは表示モニタの画面上のイメージを再描画するために
使用される。この分野に精通していれば了解のことと思
われるが、このスクリーン・リフレッシュ・メモリのボ
ートの一つはイメージ・データの読み出しと書き込みに
使用し、他方のポートは映像表示モニタで観察されるイ
メージの形成に使用する。

本発明の装置（システム）及び方法の現在望ましいと思
われる実施例においては、リフレッシュ・メモリが１２
８０ｘ１０２４の高解像度画面にビット・マツプされて
いるものと仮定する。スクリーン・リフレッシュ・メモ
リで望ましいものはデュ・ボン・システムズｂＦｓフレ
ームスドア（フレーム記憶装置）で、デュ・ボン・ビク
セル・システムズ社、在５　Ｐｅｎｒｈｙｎ　Ｒｏａｄ
、　Ｋｉｎｇｓｔｏｎ−ｕｐｏｎ−Ｔｈａｍｅｓ、　５
ｕｒｒｅｙ　ＫＴＩ　２ＢＴ、　Ｅｎｇｌａｎｄより入
手可能である。しかしながら、適当なフレーム記憶装置
を使用しできることは言うまでもない。

オフ・スクリーン・メモリ１０４は動的ＲＡＭを用いて
設計されることが好ましいが、アクセス時間及びその他
の設計上配慮すべき条件を満たすものであれば他のメモ
リ装置を使用してもよい。

スクリーン・リフレッシュ・メモリ１０２とオフ・スク
リーン・メモリ１０４の両方とも二次元的にアクセスで
きるように設計することが望ましい。つまり、行（ロウ
）アドレス・ストローブ（ＲＡＳ）を用いてＸアドレス
を指定し、列（コラム）アドレス・ストローブ（ＣＡＳ
）を用いてＸアドレスを指定する。

オフ・スクリーン・メモリ１０４で望ましいものはデュ
・ボン・システムズｂＦｘフレームスドア・エクステン
ション（拡弓長フレーム記＋’Ｊ　装Ｍ　）で、デュ・
ボン・ピクセル・システムズ社、在５Ｐｅｎｒｈｙｎ　
Ｒｏａｄ、にｉｎｇｓｔｏｎ−ｕｐｏｎ−Ｔｈａｍｅｓ
、　５ｕｒｒｅｙにＴｌ　２ＢＴ、　Ｅｎｇｌａｎｄよ
り人手可能である。

アドレス・データ・バス１１６は、最低、スクリーン・
リフレッシュ・メモリかオフ・スクリーン・メモリの何
れか大容二の方の各メモリ位置をアクセスできるだけの
ビット幅でなければならない。メモリが二次元にアクセ
スされる場合、−度には一つの成分しかロードしない装
置においてはアドレス・データ・バス１１６はＸまたは
Ｙアドレスを運ぶだけのビット幅は必要としない。

我々が試験した実施例においては、アドレス・データ・
バス１１６の幅は１６ビットであったが、アドレス生成
器】０６．１０８、及びＸＹオフセット・ロジック１１
０にアドレスをロードし１２ビット・アドレスに変換し
た。Ｙアドレスには１６ビット・データ・バスの値の下
位１２ビットを使用した。Ｘアドレスには１６ビット・
アドレス・データ・バスの値の全部を使用し、モジュロ
５　変ＪＭ　Ｐ　ＲＯＭを通して、これで５ｘ４のパッ
チ配列が分かるが、１２ビットの出力を作り出した。バ
ッチを使用しないか、または各バッチの次元が１の自乗
である場合には、このモジュロ５変換器は省略すること
ができる。

オフ・スクリーン・メモリ１０４はスクリーン・リフレ
ッシュ・メモリ１０２より大きいことが望ましい。オフ
・スクリーン・メモリ１０４は一度の画面に開かれる可
能性のあるウィンドウの最大数に間に合う程度の大きさ
にするべきである。

我々が試験した一実施例においては、スクリーン・リフ
レッシュ・メモリ１０２は１２８０ｘ１０２４バイトで
あった。オフ・スクリーン・メモリ１０４は８ｘ　（１
２８０ｘｌ　０２４）バイト塩れるように設計した。我
々はオフ・スクリーン・メモリをスクリーン・リフレッ
シュ・メモリの８倍の大ぎさにすれば大抵の機能を達成
するのに十分であることを発見した。オフ・スクリーン
・メモリ１０４をスクリーン・リフレッシュ・メモリ１
０２より大ぎくすることによって、オフ・スクリーン・
メモリに完全な形で格納される各ウィンドウは任意の大
きさでよく、必ずしも画面の大きさと同じである必要が
ないので好都合である。

ウィンドウは画面の大きさより小さくても、大きくても
、または等しくても良いのである。更に、オフ・スクリ
ーン・メモリ１０４が大きくした場合、オフ・スクリー
ン・メモリのいろいろな部分からスクリーン・リフレッ
シュ・メモリにある一つのウィンドウに一連の高速コピ
ーを行なうことにより、アニメーションなどの操作が可
能とな（＞×下／！？＞色） る。格納できる完全なウィンドウの数はオフ・スクリー
ン・メモリの容量につれて増大すると言うことができる
。アドレス・データバス１１６はスクリーン・リフレッ
シュ・メモリのアドレス生成器１０６とオフ・スクリー
ン・メモリのＸＹオフセット・ロジック１１０とに共有
されている。

アドレス生成器（ジェネレータ）１ｏ６及び１０８はス
クリーン・リフレッシュ及びオフ・スクリーン・メモリ
のような二次元的にアドレス指定されるメモリに対しア
ドレスを生成するために使用される型の物である。アド
レス生成器はイメージ・メモリのＸＹ両アドレスを保持
するために別個のカウンタ１００２．１００４（第１０
図）、１１０２．１１０４（第１１図）を使用している
。これらのカウンタの一方または両方を数えることによ
って、イメージ・メモリにおける現在アドレス指定され
ている位置を二次元的に容易に移動することが可能であ
る。

我々が試験を行なった実施例においては、カウンタは１
２ビット幅であり、アドレス・データ・バスの構成が分
かる。グラフィック・プロセッサ１００はアドレス・デ
ータ・バス１１６から（オフ・スクリーン・メモリのア
ドレス生成器１０８の場合はＸＹオフセット・ロジック
を通して間接的に）何時でもカウンタ値を初期化するこ
とが可能である。

オフ・スクリーン・メモリが表示されているメモリを模
倣できるようにするためには、両アドレス生成器１０６
及び１０８は一緒にロートして数える必要がある。グラ
フィック・プロセッサ１００はメモリ・アシビレッシン
グに関係するいくつかの制御信号を９える。それは次の
通り；Ｘカウンタ・ロード許可１００８（メモリ・アド
レス生成器１０６．１０８の内部で列アドレス・カウン
タ１００２．１１０２にロードして使用される）５Ｙカ
ウン々・ロード許可１ｏ１ｏ　（メモリ・アドレス生成
器１０６．１０８の内部で行アドレス・カウンタ］００
４．１１０４にロードして使用される）、及び行／列ア
ドレス選択１０１２（列及び行アドレス間の選択に使用
され、またスクリーン・リフレッシュ及びオフ・スクリ
ーン・メモリによって行及び列のアドレス・タイミング
イエ号としても使用される）。

スクリーン・リフレッシュ及びオフ・スクリーン・メモ
リに対し直線的なアドレッシング方法を用いても良いが
、この構成はイメージやグラフィックの処理環境として
はあまり好ましくない。

次的アドレス可能なメモリを用いた場合、グラフィック
・プロセッサ１００またはその他のＣＰＵはメモリ・ア
ドレス線を直接的に具備するように使用するこができる
。この場合、アドレス生成器は省略できる。

ＸＹオフセット・ロジック１１０は第５図を参照すれば
分かりやすいと思われる。これには、２個のレジスタ５
０２，５０４　（Ｘ及びＹオフセット・データを保持す
るために使用される）、２：１マルチブセクサ５０６、
及びアトＩ／ス・データに前記オフセット値を加算する
（オフ・スクリーン・メモリのアドレス生成器１０Ｂに
ロードされる）ために使用される加算器５０８を含む。

我々が試験を行なった一実施例においては、Ｘ及びＹオ
フセット・レジスタ５１］２．５０４は１６ビット・レ
ジスタ（試験を行なった本実施例では１２ビットのみ使
用した）であり、マルチプセクサ５０６は１２ビット幅
の２：１マルチブセクサ５０６、加算器５０８は１２ビ
ット加算器であった。グラフィック・プロセッサ１００
がスクリ一ン・リフレッシュ及びオフ・スクリーン・メ
モリの両方に並行して書き込みを行なっているときは、
グラフィック・プロセッサは常に同期を取りながら両メ
モリに対するアドレス生成器にロードしカウントする。

しかし、スクリーン・リフレッシュ・メモリにス、１し
て、オフ・スクリーン・メモリに使用される実１遼のア
トし・スのオフセットを応用ソフトウェアから透過的に
常に■る必要がある。グラフィック・プロセッサ１００
は、希望の値を２個のオフセット・レジスタ５０２，５
０４にロードすることにより、ハードウェアでオフセッ
トを制御することができる。−度これを行なっておけば
、グラフィック・プロセッサ１００がＸまたはＹアドレ
スを両アドレス生成器にロードする度に、マルチブセク
サ５０６は適当なＸまたはＹオフセット（どちらのカウ
ンタがロードされたかに応して）を選択し、アドレスが
ＸＹオフセット・ロジックの出力線５１４を経由してオ
フ・スクリーン・メモリのアドレス生成器にロードされ
る前に加算器５０８はこのオフセットをアドレスに加算
する。

もしこのプロセッサがアドレスのＸとＹの両成分を同時
にロードすることが可能ならば、加算器は２個必要にな
るが、マルチブセクサは１個でよいことに注意すること
。直線的なアドレスを使用する場合には、オフセット・
アトｌメスの加算には単一のビット幅の広い加算器を使
用することになる。オフセット・レジスタ５０２．５０
４には負のオフセットをロードしてアドレスに加えるこ
とができるので望ましい。これにより、画面右寄りのい
くつかのウィンドウをオフ・スクリーン・、メモリの左
側近くに同時に格納することが可能となる。

代わりの構成として、オフ・スクリーン・メモリに対し
、アドレス生成器の後方に、単一のアドレス生成器と一
個のオフセット加算器を使用することも可能である。こ
の方法の利点は、唯一アドレスのロードに関しては余計
な時間的負担を受けないことである。一般に、アドレス
のロードはカウンタのインクリメントに伴うメモリのア
クセスはどは顕緊に起こらない。また、アドレス生成器
を独立して２個使用することは他の種々のアルゴリズム
に対して役に立つことがある。

ここで、第５．１１．１３、！４Ａ、及び１４Ｂ図を参
照してＭＵＸ　（マルチプセクサ）許可信−号の動作に
付いて説明する。

ＭＵＸ許可線（イネーブルライン）１４１０はオフセッ
トＭ　Ｕ　Ｘ　５０５及び読み戻しＭＵＸ１１０６の制
御に使用する。オフセットＭＵＸ５０６において、線１
４１０で送られるＭＵＸ選択信号により、ＭＵＸ５０５
はそのＸオフセット・レジスタからの入力（Ｘオフセッ
ト値）を出力するか、Ｙオフセット・レジスタからの入
力（Ｘオフセット値）を出力するかを選択する。ＭＵＸ
選択信号は都合良くグラフィック・プロセッサ１００上
のＰ　Ａ　Ｌ　１４０２　（ｐｒｏｇｒａｍｍａｂｔｅ
　ｌｏｇｉｃａｒｒａｙ）によって生成されており、こ
れにはＸカウンタ・読出許可線１４０４及びＸカウンタ
・ロード許可線１００８（何れも都合良くグラフィック
・プロセッサで生成されている）で送られる信号の論理
和を用いている。ＰＡＬ、１４０２内部の動作の論理表
現を第１４図Ｂに示す。

Ｘ及びＹカウンタ・ロード許可（イネーブル）線ｔｏｏ
ａ、１０１０はグラフィック・プロセッサ１００で生成
したＸ及びＹロード許可信号を運ぶ。これらの信号は装
置のアドレス生成器１０６．１０８内部のＸ及びＹカウ
ンタにロードさせるために使用する。Ｘ及びＹカウンタ
読出許可！、！ｉ！１４０４、！４０６はグラフィ・ツ
ク・プロセッサによって生成されたＸ及びＹカウンタ読
出許可信号を運ぶ。これらの信号を使うことにより、グ
ラフィック・プロセッサ１００ばオフ・スクリーン・メ
モリのアドレス生成器１０８からアドレスを読み戻す（
この過程は後述する）ことが可能になる。

ＭＵＸ選択信号（ＭＵＸ選択線１４１０（７））　（７
）場合、Ｘカウンタ読出許可またはＸカウンタ読出制御
信号が真となる度に、オフセットＭＵＸ５０６（第５図
）はそのＸオフセット人力を選択し、ｉｆ戻しＭＵＸ１
３０２（第１３図）はその列アドレス入力１１０６を選
択する。Ｘカウンタ読出許可またはＸカウンタ読出制御
信号が共に真テナイ場合、ＭＵＸ５０６及び１３０２は
各々Ｙオフセット及び行アドレス人力を選択する。言う
までもないが、Ｙカウンタ読出許可信号及びＹカウンタ
ｉｌＪ御信号の論理和を取ることによって、これら２つ
の信号の論理和に基づいて両ＭＵＸがＹオフセット及び
行アドレス入力を選択するように、両ＭＵＸを容易に制
御することも可能である。

アルゴリズムによっては、アドレス生成器からグラフィ
ック−プロセッサにアドレスを読み戻すことが要求され
ることがある。例えば、多角形を走査変換の目的に、終
点−覧（ｅｎｄｐｏｔｎｔ　１ｉｓｔ　）に基づいて点
を生成するべくアドレス生成器を使用することがある。

このような場合、オフ・スクリーン・アドレス生成器１
０８の方がリフレッシュ・メモリ・アドレス生成器ｆ０
６よりアドレス空間が大きいために、オフ・スクリーン
・アドレス生成器１０８を読み戻す方が望ましいのであ
る。そうすれば、リフレッシュ・メモリ・アドレス生成
器のアドレス範囲より大ぎい対象を生成することが可能
となる。とは言え、このために、オフ・スクリーン・ア
ドレスがＸＹオフセット・ロジックの現在のオフセット
値でオフセットを取られているという問題が起こる。こ
れによって、読み戻した値をリフレッシュまたはオフ・
スクリーン・アドレス生成器の何れかに再ロー・ドする
ために使用して、何れかのメモリに対象を生成すること
ができるのである。この問題を解決するために、ハード
ウェア減算器１３０４（第１３図）をオフ・スクリーン
・メモリ・アドレス生成器１０８からの読み戻り経路に
含め、オフ・スクリ−ン・メモリ・アドレス生成器１０
８のＸ及びＹアドレス出力から、Ｘ及びＹオフセット・
レジスタ５０２．５０４における現在のオフセット値を
自動的に減算を行なうようにしである。

読み戻しロジックに付いては第１３図を参照すれば理解
し易いものと思われる。読み戻しロジックは望ましいよ
うに減算器１３０４．２：１マルチブセクサ１３０２（
読み戻し用マルチブセクサ）、及び３状態バツフｙ１３
０６を含む。バッファ許可信号（バッファ許可信号線１
４０８の）はグラフィック・プロセッサ１００のＰＡＬ
１４０２（第１４図）によって生成される。

オフ・スクリーン・メモリの絶対（即ち、オフセットで
ない）アドレスを読み戻す場合は、読み戻しＭＵＸ１３
０２が列アドレス人力１１０６．６１行アドレス人力Ｉ
ＬＯ８の何れかを選択するようにＭＵＸ選択線１４１０
の信号を変化させる。これらのアドレスは減算器１３０
４の人力に交互に供給される。同様にして、ＭＵＸ選択
信号の制御下でＸ及びＹオフセットが減算器１３０４の
二つめの入力に供給される。読み戻しＭＵＸ１３０２と
オフセットＭＵＸ５０６は同じＭＵＸ選択線で制御され
ているので、Ｘオフセットは列アドレスと同時に減算器
に与えられ、ＹオフセットはＹオフセット・アドレスと
同時に減算器に与えられる。その結果減算器１３０４の
出力はオフ・スクリーン・メモリのオフセットでない列
または行（即ちＸ及びＹ）アドレスとなる。ＭＵＸ許可
イ３号（ＭＵＸ許可線１４１０の）の生成はこれまでに
説明した。ここで、バッファ許可信号（バッファ許可信
号線１４０８の）の生成と動作に付いて、第１３．１４
Ａ、１４Ｂ図を参照して説明する。

バッファ許可（イネーブル）信号は、読み戻しロジック
１４００が読み戻し情報をアドレス・データ・バス１１
６に乗せてグラフィック・プロセッサに読めるようにす
るために使用される。バッファ許可信号がＬｏｗの場合
、減算器１３０４の出力は３状態バッファ１３０６によ
ってアドレス・データ・バス１１６に乗せられる。バッ
ファ許可信号がＨｉｇｈの場合、３状憇バッファは高イ
ンピーダンス状態になる。言うまでもなく、バッファ１
３０６、減算器１３０４、及びマルチブセクサ１３０２
は全てオフ・スクリーン・メモリの全アドレヌ幅を収容
するに足るビット幅を持たなければならない。

バッファ許可（イネーブル）信号はグラフィック・プロ
セッサ１００上のＰＡＬ１４０２によって、Ｘカウンタ
読出許可及びＹカウンタ読出許可信号（線１４０４．１
４０６上の）の論理ＮＯＲとして生成される。グラフィ
ック・プロセッサ１００がオフ・スクリーン・メモリの
アドレスを読み戻そうとする度に、バッファ許可信号は
、Ｘカウンタ読出許可またはＹカウンタ読出許可信号を
次々に出して読み戻しデータがアドレス・データ・バス
に置かれるようにする。前記のように、アドレス・デー
タ・バス１１６は双方向なので、グラフィック・プロセ
ッサ１００はそこに現われるデータは全て読むことがで
きる。出力バッファ１３０６に許可を与える他、一連の
Ｘカウンタ読出許可及びＹカウンタ読出許可信号により
、Ｘ及びＹアドレス及びオフセット・データを正しく選
択することができる。バッファ許可信号は読み戻しの全
周期に渡って常に出ている。減算器１３０４はＴＩ　７
４ＡＳ１８１チツプ（テキサス・インスツルメントより
入手可能）を用いて望ましく設計されている。

本発明の同時動作スクリーン・リフレッシュ・メモリ／
オフ・スクリーン・メモリ装置（システム）及び方法は
、種々の構成において、動作許可を与えることが可能で
ある。グラフィック・プロセッサ１００は読み込みのた
めに何時でも両メモリの何れか一方を許可することがで
きる。ある時にどのメモリが選択されているかは応用ソ
フトウェアからは見ることができない。また、グラフィ
ック・プロセッサ１００は、どのメモリが読み出しに選
択されているかに拘らず、書き込みのために両メモリの
如何なる組合せも許可（一方のみ許可、両方許可または
禁止）することができる。許可のモードに応じて、グラ
フィック・プロセッサが読出及び書込の制御線に信号を
送ると、許可されたメモリは読み出されたり書き込まれ
たりする。

イメージをスクリーン・リフレッシュ・メモリ１０２の
中だけで処理したい場合、グラフィック・プロセッサ１
００の読み出し及び書き込み時にスクリーン・リフレッ
シュ・メモリ１０２を許可し、書き込み時はオフ・スク
リーン・メモリ１０４を禁止する。このモードにおいて
は、画素データは、スクリーン・リフレッシュ・メモリ
１０２とグラフィック・プロセッサ１００または画素デ
ータ・バス１１８上の何れかの装置との間を移動する。

画素データはオフ・スクリーン・メモリ１０４のデータ
入力端子に現われるが、メモリへの書き込みは起こらな
い。新しい画素データをスクリーン・リフレッシュ・メ
モリ１０２に書き込み、表示モニタを再描画するために
使用することができる。オフ・スクリーン・メモリ１０
４には依然として古い更新されていないデータが入って
いる。また、データを読みたければスクリーン・リフレ
ッシュ・メモリ１０２から読み出すことができる。

本発明のオフ・スクリーン・メモリのアクセス・モード
も同様に動作する。グラフィック・プロセッサ１００の
読み出し時及び書き込み時共に、オフ・スクリーン・メ
モリ１０４は許可され、書き込み時はスクリーン・リフ
レッシュ・メモリ１０２が禁止される。この動作モード
においては、画素データはオフ・スクリーン・メモリ１
０４との間のみを移動する。表示モニタはスクリーン・
リフレッシュ・メモリからの古い更新されないデータに
よって再描画される状態が続く。

したければ、オフ・スクリーン・メモリの８売み出しを
行なうこともできる。

注意しなければならないのは、スクリーン・リフレッシ
ュ及びオフ・スクリーンの両メモリに同時に書き込むこ
とはできるが、データは一度に一方のメモリからしか読
み出すことができないことである。仮に両メモリから同
時にデータを読み出すと、画素データ・バス１１８で干
渉が起きてしまう。

同時書き込みは、スクリーン・リフレッシュ・メモリ１
０２とオフ・スクリーン・メモリ１０４の両方に並行し
て書き込むことにより行なうことができる。部分的に見
えるいくつかのウィンドウを処理しながら、この構成が
利用できるので効果的である。本発明のこのような面に
よって、高速フーリエ変換、ヒストグラム、ラスター走
査、及び完全なイメージ・データ（オフ・スクリーン・
メモリに格納されている）に対する画素データの読み出
しを必要とするその他の操作などの処理が可能となる。

これらの処理の出力はスクリーン・リフレッシュ・メモ
リを用いて画面上に表示することかできる。オフ・スク
リーン・メモリは新しいイメージ・データと同時に更新
することが可能である。

その代わりに、最初の同時書き込みの後、オフ・スクリ
ーン・メモリを書き込み禁止にしても良い。言い替えれ
ば、新しいイメージ・データはオフ・スクリーン・メモ
リに元から在るイメージ・データに上書ぎしない。

元のイメージ・データをオフ・スクリーン・メモリの内
部に完全な形で残して置くと、変形する予定のイメージ
の変形前のコピーを保存する必要がある場合には非常に
役に立つことがある。例えば、イメージがいろいろに歪
得る場合、オフ・スクリーン・メモリにより従来の技術
に優る効果が得られる。これは、−数的に元のイメージ
から新たに歪んだイメージを形成する方が、既に歪んだ
イメージに対してデータに再操作を加えるよりはるかに
容易だからである。

ブロック・コピーを行なうときは、グラフィック・プロ
セッサ１００は書き込みでスクリーン・リフレッシュ・
メモリ１０２を許可し、読み出しでオフ・スクリーン・
メモリ１０４を許可する。

グラフィック・プロセッサ１００がアドレス・データ・
バス１１６にアドレス・データを発生したときく画素デ
ータは自動的にオフ・スクリーン・メモリ１０４から読
み出され、スクリーン・リフレッシュ・メモリ１０２に
書き込まれる。このことは、この二個のメモリが共通の
画素データ・バスを共有し、スクリーン・リフｌフッシ
ュ・メモリ１０２が書き込み許可されることを考えれば
容易に理解されよう。ブロック・コピーは、両メモリに
逆方向に読み出し及び書き込み許可を与えることによっ
て、スクリーン・リフレッシュ・メモリ１０２からオフ
・スクリーン・メモリ１０４に対しても行なうことが可
能である。

本発明の装置（システム）及び方法においては、ブロッ
ク転送動作はグラフィック・プロセッサ１００が実行す
るマイクロコートを使用することによフて行なっても良
い。

我々が試験を行なった一実陥例においては、両メモリ間
で毎秒１２０Ｍバイトの転送速度が達成された。マイク
ロコードによフて、デー・夕をどの方向にも転送するこ
とができ、出所及び行き先に対し矩形領域の大ぎさと位
置を自由に通訳することができる。二次元のバッチを用
いた場合には、転送はバッチの境界に沿って起こるはず
である。

この装置を使用することにより、グラフィック・プロセ
ッサ１００はブロック・コヒ゛−をする目的でイメージ
・データを読み出す必要はないことに注意することが必
要である。必要なのはメモリを正しく許可し、（必要な
場合には）ｘＹオフセット・ロジックを初期化し、そし
てアドレス・データを生成することだけである。

第１図より、本発明のアドレス・データ・バス１１６は
オフ・スクリーン・メモリのＸＹオフセット・ロジック
】１０に接続されていることが分かる。オフ・スクリー
ン・メモリのアクセス（８売み出しまたは書き込み）が
起こる前に、グラフィック・プロセッサ１００は決めら
れたオフセット値でそのＸＹオフセット・ロジックを初
期化することができる。グラフィック・プロセッサ１ｏ
。

からのアドレス情報はＸＹアドレス・ロジック１１０を
通るので、そのアドレス情報は前記の決められたオフセ
ット値でオフセットがとられる。

このオフセット値はいくつかの機能を果たす。

画素データの書き込み動作時には、オフ・スクリーン・
メモリ１０４に書き込まれるーｒメージ情報は、スクリ
ーン・リフレッシュ・メモリにおいてそれが現われる場
所以瀉のメ（り領域に自動的に翻訳される。これはＸＹ
オフセッ１−・ロジックをゼロ以外のオフセット値で初
期化することによって行なわれる。同様の原理はオフ・
スクリー）・・メモリ１０４の読み出し動作にも適用で
きる。Ｘ及びＹオフセット値が分かっているか、または
既にＸＹオフセット・ロジックにロードされている場合
、イメージ・データは、オフ・スクリーン・メモリ１０
４からスクリーン・リフレッシュ・メモリ１０２に直接
コピーされ、映像画面の希望の表示位置に現われるよう
に自動的に翻訳される。

本発明におけるオフセット機能の効果は第２及び３図を
参照すれば理解できよう。これらの図を用いて重ね合っ
ているウィンドウが表示されるところを例をあげて説明
する。一番目のウィン１ζつ２０２のイメージ・データ
は最初に本装置の同時書き込みモードを用いてスクリー
ン・リフレッシュ・メモリ１０２どオフ・スクリーン・
メモリ１０４の両方に書き込まれる。

一番目のウィンドウ２０２のイメージ・データはスクリ
ーン・リフレッシュ・メモリ１０２に書き込んで、その
左下の角がリフレッシュ・メモリの物理的な原点２０６
（即ち、メモリ・アト１、・スが０，０）からのオフセ
ットＸａ、Ｙａに置かれるようにする。一番目のウィン
ドウのイメージ。

データはオフ・スクリーン・メモリ１０４の画素データ
人力時カ所にも現われるであろう。書き込み周期の始ま
るｎｔにＸＹオフセット・ロジック１１０をオフセンｌ
−値（Ｘｃ−Ｘａ、Ｙｃ−Ｙａ）　　（第３図に示す）
で初期化することにより、オフ・スクリーン・メモリに
書き込まれたイメージ・データはその物理的原点３０２
からスクリー・ン・リフレッシュ・メモリ内のオフセッ
ト（Ｘａ、Ｙａ）ではなくオフセット（Ｘｃ、Ｙｃ）に
置かれる。

そし２で、二番目のウィンドウがスクリーン・リフレッ
シュ・メモリ１０２とオフ・スクリーン・メモリ１０４
の両方に同時アクセス・モードを用いて書き込まれる。

二番目のウィンドウのデータがスクリーン・リフレッシ
ュ・メモリ１０２に書き込まれるとき、物理的原点２０
４からのオフセット（Ｘｂ、Ｙｂ）が与えられ、一番目
のウィンドウ２０２に対し２つのウィンドウが重なり合
う場所にデータを上書きする。Ｘ、Ｙオフセット・ロジ
ックをオフセット値（Ｘｄ−Ｘｂ、Ｙｄ−Ｙｂ）を用い
て初期化することにより、二番目のウィンドウ２０４は
オフ・スクリーン・メモリの新しいオフセット値（Ｘｄ
、Ｙｄ）の位置に同時に書き込むことができ、二番目の
ウィンドウ２０４が一番目のウィンドウ２０２にデータ
を上書きしないようにすることができるので効果的であ
る。

書ぎ込み周期の終わったとき、リフレッシュ・メモリは
二番目のウィンドウ２０４に付いては完全なデータを、
一番目のウィンドウ２０２に付いてはおおわれていない
部分のみのデータを含んでいる。表示されるイメージは
、スクリーン・リフレッシュ・メモリから送られるので
、ウィンドウ２０２．２０４を重ね合っているように見
える。

オフ・スクリーン・メモリに格納されたイメージ・デー
タは両ウィンドウ２０２．２０４に対し完全なイメージ
・データである。つまり、オフ・スクリーン・メモリ１
０４は一番目のウィンドウの覆われている領域からデー
タを失っていないことになる。

本発明のこの過程は逆の場合も等しく作用する。仮に二
番目のウィンドウを表示から取り去るとする。これを行
なうためには、スクリーン・リフレッシュ・メモリ１０
２にある二番目のウィンドウのイメージに対するイメー
ジ・データに新しいデータを上書きする必要がある。こ
うすると、一番目のウィンドウのそれまで二番目のウィ
ンドウで覆われていた部分にすき間が残る。

この様子゛は第４図に示されている。このすき間を埋め
るために、従来の装置においては残フているウィンドウ
に対する表示リストを再実行し、それによって失われた
角を再生するのが普通である。ＸＹオフセット・ロジッ
クとブロック・コピー操作を用いることにより、一番目
のウィンドウに対するイメージ・データをそのすき間を
修復するために使用することが可能である。このために
しなければならないことは、ＸＹオフセット・ロジック
をオフ・スクリーン・メモリのオフセット値（Ｘｃ−Ｘ
ａ、Ｙｃ−Ｙａ）で初期化し、そのウィンドウの失われ
ている角をオフ・スクリーン・メモリ１０４からスクリ
ーン・リフレッシュ・メモリ１０２の適当なアドレス空
間へブロック・コピーすることだけである。

ＸＹオフセット・ロジックの現在望ましいと思われる実
施例は、レジスタとマルチブセクサの両方の機能を果た
す集積回路ＡＭＤ２９５２０を用いて設計されている。

また、２９５２０チツプに２つのＸＹオフセットを交互
に格納し、重ねてマルチプセクサ機能を行なわせる方法
も可能である。ＡＭＤ２９５２０はカリフォルニア州す
ニヴエイルのＡｄｖａｎｃｅｄ　Ｍｉｃｒｏ　Ｄｅｖｉ
ｃｅ社製である。

本発明のオフ・スクリーン・メモリ１０４がスクリーン
・リフレッシュ・メモリ１０２より容量が大きい場合、
表示画面の境界線に合わせてイメージを切り落とす準備
をするべきである。オフ・スクリーン・メモリに蓄えら
れたイメージがスクリーン・リフレッシュ・メモリより
大きい場合の例を用いて、画面検出型の切り落とし回路
が必要であることを説明する。仮にそのようなイ、メー
ジをスクリーン・リフレッシュ・メモリにコピーしたと
すれば、スクリーン・リフレッシュ・メモリのアドレス
・カウンタは環状に（即ち、アドレスの上限を越えると
ゼロに戻る）なってしまい、画面に表示されるイメージ
も巻ぎ返って見えることになる。

対象が画面の境界線を越えて描かれているような状況に
おいては、従来の画面検出型クリッパを用いて画面の巻
き返しを防ぐことができる。このようなりリッパの例は
Ｎｅｍｏｔｏ他による米国特許第４．６４２，６２１号
に見られる。

画面検出型クリッパで望ましいものとしては、デュ・ボ
ン・ビクセル・システムズｂＦｘ拡張フレ−ム記憶装置
が利用可能で、デュ・ボン・ビクセル・システムズ社、
在５　Ｐｅｎｒｈｙｎ　Ｒｏａｄ、　Ｋｉｎｇｓｔｏｎ
−ｕｐｏｎ−Ｔｈａｍｅｓ、　５ｕｒｒｅｙ　ＫＴＩ　
２ＢＴ、　Ｅｎｇｌａｎｄより入手可能である。

前記の望ましい画面検出クリッパはハードウェアのクリ
ッパで、オフ・スクリーン・メモリのオフセット・アト
Ｉノスを設定された矩形領域と比較するためのハードウ
ェア・コンパレータを４個使用した物である。巻き返し
を防ぐには、前記矩形領域をリフレッシュ・メモリの物
理アドレスの大ぎさに永久的に設定することによって可
能である。この画面検出クリッパはオフ・スクリーン・
メモリのアドレス生成器１０８（これはスクリーン・リ
フレッシュ・メモリのアドレス生成器１０６よりビット
幅が大きい）が生成するオフセット・アドレスを使用し
て、オフ・スクリーン・メモリのアドレス空間全体にわ
たって巻き返しを防ぐ。

試験を行なった実施例では、オフ・スクリーン・メモリ
のアドレス範囲はＸ方向に−５から＋１５に％Ｙ力方向
−８から＋８Ｋ（スクリーン・リフレッシュ・メモリの
アドレス範囲に対して測定）である。画面の全ての縁で
巻き返しが防ぐことができるように、アドレス範囲には
負の領域を含むことが望ましい。

実際のオフ・スクリーン・アドレスは現在のＸＹオフセ
ット値によりオフセットをとられていることに注意が必
要である。従って、オフセット値がオフセット・レジス
タにロードされたときは、ソフトウェアも画面検出クリ
ッパの値を元の値の変化分と同じ量だけ調節する必要が
ある。これは切り落とし領域をリフレッシュ・メモリの
物理アドレス空間に固定しておくために必要である。な
ぜなら、前記クリッパは物理的に、現在のオフセラトイ
直でオフセットをとられているオフ・スクリーン・アド
レスを使用するからである。

（以　下　余　白） 画面検出クリッパが、現在のリフレッシュ・メモリ・ア
ドレスが物理リフレッシュ・メモリ領域を越えているこ
とを検出すると、出力を論理ゼロに設定する。その他の
場合はこの線に論理的なゼロを出力する。この出力線は
スクリーン・リフレッシュ・メモリ１０２への書込許可
信号を有効にすることによってスクリーン・リフレッシ
ュ・メモリに書き込みを許可するために使用される。画
面検出クリッパが論理ゼロを出力した場合、スクリーン
・リフレッシュ・メモリ書込許可は禁止状態に保たれる
。画面検出クリッパが論理１を出力した場合、スクリー
ン・リフレッシュ・メモリは（他に許可を与える信号が
ある場合には、それらの全てが正しく設定されたとして
）書き込みが許可される。

（Ｃ）　ウィンドウの操作及び修復 本装置により、設計者及びプログラマはいくつかの重要
な機能を極めて高速に処理することができるようになる
。とりわけウィンドウの操作と修復がそうである。

ウィンドウの修復に伴う処理も大体説明に含めてきた。

まず、背景にあるイメージのウィンドウはスクリーン・
リフレッシュ・メモリとオフ・スクリーン・メモリに同
時に書き込まれる。この書き込み中に、オフ・スクリー
ン・メモリに与えられるアドレスは、最初のイメージが
スクリーン・リフレッシュ・メモリに置かれる位置とは
異なったメモリ位置に置かれるようなＸ及び／またはＹ
の値だけスクリーン・リフレッシュ・メモリのアドレス
からオフセットをとられている。

次に、前景の（覆っている）ウィンドウはスクリーン・
リフレッシュ・メモリとオフ・スクリーン・メモリに同
時に書き込まれる。オフ・スクリーン・メモリに与えら
れるアドレスは、やはり、スクリーン・リフレッシュ・
メモリに与えられるアドレスからオフセットがとられて
いる。この場合、オフ・スクリーン・メモリに用いられ
るオフセットはこの２つのウィンドウのお互いからのオ
フセットとなり、またオフ・スクリーン・メモリ内の他
のすべてのウィンドウからのオフセットとなり重なり合
う領域がないことは重要である。

この分野に精通していれば分かることであるが、全ての
ウィンドウをオフ・スクリーン・メモリにオフセット・
アドレスで書き込む必要はない。必要なことは、オフ・
スクリーン・アドレスどうしが、ウィンドウが重なり合
うことのないように、車にお互いにオフセットがとねで
いる事だけである。

前景の（Ｎっでいる）ウィンドウが移動または削除され
た場合背景の（部分的に覆われている）ウィンドウを修
復するためには、覆われている部分をスクリーン・リフ
レッシュ・メモリの適当なアドレスへブロック・コピー
で戻してやる。オフセット・レジスタにオフセットの初
期値をロードすることにより、そのオフセットはブロッ
ク・コピー中に効率的に減算（または、オフセットが負
の場合には加算）が行なわれる。

同様に、オフ・スクリーン・メモリは背景及び前景のウ
ィンドウの相対位置を変更（即ち、背景を前景に持って
きたり、その逆にしたり）することにも使用することが
できる。これは前記のように初期のメモリ書き込みを行
なう（オフ・スクリーン・メモリ内の何れも完全なウィ
ンドウに対するイメージ・データを新たに書き込む）こ
とによってなされる。どのウィンドウが上にあるかを変
更したい場合は、上の移動するウィンドウに対する重複
領域をオフ・スクリーン・メモリからスクリーン・リフ
レッシュ・メモリの重複している（上書きされている）
領域にブロック・コピーを行なう６更に前景から背景に
戻すには、その隅の部分をオフ・スクリーン・メモリの
新たに背景となるウィンドウ領域からスクリーン・リフ
レッシュ・メモリにコピーする。

オフ・スクリーン・メモリによるウィンドウ操作の例は
この他に次のとおりである。

オフ・スクリーン・メモリの異なる部分からウィンドウ
へのコピーを繰り返すことによるアニメーションの生成
。

スクリーン・リフレッシュ・メモリをクリアし、全ての
ウィンドウをオフ・スクリーン・メモリから優先度の低
い順に完全にコピーすることによるウィンドウの位置及
び大きざの変更。

クリアした後に、ウィンドウ移動後の画面の修復に必要
なイメージの部分を選択してコピーすることによる、ウ
ィンドウの大きさ及び位置の変更。

（ｄ）自在形状クリッパ 多くのイメージ及びグラフィック装置においては、切り
落とす必要があったり切り落としたいと思うことがある
。切り落とす場合、希望の輪郭に合わせるためにイメー
ジの表示が部分的に禁止されるのが普通である。そして
、ソフトウェアでなされるため、一般に低速で複雑であ
る。切り落としはハードウェアで行なうこともできる。

本発明の装置（システム）及び方法は、好ましくなるよ
うに、画面上の許可及び禁止領域の地図をＲＡＭに格納
して使用することにより動作する自在形状クリッパ（Ａ
ＳＣ）を採用している。書き込みの間じゅう、スクリー
ン・リフレッシュ・メモリへ送られるアドレスを用いて
前記地図が自動的にアクセスされる。地図の内容によっ
て、その書き込み動作が効果を表わすのを許すかどうか
が決定される。本自在形状クリッパは、任意の形状を前
記ＲＡＭの地図に書き込むことができるので、どんな輪
郭が与えられてもイメージを切り落とすことができる利
点は見逃せない。

自在形状クリッパの一実施例は８個のＲＡＭを含み、そ
の各々が表示画面の完全な地図を有しており、その内−
つは活動中のウィンドウに関するものである。そのウィ
ンドウの見える領域は論理１として格納されており、画
面のその他の部分は論理Ｏとして格納されている。これ
らのＲＡＭをアクセスすることによって、８個までの表
示されたウィンドウは自動的に切り落とされる。各処理
ですべきことは、そのウィンドウに対応したＲＡＭをア
クセスするだけである。この切り落とし操作は自在形状
クリッパによって自動的の行なわれる。

第１図を参照すれば自在形状クリッパの動作は良く理解
されよう。イメージ処理が開始される度に、本コンピュ
ータ装置のグラフィック・プロセッサ１００は、そのウ
ィンドウに対応する切り落とし地図を持つ自在形状クリ
ッパ内部のＲＡＭを選択する。スクリーン・リフレッシ
ュ・メモリのアドレス・生成器１０６がスクリーン・リ
フレッシュ・メモリ１０２のアドレス指定を開始すると
き、そのアドレス情報は自在形状クリッパにも与えられ
る。

自在形状クリッパ内部では、前記スクリーン・アドレス
情報は選択されたＲＡＭをアクセスするのに使用される
。このＲＡＭはアクセスされたスクリーン・リフレッシ
ュ・メモリの各位置に対し一ビットの情報を出力する。

この情報はスクリーン・リフレッシュ・メモリの書込許
可信号と論理積がとられる。自在形状クリッパのＲＡＭ
の地図が論理１を含むアドレスに対して、スクリーン・
リフレッシュ・メモリ１０２は書き込みが許可される。

前記ＲＡＭの地図が論理０を含むアドレスに対しては、
スクリーン・リフレッシュ・メモリ１０２は書き込みが
許可されない。

１６０ビット・データ・バスを使用することにより、自
在形状クリッパのＲＡＭ地図はスクリーン・リフレッシ
ュ・メモリより小さくすることができる。各周期に５ｘ
４画素からなるバッチがアクセスされる場合、表示画面
は６４に個の別々にアドレス指定可能な場所からなり、
これによって各自在形状クリッパＲＡＭに必要な大きさ
は１ビット単位の６４Ｋに減らされる。

我々は高解像度モニタにこのようなバッチを用いても、
バッチの境界線上に置かれるのはウィンドウの境界線だ
けであるため、イメージの切り落としには知覚できるほ
どの影うはないことを発見した。これによる解像度はウ
ィンドウの大きさ及び位置のなめらかに変化させるに足
るほど微細である。更に微細な繊細さが必要な場合は、
より大きな地図用ＲＡＭを用いて、画面上の各画素を別
々にアドレス指定すればよい。

自在形状クリッパ内のＲＡＭは速さの点からスタティッ
ク型が望ましい。自在形状クリッパ１１２においては、
イメージ・データが書き込み準備される前までにリフレ
ッシュ・メモリが許可または禁止されるのを保証するた
め、リフレッシュ・メモリのアクセス周期に遅延書き込
みを利用している。この原理は第６及び７図を参照すれ
ば、分かりやすいものと思われる。

第７図は自在形状クリッパ・ロジックのブロック図であ
る。２個の８ビット・ラッチ７０２．７０４は８ビット
の行及び列アドレスをラッチし、１組の１６ビット幅の
内部アドレス・バス７０６を形成するのに使用される。

８ビット・ラッチの一方は行アドレス・ストローブ（Ｒ
ＡＳ）６０２に同期してラッチするように設け、他方は
列アドレス・ストローブ（ＣＡＳ）６０４に同期してラ
ッチする必要がある。これはＲＡＳ及びＣＡＳを直接用
いて、またはこの技術分野でよく知られている（ような
）タイミング・ロジックを追加して行なわれる。

スタティックＲＡＭ７０８．７１０．７１２．７１４．
７１６．７１８．７２０．７２２は少なくても６４Ｋｘ
ｌが望ましく、例えば米国カリフォルニアのＩＤＴより
人手可能なＩＤ７７１８７のような型である。各スタテ
ィックＲＡＭはデータ人力、データ出力、１ビット・チ
ップ選択人力、１ビット書込許可人力、及びアドレス人
力を含む。ＲＡＭ全体のデータ出力ビンはチップ出力線
１３０に一緒に接続されている。

望ましい実施例においては、自在形状クリッパ（ＡＳＣ
）１１２の動作は次のものによって制御される。即ち、
１個のモード・ビット（即ち、線７２４のチップ／書込
モード・ビット）□ＡＳＣを「チップ」モードまたは「
書込」モードの何れかに設定する、８個の選択ビット７
２８□各ビットは各々のＲＡＭに対応しており切り藩と
しの際には１つのＲＡＭを選択し書き込みの際にはＲＡ
Ｍどうしの任意の組合せを選択する、及び８個のデータ
・ビット７２６−書込モードにおいて書き込まれるデー
タを各ＲＡＭに供給する。チップ／書込モード・ビット
（線７２４）は全てのＲＡＭの書込許可ビンに接続され
ている。

これら１７個の制御ビットは都合良く全てグラフィック
・プロセッサ１００から出ており、自在形状クリッパの
制御線１２８で送られる。我々が試験を行なった実施例
においては、チップ選択線７２８はグラフィック・プロ
セッサ１００内臓のプログラマブル・ロジック・アレー
（ＰＡＬ）７３０によって生成した。前記モード・ビッ
トは前記ＰＡＬへの入力として使用した。

ＰＡＬ７３０はチップ／書込モードビット（線７２４）
をゲート信号として使用し、ＲＡＭどうしの競合を避け
るためにクリッパがチップ・モードの時に単一チップの
みに対して許可を出すことを保証している。チップ・モ
ードの場合、使用されるウィンドウ切り落としバタンを
保有しているＲＡＭは書き込み許可はされないが絶えず
チップ許可される。その他のＲＡＭは全てチップ許可さ
れないので、選択されたＲＡＭだけがクリッパ出力線１
３０を駆動する。書込モードにおいては、ＲＡＭの任意
の組合せに対して書き込みを行なうことができる。

これを行なうためには、全てのＲＡＭをチップ／書込モ
ード線７２４によって常に書込許可を与えておくと、Ｒ
ＡＭに書き込むときには単にチップ許可を出すだけでよ
い。プロセッサは８本の制御線をマスク・バタンとして
使用し、ＰＡＬに８個のチップ許可７２８の任意の組合
せを出力させる。更に、前記ＰＡＬはまた書込モードに
おいてチップ許可６１６の時間を調節しくグラフィック
・プロセッサからのタイミング・パルスを都合良く用い
て）、アドレス・ラッチが有効なデータ（第６図参照）
をラッチした時のみＲＡＭに許可を与える（と共に書き
込む）ようにする。プログラマブル・アレーのプログラ
ム方法はこの分野に精通していれば良く分かる。

また、そうするかわりに、１７個の制御ビットを全てＡ
ＳＣに直接通し、ＰＡＬを省略することも可能である。

しかしこの場合、チップ許可信号が１個でも書込許可信
号と同じタイミングで出ることのないように、また書込
モードのチップ許可のタイミングが保証されるように、
グラフィック・プロセッサ１００をプログラムするよう
に注意しなければならない。

第６図を参照すれば、切り落とし動作の実際のタイミン
グ、及びＡＳＣにお・いてスタティック（ダイナミック
との対比として）ＲＡＭを用いる理由が理解し易い。第
６図はスクリーン・リフレッシュ・メモリ１０２への遅
延書き込みのタイミング図である。チップ動作を行なう
ためには、２個の８ビット・ラッチ７０２，７０４には
最初にアドレス・バス１２７（第１図）から行及び列ア
ドレスをロードしなければならない。

第６図から分かるように、列アドレスは通常、行アドレ
スより遅れ、遅延書ぎ込み６０６のための書込許可パル
ス（線１３４）の約４０ｎｓ前に現れロードされる。フ
レーム格納メモリ（即ちスクリーン・リフレッシュとオ
フ・スクリーン・メモリ）への書込パルスが発生する前
にＡＳＣが直ちに動作準備を完了し出力を生成すること
ができるように、チップ選択７３２（そして当然チップ
許可７２８）及びその他の制御信号は書込周期に先行し
て設定を行なう必要がある。ＡＳＣは約４０ｎｓの間に
、書込許可ビット（線１２０）を有効にしスクリーン・
リフレッシュ・メモリ１０２の所で安定させなければな
らないことが第６図から分かる。このためには、約４０
ｎｓからＡＮＤゲート１１４の伝送遅延時間（約５ｎｓ
。

第１図参照）とラッチ７０４の伝送遅延時間（約Ｉｏｎ
ｓ）とを引いた時間内に、データをＡＳＣの選択された
スタティックＲＡＭの出力ビンに出し安定させなければ
ならない。

ＡＳＣのＲＡＭに要求される速さをできる限り得るため
に、列アドレス・ラッチ７０４はＤ型レジスタではなく
、透過型ラッチである。ラッチ・トリガ信号はＣＡＳ自
体ではないが列アドレスが有効になる僅か前にそのラッ
チを許可する関連したタイミング信号である。従って、
アドレス生成器からの列アドレスは有効になると、ただ
ちに前記透過型ラッチを直接通過して、Ｄ型レジスタの
通過で現われるクロック動作による遅延を避けるように
する。行アドレス・ストローブにはきわどいタイミング
要素がないので、行アドレス・ラッチ７０２はＤ型ラッ
チでも透過型ラッチでもよい。試験を行なった実施例で
はラッチ７０２はＤ型ラッチであった。

現在は、これらの時間的制約を満足し得るスタティック
ＲＡＭで高価でないものが入手できる。

それほど高くないダイナミックＲＡＭやその他の装置で
やはりこれらの制約を満たすものが出て来るものと予想
している。従って、前記スタティックＲＡＭは十分なタ
イミング特性のＲＡＭであればどんな物でも代用できる
ものと思われる。言うまでもないが、第７図の回路は更
に大きいＲＡＭを実装するように容易に変更し、切り落
としの繊細度（現在の実施例では５ｘ４パツチ）を増す
ようにしてもよい。

或は前記の代替方法として、よりアクセスの遅いＲＡＭ
を使用しなければならない場合には、フレーム格納ＲＡ
Ｍのアクセス周期時間を延長する（より長くする）こと
もできる。しかし、この方法は更に速い（即ち高速スタ
ティック）ＲＡＭを用いるより好ましいとは言えない、
というのは装置の性能が低下しがちになるという点であ
る。

自在形状クリッパ１１２はソフトウェアの総体的負担を
一切掛けずにプログラムできるので効果的である。スク
リーン・リフレッシュ・メモリ１０２が初期化されたと
き、自在形状クリッパ１１２内部のＲＡＭも全ＲＡＭ内
の全メモリ位置が論理Ｏを含むように初期化することが
できる。

ウィンドウ領域のクリアに先立ち、自在形状クリッパ１
１２内部のＲＡＭに書き込みを許可してもよい。スクリ
ーン・リフレッシュ・メモリ内部のアドレス指定された
全ての位置（これはウィンドウ領域に対応する）に対し
、グラフィック・プロセッサ１００は、自在形状クリッ
パ内のそのウィンドウへの切り落としパタンを保持する
べく選択されたＲＡＭの対応するアドレスに論理１の書
き込みを開始する。このようにして、操作中のウィンド
ウまたはその処理に関わる諸ウィンドウが自動的に作成
される。

最初のウィンドウに覆い重なる新しいウィンドウが開か
れた場合、最初のウィンドウ地図があるＲＡＭは新しい
輪郭に合わせて自動的に修正することができる。これを
行なうには、クリッパＲＡＭ全てに書き込みを許可し、
前記ウィンドウのＲＡＭに対するデータ・ビットを論理
０の設定し、その他のクリッパＲＡＭに対するデータ・
ビットを論理Ｏに設定する。前記ウィンドウのアドレス
がアドレス・バス１２７に現われたときに、論理１はそ
のウィンドウのクリッパＲＡＭのアドレス指定された領
域に書き込まれ、一方論理０はその他のクリッパＲＡＭ
のアドレス指定された領域に書き込まれる。新しいウィ
ンドウが古いウィンドウに覆い重なるアドレス領域はそ
にために上書きされ、覆い隠されたウィンドウが新しい
ウィンドウ領域にデータを書くのを防ぐようにする。

（ｅ）画素データ・バス上の広帯域幅Ｉ１０画素データ
・バスを、１６０ビット幅の望ましい形式で、用いてＩ
１０装置に対し広い帯域幅を達成することができる。Ｉ
ｌｏに対しこの画素データ・バスを用いることにより、
オフ・スクリーン・メモリ及び自在形状クリッパの便利
さを高解像度ビット・マツプ表示モニタ上の実時間映像
ウィンドウ処理に活かすことができる。パッチ・クロス
バ−変換器を用いて標準入出力装置の並列入力をパッチ
形式（例えば８ビット５ｘ４構成など）に変換してもよ
い。このようにして変換されたＩ１０データはオフ・ス
クリーン・メモリや自在形状クリッパが高転送速度で使
用することができる。

第８図を参照すればＩ１０データの画素データ・バスへ
の入り口が最もよく分かる。本発明のクロスバ−変換器
は画素データ・バスをスクリーン・リフレッシュ・メモ
リとオフ・スクリーン・メモリと共に共有している。望
ましい実施例においては、クロスバ−変換器は３２ビッ
トの並列Ｉ１０データ（従来の直線的輝線操作形式の）
を輝線走査の連続である２次元バッチ（望ましいように
各画素が８ビット・データで定義される５重４画素構成
にした）に変換するために使用している。

３２ビットＩ１０制御器８０２及びクロスバ−変換器８
００は、グラフィック・プロセッサのマイクロコードを
用いて行なうのが望ましいが、グラフィック・プロセッ
サ１００の制御下におく必要がある。これを特徴とする
一実施例ではマイクロコードの１個のビットをステート
・マシーンのクロックを許可及び禁止するために充てる
必要がある。マイクロコードの二つ目のビットをデータ
の流れをＩ１０制御器に入る及び／またほから出る方向
へと制御する（例えば、データ入力側でハンドシェイク
線を制御し及び／または出力側でデータ・クロックを止
めることによって）ために使用することもできる。

またはその代わりに、クロスバ−変換器はグラフィック
・プロセッサの制御下におき、３２ビットＩ１０制御器
はそれ自身の単独制御としてもよい。この方法を用いた
場合、クロスバ−変、換器と３２ピツ′ト■１０装置と
の間のデータの流れの制御は従来のハンドシェイク技術
を用いて行なうことができる。

グラフィック・プロセッサ１００は必然的にクロスバ−
制御器からのデータの流れを制御するという事実により
、データはクロスバ−変換器の画素バス側の出力からリ
フレッシュ・メモリ、オフ・スクリーン・メモリ及びグ
ラフィック・プロセッサのどの順列へも流されることに
なる。Ｉ１０装置からのウィンドウ・データはグラフィ
ック・プロセッサまたはオフ・スクリーン・メモリから
のウィンドウ・データと同様に切り落とすことができる
。言うまでもなく、クロスバ−変換器は更に１６０ビッ
トのバッチ形式から３２ビットの並列Ｉ１０形式へのデ
ータ変換機能を果たすことも可能である。

オフ・スクリーン・メモリはまたＩ１０データを得て処
理するという点で更に効果的である。オフ・スクリーン
・メモリと組み合わせてクロスパー変換器８００または
フレーム採取装置を用いることによフて、映像イメージ
やグラフィック装置どうしのフレーム速度の不均衡から
生じる多くの問題を取り除くことができる。

例えば、典型的な高解像度ビット・マツプ・モニターは
飛び越し走査せずに６０Ｈｚで表示するが、典型的なカ
メラは飛び越し走査をして２５から３０Ｈｚである。本
装置を用いれば、カメラからオフ・スクリーン・メモリ
へカメラの速度でデータをコピーし、更にオフ・スクリ
ーン・メモリから画面へ完全なイメージのみを（普通ど
うり表示速度に同期して）ブロック・コピーを行い２重
にＦｉ街することによりこの問題を解決することができ
る。

このように、高品位実時間ウィンドウを生成することが
可能である。またこの実時間ウィンドウは自在形状クリ
ッパ１１２を活用できるので効果的である。更に、オフ
・スクリーン・メモリは容量が大きいので、これを使っ
てＩ１０装置からの一連のイメージを完全に格納するこ
とにより後の表示及び／または処理が可能となる。

第９図の参照により、クロスバ−変換器が詳細によく分
かる。３２ビットのデータ列からバッチ形式への変換ま
たはその逆変換にはデータの再編成が必要である。入力
（即ち、３２ビットのデータ列からバッチへの変換）時
には、クロスバ−変換器は多くのハードウェアの先入れ
先出しくＦｉｆｏ）バッファを利用する。３２ビット・
データ値が受は取られると、ステート・マシーン９２２
（ＲＡＭとする）は前記３２ビット・ワードのどの部分
をとのＦｉｆｏに送り、とのＦｉ　ｆｏにデータをロー
ドするかを制御する。

この配列により、３２ビット・データ列を、連続して人
力される画素は行に沿った流れとなっている輝線バタン
になって到着する一連の画素として取り扱うことができ
る。Ｆｉ　ｆｏバッファがバッチの行全体を保持できる
場合、グラフィック・プロセッサ１００は一連のバッチ
転送を開始し、そのデータをスクリーン・リフレッシュ
・メモリ１０２及び／またはオフ・スクリーン・メモリ
１０４にロードすることができる。

クロスバ−変換器の望ましい実施例では５個の８ビット
４：１マルチブセクサ９０２．９０４．９０６．９０８
．９１０を使用している。各マルチブセクサは、入力で
、３２ビット並列Ｉ１０データ・ワードの全部で４バイ
トを受は取る。各バイトは各マルチブセクサへの４つの
人力の１つとして使用される。８ビット幅の４＝１マル
チブセクサの各々の出力は、８ビット深さ５１２のＦｉ
ｆｏ４個組のバッファ９１２．９１４．９１６．９１８
．９２０（全部で２０個のＦｉｆｏバッファを成してい
る）に接続されている。これによって電気的には、５個
のマルチブセクサはその出力をそのマルチブセクサと結
ばれている４個の８ビットＦｉ　ｆｏバッファのどれに
でも格納することができる。任意の与えられた時間には
、２０個のうち５個だけがデータ入力に活発に使用され
ている。これらの使用されている５個のＦｉ　ｆｏは人
力データ列を格納する。

４個のＦｉｆｏバッファ９１２のグループの更に詳細な
図を第１５図に示す。４個の８ビット幅ｘ２５６深のバ
ッファ１５０２．１５ｏ４．１５０６．１５０８は、そ
れらの人力で、８ビット４：１マルチプセクサ９０２か
ら共通の８ビット・データを受は取る。各Ｆｉｆｏはス
テート・マシーンからロード許可データ１５１０゜１５
１２．１５１４．１５１６の１ビットを別々に受は取る
。全ＦＩＦＯの出力は、他の４グループ９１４．９１６
．９１８、及び９２０からの出力と並行に、１６０ビッ
トの画素データ・バス１１８（第１．８図に示し、また
第９図ではｒ１６０ビット・バッチ・データ・バス」と
表示）に接続される。４個のＦｉｆｏの出力１５１８．
１５２０．１５２２．１５２４はバス１６０における５
ｘ４パツチの１列（垂直方向の４画素）を形成する。そ
のグループの各Ｆｉｆ。

バッファは前記列の１画素に寄与する。グループ９１４
．９１６．９１８及び９２０は同様な構成である。これ
らのグループの各出力は５　ｘ　４　ｔｉ成のバッチの
別個の列（垂直方向の４画素）をそれぞれ構成する。

動作において、５個のマルチブセクサはデータを２０個
のＦｉｆｏバッファへ経路をつけて転送する。５個のＦ
ｉｆｏからなるグループは人力された完全な１行分のデ
ータを格納する。各３２ビット・ワードが前記Ｆｉ　ｆ
ｏバッファにロードされるとき、５個のＦｉｆｏのうち
４個だけがロードされる。ステート・マシーン９２２は
マルチブセクサの選択入力及びＦｉｆｏのロード許可入
力を与えて制御するために使用される。３２ビット人カ
ワードが受は取られる度に、マルチプセクサは４個の人
力バイトを現在の線につながっている５個のＦｆ　ｆｏ
バッファのうち４個（Ｆｉｆｏのうち１個は書き込みが
許可されていない）に経路をつけて送る。経路付けと書
き込み許可の組合せは５個の３２ビット値が受は取られ
る度毎に繰り返し・循環する。

完全に４木分のデータが格納されたとき、２０個のＦｉ
ｆｏバッファ全ての出力が１６０ビット画素データ・バ
スを形成するようにグラフィック・プロセッサによって
並列に読み出される。

この回路の目的を更に明確にするために３２ビットＩ１
０ワードの構造をバッチの構造と対比させて考える。３
２ビットＩ１０ワードが４個の８ビット画素ＡＯ，ＢＯ
，Ｃｏ、Ｄｏを含むものとする。送られてくるデータは
次のような流れとしてクロスバ−変換器に到着する。

Ａｏ、８０．Ｇｏ、Ｄｏ　　Ａｔ、Ｂｌ、ＣＩ、Ｄｉ　
　Ａ２，８２．Ｃ２，０２、、、Ａｘ、Ｂｘ、Ｃｘ、Ｄ
ｘ このＩ１０データは輝線形式である（ラスタ・フォーマ
ット）、官い替えると、このデータはモニタを横切る完
全な水平走査線が−続きになったものを形成するには正
しい順番で到着する。典型的な高解像度ビット・マツプ
・モニタにおいては、計１２８０バイト（即ち３２０．
３２ビット・ワード）が１本の完全な水平走査線の表示
に用いられる。

３２ビットＩ１０デ一タ形式に付いての問題はバッチの
形を考えれば明かであろう。バッチの望ましい配列は８
ビット画素力で５ｘ４個（即ち１６０ビット）である。

パッチ単位にアクセスする装置（例えば、本発明の装置
の望ましい実施例）においては、データは概して、その
ようなグループに編成された画素データ・バスの沿って
渡される。この装置の画素データの構成に一貫性を保つ
には、３２ビットの輝線走査形式（ラスタ・スキャン・
フォーマット）をバッチ形式に変換しなければならない
。一般にこれを行なうには、クロスバ−変換器よりパッ
チ・データを出力する前に、Ｉ１０装置からの輝線走査
形式の完全な行４木分のデータを集める必要がある。そ
こで、データを一度の１バツチづつ画素データ・バスに
出力することが可能となり、画素データ・バスの利用可
能な帯域幅を最大限に利用することができる。

（以　下　余　白） 効率よく緩衝するためには、２０個のＦｉｆ。

バッファは完全なパッチ行を２行分保持するのに十分な
大きさであることが望ましい。こうすれば、グラフィッ
ク・プロセッサは１つの完全な形のパッチ行をアクセス
が中断される事なく読み出すことができ、一方間時に次
のパッチ行をクロスバ−変換器から入力することができ
る。

望ましい実施例は５１２ワードの深さのＦｉｆｏを使用
しているので、２行分の完全なパッチを格納できること
により、２重緩衝方式を使用することが可能となる。つ
まり、５ｘ４パッチ２５６個分のデータが典型的な高解
像度モニタを水平に横切って表示される。これによフて
、データ入力速度をグラフィック・プロセッサ１００の
１６０ビット画素データ・バス１１８での最高データ転
送速度より低くすることができるので効果的である。こ
の場合、プロセッサは採取したデータを転送することに
はできるだけ少ない時間で済ませ、残りの時間を他の仕
事を処理するために利用することができる。グラフィッ
ク・プロセッサが何時バッチ行を転送できるかを決定す
るためにクロスパー変換器８００に問い合わせる必要を
避けるために、クロスバ−変換器８００がバッチ行を受
は付けられるときにグラフィック・プロセッサ１００に
割り込みを掛けられることが望ましい。

Ｉ１０制御器が飛び越し走査形式でデータを出力する場
合、クロスバ−変換器の現在の好ましい実施例は画素デ
ータ・バスへデータを出力する前に、（４行続きのもの
から）２行だけを集めることが必要である。このために
は、グラフィック・プロセッサ１００はマスク付き画素
書き込み（即ち、格納されたパッチの選択された部分の
みの上書きす）ができる必要がある。

オフ・スクリーンまたはリフレッシュ・メモリからデー
タを出力するためには、この順序を逆にすれば可能であ
る。まず、パッチ・データをＦｉｆｏの出力部に画素デ
ータ・バスに乗って到着したとうりにロードする。次に
ステート・マシーンの制御にしたがって、マルチブセク
サを用いてパッチを３２ビット幅のデータの流れを構成
する。

ステート・マシーンがＲＡＭの場合、データ転送サイク
ルの前にグラフィック・プロセッサによってプログラム
してもよい。従来のアルゴリズムを不変に保つつもりま
らば、ステート・マシーンのＲＡＭを装置起動中に初期
化するか、または読み出し専用記憶（ＲＯＭ）を利用す
ることもで籾る。

第１２図にステート・マシーンのＲＡＭまたはＲＯＭ９
２２に対する１つの可能な形式を示す。

５個の２ビット・フィールドは各マルチブセクサ９０２
．９０４．９０６．９０８．９１０に関係する４個のＦ
ｉ　ｆｏの各々に対し選択ビットを与えるために使用さ
れる。５個の４ビット・フィールドは各マルチプセクサ
に関係する４個のＦｉ　ｆｏの各々に対しロード許可ビ
ットを与えるために使用される。

以下に示す表１−１は、この形式を用いた制御ワードを
どの様に設定すれば、水平走査線４木分の非飛び越し走
査による３２ビット並列人力Ｉ１０画素データから取り
込みバッチ・データ（８ビット画素から成る５ｘ４の配
列）を形成できるかの例である（表１−１の例は従来の
１２８０ｘ１０２４高解像度モニタ、即ち１行あたり１
２８０画素を想定している）。

表１−１ ＸＸ＝任意、０はＦｉｆｏが禁止されることを示す。

ワード　ＭＵＸ制御 番号　　バイト選択　Ｆｊｆｏロード制御０００１１０
１１ＸＸ ０１１０１１ＸＸＯ０ １０１１ＸＸＯＯＯ１ １１ＸＸＯＯＯ１１０ ＸＸＯＯＯｌｌｏｌｌ 上記（ｏｏｏｔ−ｏｏｏｓ）の手順はワード番号３２０
まで繰り返され、これにより最初の１走査線分の全画素
データが完了する。

（２番目の走査線が以下のように開始する）０００１１
０１１ＸＸ ０１１０１１ＸＸＯＯ １０１１ＸＸＯＯＯ１ １１ＸＸＯＯＯ１１０ ＸＸＯＯＯｌｌｏｌｌ 上記（０３２１−０３２５）の手順はワード番号６４０
まで繰り返され、これにより２番目の１走査線分の全画
素データが完了する。

（３番目の走査線が以下のように開始する）０００１１
０１１ＸＸ ０１１０１１ＸＸＯＯ １０１１ＸＸＯＯＯ１ １１ＸＸＯＯＯ１１０ ＸＸＯＯＯｌｌｏｌｌ 上記（０６４１−０６４５）の手順はワード番号９６０
まで繰り返され、これにより３番目の１走査線分の全画
素データが完了する。

（４番目の走査線が以下のように開始する）０００１１
０１１ＸＸ ０１１０１１ＸＸＯＯ １０１１ＸＸＯＯＯ１ １１ＸＸＯＯＯ１１０ ＸＸＯＯＯｌｌｏｌｌ 上記（０９６１−０９６５）の手順はワード番号１２８
０まで繰り返され、これにより４番目の１走査線分の全
画素データが完了する。

ワード１２８０が格納された後は、８ビット画素から成
る５ｘ４構成のバッチの完全な１行分を処理することが
できる。前記手順は４行分の３２ビットＩ１０データ毎
に繰り返されることになる。

表１−１から、完全にバッチを読み出すためにグラフィ
ック・プロセッサ１００は２０個のＦｉ　ｆｏを並列に
読んでいることが分かる０画素データは先入れ先出し式
に格納されているわけであるから、バッチは当然、表示
画面を水平に横切って現われるように、順番にアクセス
される。

グラフィック・プロセッサ１００は単に一つの所定の制
御線を用いることにより全てのＦｉｆ。

の読み出し線を同時に操作してＦｉ　ｆｏを読むことが
できる。使用したＦｉｆｏチップ（ＩＤＴ７２０１、米
カリフォルニアのＩＤＴより入手可能）は、バッファが
半分になった（２５６ワード格納した）ことを示すフラ
グを１個と、−杯になった（５１２ワードを格納した）
ことを示すフラグを１個持っている。これらのフラグを
用いてグラフィック・プロセッサ１００に割り込みを掛
け、全パッチを読み出し始める時間であることを知らせ
ることができる。一般には、前記プロセッサはＦｉｆｏ
が半分になったときに割り込みが掛けられる（これは読
み出すことができるバッチが少なくても２５６個はあり
、且つＦｉ　ｆｏが溢れるまでには更に２５６個のバッ
チをクロスバ−変換器からまだ受は付けることができる
ことを意味する）。通常は、５個のＦｉｆｏのうち最下
行のものが変換器からロードされる最後の行なので、こ
の行にあるＦｉ　ｆｏの一つからのハーフ・フル・フラ
グが割り込み発生に使用される。Ｆｔｆ。

は全て同時に読み出され書き込まれる。Ｆｉｆ。

は深さが５１２ワードなので、画面２行分のバッチを完
全に格納することで、２重緩衝方式が利用できる。Ｆｉ
ｆｏに２行分のバッチを完全に格納することはグラフィ
ック・プロセッサ１００がバッチを（より低速な非ペー
ジ・アドレシングに対し）ページ・モードで読み出すこ
とを可能にするので効果的である。これによりデータ転
送速度をかなり速めることが可能である。また、人力デ
ータがＦｉ　ｆｏバッファから画素の大きなグループで
転送することができるので、割り込みルーチンでの画素
データを読み出しに関するプロセッサの総体的負担が軽
減される。

代わりに、クロスバ−を切り替える構成に４個の４＝１
マルチブセクサを含めて、連続する画素が行ではなく列
をなして続く輝線バタンで表わされるデータを入力でき
るようにしてもよい。あるいは、各Ｆｉｆｏの入力に４
：１マルチブセクサを付けてステート・マシーンから十
分制御することにより、垂直または水平な輝線形式のデ
ータを人力することも可能である。これは５個の４：１
マルチブセクサを後に付けた４個の４：１マルチブセク
サによっても機能的に実現可能である。

クロスバ−変換器の設計を容易に変更して、任意の帯域
幅のデータ・ストリームをバッチ形式に変換するように
することができる。

（ｆ）結論 この技術分野に精通していれば多くの変更が考えられる
。例えば、オフ・スクリーン・メモリを複数用いてもよ
い。また、自在形状クリッパをオフ・スクリーン・メモ
リに対して使用することもできる。ここにおいて、この
分野に精通していれば、オフ・スクリーン・メモリ及び
自在形状クリッパを組み合わせて強力な処理手段を構成
することができることも分かるであろう。例えば、イメ
ージ・データをオフ・スクリーン・メモリからスクリー
ン・リフレッシュ・メモリヘコビーしながら切り落とす
ことができる。更に、Ｉ１０データを（例えば、クロス
バ−変換器を経て）画素データ・バスに乗せて、実時間
イメージを切り落としながらスクリーン・リフレッシュ
・メモリへ送ることが可能である。また、クロスバ−変
換器を改造して、異なった大きさのワード（例えば、１
６ビット、６４ビット、１２８ビット）をここで採用し
た８ビット５ｘ４以外の様々なバッチ構成に変換するこ
とも可能である。

従って、望ましい実施例をいくつか説明してきたが、そ
れらは本発明を制限するものではなく、単にその模範例
に過ぎないと考えるべきである。

〔発明の効果〕

我々は、ウィンドウ管理とイメージ操作に関する多くの
複雑な問題に対し新規な解答を与える装置（システム）
及び方法を発明した。これらの装置と方法のいくつかの
実施例では、オフ・スクリーン・メモリを利用している
。

（＋）同時オフ・スクリーン・メモリ：本発明の装置（
システム）及び方法のオフ・スクリーン・メモリは、異
なったアドレス領域に置かれたフレーム・メモリとプロ
グラム・メモリとを用いた選択的構成とは明確に区別す
るべきである。選択的構成とは異なり、本装置のオフ・
スクリーン・メモリはスクリーン・リフレッシュ・メモ
リと同じ画素アドレス・データで同様にアドレス指定が
できる。また、本装置及び方法のオフ・スクリーン・メ
モリはスクリーン・リフレッシュ・メモリと同じイメー
ジ・データに同時にアクセスすることもできる。本明細
書によればその他多くの際だった特徴が明らかになるで
あろう。

実施例の中には、オフ・スクリーン・メモリによりウィ
ンドウを高速且つ容易に修復・移動できるものがある。

また、オフ・スクリーン・メモリが実時間映像人力用の
バッファを提供する実施例もある。更に、オフ・スクリ
ーン・メモリをイメージの操作と歪形（ｗａｒｐｉｎｇ
　）に使用できる実施例もある。

（ｉ　ｉ）柔軟な出所７行き先の制御：革新的かつ柔軟
な出所７行き先の制御を利用することにより、本装置及
び方法は多くの有意義な仕事を著しく速く容易に成し遂
げることができる。本装置及び方法においては、オフ・
スクリーン・メモリとスクリーン・リフレッシュ・メモ
リは、その数に拘らず、共通のイメージ・データ・バス
を共有することが可能である。独立した読み出し・書き
込み制御によって、全てのメモリまたは他の出所と、そ
の他のメモリまたはメモリ・グループまたは他の行き先
との間でも、どの方向にもデータをこのバス上で転送す
ることが可能である。

この柔軟な制御の結果の一つとして、オフ・スクリーン
・メモリは、イメージ・データがスクリーン・リフレッ
シュ・メモリに書き込まれるときに、その（模擬の）コ
ピーを同時に受は取ることができる。更に、イメージ・
データはスクリーン・リフレッシュ・メモリとオフ・ス
クリーン・メモリとの間で何れの方向へも迅速に転送す
ることができ、その間にグラフィック・プロセッサがそ
のデータを読んだり操作することも可能である。

概して、本装置及び方法においては概して柔軟な出所７
行き光制御を使用すれば、プロセッサ、Ｉ１０デバイス
、または他の出所及び任意の数のオフ・スクリーン・メ
モリとスクリーン・リフレッシュ・メモリとの組合せと
の間で何れの方向へも経路を定めてイメージ・データを
転送することが可能である。これはイメージの歪形（ｗ
ａｒｐｉｎｇ）などに応用すれば大いに役立つ。歪形す
るイメージの記録保管用のコピーを取って置くために本
装置及び方法の柔軟な出所７行き先の制御を使用するこ
とができる。

（Ｉｉｉ）イメージの歪形（Ｉｍａｇｅ　Ｗａｒｐｉｎ
　）　　：本装置（システム）及び方法における柔軟な
出所７行き先の制御の効果はイメージ歪形の例によって
具体的に示すことができる。本装置及び方法を使用すれ
ば、イメージは、最初にスクリーン・リフレッシュ・メ
モリに書き込まれたときに、オフ・スクリーン・メモリ
にも経路ができて転送される。そこで、オフ・スクリー
ン・メモリは書き込みが禁止され、スクリーン・リフレ
ッシュ・メモリにあるイメージに対し歪形またはその他
の操作が可能となる。

効果的なことに、本装置及び方法においては、柔軟な出
所７行き先の制御により、装置のグラフィック・プロセ
ッサがスクリーン・リフレッシュ・メモリまたはオフ・
スクリーン・メモリの何れかに格納されたイメージ・デ
ータを読むことができるのである。このことは、表示さ
れたイメージを更に歪形するには、グラフィック・プロ
セッサにオフ・スクリーン・メモリからの歪形されてい
ないデータを読ませ、その歪形されていないデータに計
算を行ない、新しく歪形されたイメージをスクリーン・
リフレッシュ・メモリにだけ送り出してやれば済むと言
うことを意味する。既に歪形されたイメージに対して画
素データを計算するより歪形前のイメージを歪形する方
がはるかに簡単であるため、これによりイメージ歪形や
類似の技法がかなり高速化される。

更に、歪形されないデータを表示したい場合には、本装
置及び方法の柔軟な出所７行き先の制御によって、グラ
フィック・プロセッサはオフ・スクリーン・メモリ及び
スクリーン・リフレッシュ・メモリ間のブロック単位の
コピーを高速で行なうことが可能となる。歪形は、本装
置及び方法の柔軟な出所７行き先の制御が如何に利用可
能であるかということの単なる一例に過ぎないことは言
うまでもない。

いくつかの実施例はＸＹオフセット及び独立アドレス生
成のロジックも用いて設計されている。

我々は共通に与えられたアドレスのデータを差引計算（
ｏｆｆｓｅｔ）する装置及び方法を発見した。それを用
いればウィンドウ管理速度を大いに高めることができる
。本装置及び方法のＸＹオフオセット及び独立アドレス
生成により、オフ・スクリーン・メモリは表示画面上の
各ウィンドウを覆い隠されていない完全な形で素通し的
に維持することが可能となり、これはオフ・スクリーン
・メモリのどの領域においても、あるウィンドウがスク
リーン・リフレッシュ・メモリに部分的または完全に上
書きされた場合でさえも可能である。

本装置（システム）及び方法を利用すれば、グラフィッ
ク・プロセッサはオフセット・アルゴリズムを用いてウ
ィンドウ・オフセットの初期値を計算し、オフ・スクリ
ーン・メモリ上のＸＹオフォセット・ロジックに格納す
ることができる。

ＸＹオフォセット・ロジックと共に高速コピー・ロジッ
クを用いることにより、本装置及び方法はウィンドウの
修復と８勅とを殆ど同時に行なうことができる。オフ・
スクリーン・メモリからスクリーン・リフレッシュ・メ
モリへとイメージが素早くコピーされると、ＸＹオフオ
セット・ロジックは、そのイメージが表示画面の希望の
位置に現われるように、自動アドレス翻訳の準備をする
。そして、オフ・スクリーン・メモリに対し相対的に何
れかの方向へデータが移動すると、ＸＹオフォセット・
ロジックはイメージのアドレス翻訳をハードウェアで、
アプリケーション・プログラムから見えるように行なう
ことができる。オフ・スクリーン・メモリからの高速コ
ピーは、ウィンドウを瞬時に８勅したり、覆い隠してい
たウィンドウがＢ動したり削除された場合にウィンドウ
を完全な形に回復させるために使用することも可能であ
る。更に、オフ・スクリーン・イメージは表示されてい
るイメージの破壊、上書きまたは処理に関わりなく完全
なイメージ・データを与える基準として用いてもよい。

この柔軟な装置及び方法が示唆する意義は実に豊富であ
る。例えば、オフ・スクリーン・メモリを操作して、ス
クリーン・イメージをスクリーン・リフレッシュ・メモ
リ上の格納領域とは異なるアドレス領域に自動的に翻訳
しながら、スクリーン・イメージの変化を模倣させるこ
とが可能である。これによりオフ・スクリーン・メモリ
は、仮に背景にあるウィンドウの重ね合わされた部分が
既にイメージ・メモリに無くても、視覚的に重ね合わさ
っている多数のウィンドウの完全なコピーを格納するこ
とが可能である。これらのウィンドウの完全なコピーは
、ウィンドウまたは内部のイメージ・データの任意の部
分を移動、再構築、処理または操作に利用することがで
きる。画面のイメージ・ウィンドウ上で操作または破壊
した部分を完全なオフ・スクリーン・データに基づいて
操作することも可能である。また、本装置及び方法は、
ビデオＲＡＭをスクリーン・リフレッシュ・メモリに使
用することが可能となっており、加えて表示されていな
いデータを保持するためには単ポートのＲＡＭを使用す
ることも許されるという点で、価格的にも効率的である
。

会と」し１乏状り」二りへ！ 我々はまたイメージ切り落としのための革新的且つ柔軟
な装置及び方法を発見した。本装置及び方法（自在形状
クリッパ）は、イメージを複雑な輪郭に、しかも従来の
装置が単純な矩形に切り落とすよりも速く切り落とすた
めに使用することかできる。また、本装置及び方法によ
れば、イメージの切り落とし時間が短縮し、複雑なウィ
ンドウ管理が許される。

本装置及び方法のいくつかの実施例には、クリッパ・メ
そり（ＲＡＭ）が含まれており、表示中のウィンドウの
覆われていない部分の形による規定に従ってビット・マ
ツプされたパタンの格納に使用される。このパタンはウ
ィンドウの覆われていない部分の輪郭に合わせてイメー
ジを自動的に切り落とすことに使用されるが、この場合
その可動中のウィンドウの覆われている全ての部分に対
応するアドレスに対してはスクリーン・リフレッシュ・
メモリは書き込みが禁止される。ＲＡＭに格納されてい
るビット・マツプ・バタンにより、イメージを殆ど瞬時
に、しかも任意に複雑な輪郭に切り落とすことができる
ので効果的である。

本装置及び方法のいくつかの実施例の更なる際だって顕
著な特徴は、切り落としバタンが自動的に更新され得る
ことである。この事が特に役立つのは、新しいウィンド
ウがスクリーン・リフレッシュ・メモリに書かれた場合
、ウィンドウが背景から前景に移された場合、またはそ
の他、ウィンドウの表示部分が修正された場合である。

本装置においては、スクリーン・リフレッシュ・メモリ
に書き込んだときと同じアドレスを用いることにより、
新規のまたは移動したウィンドウのビット・マツプ・バ
タンをクリッパ・メモリに書き込み、それと同時に画面
自体が初期化されている間にその他の表示中のウィンド
ウのビット・マツプ・バタンを更新することが可能であ
る。

（ｖｉ）イメージ・データ・バス上の広帯域■　ｏ：我
々はまたオフ・スクリーン・メモリの豊富な機能を発揮
させ、自在形状クリッパをＩ１０装置などの外部資源も
利用できるようにする装置及び方法を発見した。本装置
及び方法のオン・スクリーンとオフ・スクリーンのメモ
リ及び自在形状クリッパに同時につながるイメージ・デ
ータ・バスにＩ１０データを乗せることにより、これら
の資源を実時間ベースで利用可能になる０例えば、表示
された画面上に実時間ウィンドウをいくつか、途中でイ
メージを切り落としながら、生成することが可能である
。

（ｖｉｉ）クロスバ−換器： 本装置及び方法のいくつかの実施例においては、外部か
ら与えられたデータを効率の良い２次元形式（ｐａｔｃ
ｈ　）の編成となるように実時間で再変換することがで
きるので効果的である。実施例の幾つかにおいては、本
装置及び方法に広帯域幅を実現するために１６０ビット
幅のイメージ・データ・バスを利用している。この広帯
域幅はＩ１０装置に対しても利用できる。

（ｖｉｌｌ）　　時間イメージ・バッファリング：前記
の装置及び方法の数々は相互に結合して動作し、多才な
イメージ管理装置を提供するので効果的である。この点
において、我々はオフ・スクリーン・メモリを実時間フ
レーム・バッファとして利用する数々の装置及び方法を
発見したわけである。例えば、典型的な高解像度ビット
・マツプ・モニターは非飛び越し走査の６０Ｈｚで表示
するが、一方典型的なカメラは飛び越し走査をして２５
から３０Ｈｚである。本装置を用いれば、カメラのデー
タをカメラの速度でオフ・スクリーン・メモリにコピー
し、完全なイメージだけをオフ・スクリーン・メモリか
ら画面上にブロック・コピー（普通どおり表示速度に合
わせて）をして二重バッファリングを行なうことによっ
て、この問題を解決することができる。このように、上
質の実時間ウィンドウを生成することが可能である。

これらの装置及び方法には映像率によるウィンドウ処理
を必要としないので効果的である。

住旦Ａ８個別構成要素の部品表 スクリーン・リフレッシュ・メモリ（１０２）ビデオＲ
ＡＭ 日立　ＨＭ５３４６２ オフ・スクリーン・メモリ（１０４） ダイナミックＲＡＭ Ｔｌ　　　７ＭＳ４２５６　　（２５６Ｋｘｌ）ＡＮＤ
ゲート（１１４） ＴＩ　　　　７４ＡＳＯ８ Ｘオフセット・レジスタ（５０２） Ｙオフセット・レジスタ（５０４） Ｎ−ｗａｙ２：１マルチブセクサ（５０６）ＡＭＤ　　
２９５２０マルチレベル・パイプラインレジスタ　×２ 加算器（５０８）、減算器（１３０４）Ｔｌ ７４ＡＳ１８１ （各３個） ８ビット・ラッチ（７０２） ＴＩ　　　　７４ＡＳ３７４ ８ビット・ラッチ（７０４） ＡＭＤ　　２９８４５ スタティックＲＡＭ（７０８，７１０，７１２，７１４
，７１６，７１８，７２０，７２２）ＩＤ７　　７１８
７ アドレス生成器（ｔＯａ） Ｔｌ　　　７４ＡＳ２６９、　ＡＭＤ　　　１６Ｒ４Ｂ
（Ｘ またはＹカウンタに付き１個） ＡＳＣ（１１２）、支援ＰＡＬ ＡＭＤ　　　１６Ｌ８Ｂ 付録Ｂ。

グラフィック・プロセッサ１００により本発明の装置に
与えられる出力制御信号及びデータ信号の説明。

アドレス・データ アドレス・データ・バス１１６上の１２ビットのＸ成分
、１２ビットのＹ成分。

画素データ １６０ビット幅の画素データ・バス １２０上の８ビット画素５ｘ４構成のバッチ形式データ
。

読出許可（リード・イネーブル）（１２４，スクリーン
・リフレッシュ及びオフ・スクリーン・メモリに対し各
１ビット。与えられた時間に両メモリのどれか一方に読
み出しを許可する。

書込許可（ライト・イネーブル）（＋２２．前記両メモ
リに対し各１ビット。両メモリを書ぎ込みを許可する。

読出制御 １ビット。許可されているメモリからの読みだしに使用
する。

書込制御 １ビット。書ぎ込みが許可されているメモリへの画素デ
ータの書き込みに使用する。

Ｘオフセット・ロード許可（イネーブル）Ｘオフセット
・レジスタへのＸオフセット・データのロードに使用す
る。

Ｙオフセット・ロード許可（イネーブル）（５ｔ　２） Ｙオフセット・レジスタへのＹオフセット・データのロ
ードに使用する。

ＭＵＸ選択（１４１０） 人力の中から与えられた１個を選択するように、オフセ
ットＭＵＸ５０６及び読み戻しＭＵＸ１３０２を制御す
る。

バッファ許可（イネーブル）（１４０８）バッファ１３
０６を許可して、読み戻しデータをアドレス・データ・
バスに乗せるようにする。

Ｘカウンタ・ロード許可（イネーブル）アドレス生成器
において列アドレス・カウンタ１００２．１１０２のロ
ードに使用する。

Ｙカウンタ・ロード許可（イネーブル）（，１０１０） アドレス生成器において行アドレス・カウンタ１００４
．１１０４のロードに使用する。

行／列アドレス選択（ｔ　ｏ　ｉ　ｏ）行及び列アドレ
スをフレーム格納メモリ（１０２，１０４）に交互に出
力するためにアドレス生成器のマルチプセクサ ５０６１００６．１１０６が使用す る。

ＡＳＣ制御線（ＡＳＣ制御バスで与えられる）チップ許
可データ（８ビット） 切り落としモードにおいては１個の ＲＡＭに読み出しのためのチップ許可を与え、書込モー
ドにおいては書き込みのために８個のＲＡＭを出力禁止
にするためにＡＳＣが使用する。

チップ／書込モード信号（１ビット） 書き込みモードにおいてＡＳＣの全 ＲＡＭに対する書き込み許可に使用さ れ、更にＡＳＣ内部のＰＡＬ７３０によフて使用されＡ
ＳＣのＲＡＭが書込許可（書込モード）の間、それ以上
チップ許可を出さないようにチップ選択信号に制限を加
える。

タイミング・パルス信号（１ビット） 書込モードにおいて有効なデータが ＡＳＣのＲＡＭに書き込まれることを保証するために内
部ＰＡＬ７３０が使用する。

ＡＳＣデータ・ビット（８ビット・バス７２６）８個の
ＡＳＣ−ＲＡＭをビット・マツプされた切り落としパタ
ンでプログラムするために使用される。

【図面の簡単な説明】

第１図は、本発明の装置（システム）及び方法の一実施
例について、イメージ及びグラフィック処理環境におけ
るオフ・スクリーン・メモリ及び自在形状クリッパを示
す概略ブロック図である。 第２図は、前景ウィンドウ２０４が背景ウィンドウ２０
２を部分的に覆い隠すところを示すスクリーン・リフレ
ッシュ・メモリのマツプのグラフ表示図である。 第３図は、第２図に示す前景及び背景のウィンドウの覆
い隠されず完全なものが本発明のオフ・スクリーン・メ
モリに本発明の方法により格納される様子をグラフ表示
した図である。 第４図は、覆い隠している前景ウィンドウ（描かねてい
ない）が移動または削除した後、背景ウィンドウ２０２
がスクリーン・リフレッシュ・メモリに現われる通すを
示すグラフィック表示図である。 第５図は、本発明による装置（システム）及び方法のオ
フ・スクリーン・メモリにおいてＸＹオフセット・ロジ
ック（第１図のブロック１１０）の一実施例を示すブロ
ック図である。 第６図は、本発明によるフレーム格納時の遅延書き込み
動作及び自在形状切り落とし動作のタイミング図である
。 第７図は、自在形状クリッパ・ロジック（第１図のブロ
ック１１２）においてグラフィック・プロセッサＰＡＬ
７３０を示すブロック図である。 第８図は、本発明を適用したクロスバ−変換器を含むブ
ロック図である。 第９図は、第８図に示したクロスパー変換器８００の一
実施例の更に詳細なブロック図である。 第１０図は、本発明を適用したスクリーン・リフレッシ
ュ・メモリにおけるアドレス生成器１０６の一実施例を
示すブロック図である。 第１１図は、本発明のオフ・スクリーン・メモリのアド
レス生成器１０８の一実施例のブロック図である。 第１２図は、ステート・マシーンとしてＲＡＭまたはＲ
ＯＭを用いた本発明のクロスバ−変換器に対する制御デ
ータの望ましいフォーマットを示す図である。 第１３図は、本発明を適用したオフ・スクリーン・メモ
リのアドレス読み戻しロジックの望ましい一実施例を示
すブロック図である。 第１４Ａ図は、ＭＵＸ選択信号及びバッファ・イネーブ
ル信号のための内部にプール方程式を含む本発明の制御
ＰＡＬ１４０２を示すブロック図である。 第１４Ｂ図は第１４Ａ図の制御ＰＡＬ１４０２の論理動
作を示すブロック図である。 第１５図は、第９図に示した深さ２５６のＦｉｆｏ（先
入れ先出し）バッファ９１２による４個の８ビツ ト幅のグループを更に詳細に示す図 である。 Ｆｉｇｕｒｅ　２ × Σ

Claims (1)

1. 【特許請求の範囲】 １）所定のバイト数からなるラスタ・フォーマット化さ
   れた画素データである３２ビット（４バイト）並列グル
   ープを、５個の１バイト画素に等しいＸ軸基数と４個の
   １バイト画素に等しいＹ軸基数を有する２次元バッチ形
   式である、１６０ビットに変換するためのステップとし
   て、 （Ａ）ラスタ・フォーマット化された画素データである
   前記並列グループの第１の水平走査線内の連続する各バ
   イトを、５個のＦｉｆｏバッファに含まれる第１のグル
   ープに格納して、５個の連続するバイトから成る各グル
   ープが前記Ｆｉｆｏバッファの順次より深い水準に格納
   されるようにし、 （Ｂ）ラスタ・フォーマット化された画素データである
   前記並列グループの第２の水平走査線内の連続する各バ
   イトを、５個のＦｉｆｏバッファに含まれる第２のグル
   ープに格納して、５個の連続するバイトから成る各グル
   ープが前記Ｆｉｆｏバッファの順次より深い水準に格納
   されるようにし、 （Ｃ）ラスタ・フォーマット化された画素データである
   前記並列グループの第３の水平走査線内の連続する各バ
   イトを、５個のＦｉｆｏバッファに含まれる第３のグル
   ープに格納して、５個の連続するバイトから成る各グル
   ープが前記Ｆｉｆｏバッファの順次より深い水準に格納
   されるようにし、 （Ｄ）ラスタ・フォーマット化された画素データである
   前記並列グループの第４の水平走査線内の連続する各バ
   イトを、５個のＦｉｆｏバッファに含まれる第４のグル
   ープに格納して、５個の連続するバイトから成る各グル
   ープが前記Ｆｉｆｏバッファの順次より深い水準に格納
   されるようにし、 （Ｅ）前記５個のＦｉｆｏバッファに含まれる４つのグ
   ループ内の画素データを、並列的に先入れ先だし式にア
   クセスすることにより、前記Ｆｉｆｏバッファ内に格納
   された画素データが表示モニタの水平スキャン方向を横
   切る一連のバッチとしてアクセスする ことを特徴とする変換方法。 ２）請求項第１項の方法において、前記ステップ（Ａ）
   、（Ｂ）、（Ｃ）および（９）の各々が、Ｆｉｆｏバッ
   ファの前記各グループ内のバイトをステート・マシーン
   により与えられる制御情報にしたがって格納することを
   特徴とする変換方法。 ３）請求項第１項の方法において、ステップ（Ｅ）が５
   個のＦｉｆｏバッファに含まれる４つのグループ内の画
   素データをステート・マシーンにより与えられる制御情
   報にしたがってアクセスすることを特徴とする変換方法
   。 ４）請求項第２項の方法において、前記ステート・マシ
   ーンをＲＡＭとしたことを特徴とする変換方法。 ５）請求項第４項の方法において、前記ＲＡＭをＲＯＭ
   としたことを特徴とする変換方法。 ６）請求項第２項の方法において、ステップ（Ｅ）が生
   じたときに、ラスタ・フォーマット化された画素データ
   から成る並列な前記各グループ内の第５の水平走査線に
   ある連続した各バイトを５個のＦｉｆｏバッファの第５
   のグループに、連続した５バイトから成る各グループが
   前記Ｆｉｆｏの順次より深い水準に格納されるように、
   格納するステップを更に含むことを特徴とする変換方法
   。 ７）各行が５個の１バイト画素から成る４行を有する２
   次元バッチに構成された画素データの並列なグループで
   ある１６０ビット（２０バイト）を所定のバイト数から
   成るラスタ・フォーマット化された画素データの３２ビ
   ット（４バイト）並列グループに変換するためのステッ
   プとして、（Ａ）各バッチの第１行が５個のＦｉｆｏバ
   ッファの第１のサブグループにあり、各パッチの第２行
   が５個のＦｉｆｏバッファの第２のサブグループにあり
   、各バッチの第３行が５個のＦｉｆｏバッファの第３の
   サブグループにあり、各パッチの第４行が５個のＦｉｆ
   ｏバッファの第４のサブグループにあるという具合いに
   前記Ｆｉｆｏの順次より深い水準に各バッチが格納され
   るように、一連の１６０ビットのバッチが２０個の８ビ
   ットＦｉｆｏバッファから成る一つのグループに格納し
   、 （Ｂ）第１の水平走査線を表わす画素データが３２ビッ
   トの連続したグループとなって最初にアクセスされるよ
   うに、５個のバッファの第１のサブグループの予め選択
   された４個の中にある画素データを先入れ先出し式にア
   クセスし、 （Ｃ）第２の水平走査線を表わす画素データが３２ビッ
   トの連続したグループとなって最初にアクセスされるよ
   うに、５個のバッファの第２のサブグループの予め選択
   された４個の中にある画素データを先入れ先出し式にア
   クセスし、 （Ｄ）第３の水平走査線を表わす画素データが３２ビッ
   トの連続したグループとなって最初にアクセスされるよ
   うに、５個のバッファの第３のサブグループの予め選択
   された４個の中にある画素データを先入れ先出し式にア
   クセスし、 （Ｅ）第４の水平走査線を表わす画素データが３２ビッ
   トの連続したグループとなって最初にアクセスされるよ
   うに、５個のバッファの第４のサブグループの予め選択
   された４個の中にある画素データを先入れ先出し式にア
   クセスする ことを特徴とする変換方法。 ８）スクリーン・リフレッシュ・メモリと、オフ・スク
   リーン・メモリと、 前記スクリーン・リフレッシュ・メモリと前記オフ・ス
   クリーン・メモリとグラフィック・プロセッサとの間で
   バッチ形式イメージ・データに流れをもたらす動作が可
   能な画素データ・バスと、 前記スクリーン・リフレッシュ・メモリ及び前記オフ・
   スクリーン・メモリにメモリ・アドレスを与える手段と
   、 前記スクリーン・リフレッシュ・メモリに与えられたア
   ドレスに対し、前記オフ・スクリーン・メモリに与えら
   れたアドレスをオフセットする手段と、 与えられたイメージを表わすデータを前記スクリーン・
   リフレッシュ・メモリと前記オフ・スクリーン・メモリ
   の両方に書き込むことができる動作が可能な制御手段と
   、 前記画素データ・バスと通信しつつ並列イメージ・デー
   タを前記パッチ形式イメージ・データに変換するための
   クロスバー変換手段と、 データの切り落とし制御を与える切り落とし手段と、 データの切り落とし制御に応じて、前記スクリーン・リ
   フレッシュ・メモリへの書き込みを禁止するロジック手
   段と を具備したことを特徴とするイメージ処理及びグラフィ
   ック表示システム。 ９）各々が複数の画素を表わす並列ワードとして与えら
   れるラスタ・フォーマット化された画素データ、及び、
   水平Ｘ個垂直Ｙ個の画素から成るパッチを各々が表わす
   並列ワードとして与えられるパッチ・フォーマット化さ
   れた画素データにおいて、前記ラスタ・フォーマット化
   された画素データを前記パッチ・フォーマット化された
   画素データに変換する方法として、 （Ａ）前記パッチ内の画素数に等しい複数のバッファを
   具備し、 （Ｂ）前記バッファ内の任意の与えられた位置に対し、
   全てのバッファにおける前記位置にあるデータが同じパ
   ッチに属するように、Ｙ本のラスタ・走査線にあたる前
   記ラスタ・フォーマット化された画素データを前記バッ
   ファ上に分配し、 （Ｃ）前記バッファよりデータを並列に読み出すこと を特徴とする変換方法。