JPH02146658A - Priority processing system - Google Patents

Priority processing system

Info

Publication number
JPH02146658A
JPH02146658A JP29942488A JP29942488A JPH02146658A JP H02146658 A JPH02146658 A JP H02146658A JP 29942488 A JP29942488 A JP 29942488A JP 29942488 A JP29942488 A JP 29942488A JP H02146658 A JPH02146658 A JP H02146658A
Authority
JP
Japan
Prior art keywords
request
priority
ports
port
requests
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29942488A
Other languages
Japanese (ja)
Other versions
JPH0752396B2 (en
Inventor
Kenzo Masumoto
増本 健三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63299424A priority Critical patent/JPH0752396B2/en
Publication of JPH02146658A publication Critical patent/JPH02146658A/en
Publication of JPH0752396B2 publication Critical patent/JPH0752396B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

PURPOSE:To equally carry out the priority processes among >=3 request ports by deciding the priority of these ports with use of a priority port pointer consisting of a counter or a random number generator. CONSTITUTION:A counter having the number of bits corresponding to the number of request acceptance ports or a random number generator 300 which produces the random numbers in number equal to the corresponding bits is used together with the priority process decision combining means 331 and 324. These means 331 and 324 decide the request of a specific port to be accepted based on the value of the counter or the generator 300 in the case >=2 requests are inputted to the request accepting ports P0 - P3. Then the values shown by the priority port pointer 300 are ascendingly set and the request of the nearest port is accepted. Thus it is possible to realize a priority processing system that can equally carry out the priority processes among ports.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は優先処理方式に関し、特に複数のリクエスト受
付ポートを持つ装置におけるリクエスト受付ポート優先
処理方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a priority processing method, and particularly to a request reception port priority processing method in a device having a plurality of request reception ports.

[従来の技術] 従来、この種の優先処理方式は、例えば、第2図に示す
様に、リクエストポートPOに人力してくるリクエスト
100のバッファレジスタ10と、リクエストポートP
1に人力してくるリクエスト101のバッファレジスタ
11と、バッファレジスタ10と、バッファレジスタ1
1にリクエストが同時に人力された時、バッファレジス
タ11の出力を打ち消すためのゲート20.21と、ま
たバッファレジスタ]0の出力を打ち消すためのゲ1.
22.23と、ケー)20.22の出力を選択しリクエ
ストポート 100の受付け(5号POGO200を出力するセレク
タ’5 0と、ゲー1−21.23の出力を選択し、ツ
クニス]・ポート]に入力したリクエスト101の受付
は信号p I GO20 1を出力するセレクタ5]と
、バッファレジスタ10.11両方にリクエストが入力
されている場合、J−にフリップフロップ40に反転信
号]10を出力し、セレクタ50、5]のセレクト信号
1 2 0を切換えるリクエスト数判別回路30とから
構成されている。
[Prior Art] Conventionally, this type of priority processing method, for example, as shown in FIG.
Buffer register 11, buffer register 10, and buffer register 1 of request 101 that is manually input to 1
When requests are simultaneously input to gates 1 and 1, gates 20 and 21 are used to cancel the output of the buffer register 11, and gates 20 and 21 are used to cancel the output of the buffer register ]0.
22.23 and K) Select the output of 20.22 and accept the request port 100 (selector '50 which outputs No. 5 POGO 200, select the output of game 1-21.23, and select the port) The reception of the request 101 input to the selector 5 which outputs the signal p I GO201 and the buffer register 10.11 outputs an inverted signal to the flip-flop 40 at J-. , selectors 50, 5].

以下に動作を説明する。リクエスト1− 0 0 。The operation will be explained below. Request 1- 0 0.

101のうちJ4方のみ入力されるとそれに対応する、
受(−1け信号200,201が出力される。ツクニス
l−100  101が両方同時に人力されると、J−
にフリップフロップ40の状態によって、受付は信号2
00,201の内の一方か出力される。またJ−にフリ
ップフロップ40の状態はツクニスl−100,101
が同時に人力される毎に反転し、ポート0およびポート
]の受付は優先順位が等分になる様になっている。
If only J4 of 101 is input, it corresponds to
Reception (-1 signals 200, 201 are output. When both Tsukunis l-100 and 101 are manually operated at the same time, J-
Depending on the state of the flip-flop 40, the reception is signal 2
Either 00 or 201 is output. Also, the state of the flip-flop 40 in J- is Tsukunis l-100, 101.
are reversed each time they are input simultaneously, so that the priorities of ports 0 and 2 are equally divided.

次にポートを4つ持つ場合を第3図に示す。この場合は
、ゲート60〜63によってボー1− P OからP3
に向かって優先順位が設定されておりまたゲート64〜
67によってポートP3からP (1に向かって優先順
位が設定されているため、第2図の様にポートが2つし
かない時に比ベボート受付は優先順位が等分にはなりに
くい。
Next, FIG. 3 shows a case with four ports. In this case, the gates 60 to 63 allow the gates 60 to 63 to convert the board 1-PO to P3.
Priority is set towards Gate 64~
67, the priority is set from port P3 to P(1), so when there are only two ports as shown in Fig. 2, it is difficult for the priority for boat reception to be equally divided.

[発明が解決しようとする課題] このため、上述した従来の優先処理方式では、リクエス
トポート数が3コを越えた場合、ポート受付は優先順位
が等分になりにくいという欠点がある。例えば第3図で
、常にポートO〜3にリクエストが同時に人力してきた
場合、ポート0,3のリクエストのみが受付けられるた
けで、ポート1、2のリクエストはいつまでたっても受
イ・jけられないという欠点かある。
[Problem to be Solved by the Invention] Therefore, in the conventional priority processing method described above, when the number of request ports exceeds three, the port reception has a drawback that the priority order is difficult to be divided evenly. For example, in Figure 3, if requests are always sent to ports O to 3 at the same time, only requests from ports 0 and 3 will be accepted, and requests from ports 1 and 2 will never be accepted. There is a drawback.

そこで、本発明の技術的課題は、」上記欠点に鑑み、リ
クエストポート数が3コを越えた場合においても、ボー
ト間の優先処理を等分に行える優先処理方式を提供する
ことである。
SUMMARY OF THE INVENTION In view of the above drawbacks, the technical object of the present invention is to provide a priority processing method that can evenly distribute priority processing among boats even when the number of request ports exceeds three.

[課題を解決するための手段] 本発明は、複数のリクエスト受付はポートを持ち、該複
数のリクエスト受付はポートに2つ以上のリクエストか
同時に人力される装置において、前記リクエスト受付は
ポート数に対応するビット数のカウンタ、或いは、当該
ビット数の乱数を発生する乱数発生器と、該カウンタの
値或いは該乱数発生器の値により、前記リクエスト受付
はホトに2つ以上のリクエストが入力してきた時に、ど
のポートのリクエストを受付けるかを決定する優先処理
決定組合せ手段とを有していることを特徴とする優先処
理方式が得られる。
[Means for Solving the Problems] The present invention provides an apparatus in which a plurality of request receptions have a port, and in which two or more requests are manually input to the port at the same time, the request reception is performed depending on the number of ports. According to a counter with a corresponding number of bits or a random number generator that generates a random number with the corresponding number of bits, and the value of the counter or the value of the random number generator, the request reception is performed when two or more requests are input to the host. In some cases, a priority processing method is obtained which is characterized by comprising a priority processing determination combination means for determining which port a request is to be accepted.

[実施例] 次に、本発明の実施例について図面を参照して説明する
[Example] Next, an example of the present invention will be described with reference to the drawings.

第1図は4つのリクエストボートPO〜P3を持つ場合
の本発明の一実施例であり、リクエストバッファレジス
タ12〜]5と、2ビツトのカウンタで或いは乱数発生
器とて構成されるクロック入力毎にカウント・アップす
る或いは乱数を発生ずる優先ボートポインタ300と、
優先ポートポインタ300の出力に十〇,+1,+2,
+3をそれぞれ加算する加算器310〜313と、加算
器310−313の出力をデコードするデコーダ320
〜32Bと、ゲート400,410,420〜423と
ゲート420〜423の出力をエンコードするエンコー
ダ330.!:エンコータ330の出力で加算器310
〜313の内−つが選択されるセレクタ331と、セレ
クタ331の出力をデコードするデコーダ324と、リ
クエストホトの受付は信号POGO−P3GOを出力す
るゲート410とから構成される。
FIG. 1 shows an embodiment of the present invention in which there are four request boats PO to P3. a priority boat pointer 300 that counts up or generates a random number;
The output of the priority port pointer 300 is 10, +1, +2,
Adders 310 to 313 that add +3, respectively, and a decoder 320 that decodes the outputs of the adders 310 to 313.
.about.32B, and an encoder 330 that encodes the outputs of gates 400, 410, 420-423 and gates 420-423. ! :Adder 310 with output of encoder 330
313, a decoder 324 that decodes the output of the selector 331, and a gate 410 that outputs a signal POGO-P3GO for receiving a request photo.

以下に動作を説明する。まず、リクエストポートPO〜
P3の内1つに、例えば、リクエスト104か入力して
きた場合、優先ポートポインタ300は、“0“から“
3“の内のある数を示しているが、デコーダ320〜3
24、エンコーダ3301ゲート400,420〜42
3,410。
The operation will be explained below. First, request port PO~
For example, if a request 104 is input to one of P3, the priority port pointer 300 changes from "0" to "
3", but the decoders 320 to 3
24, encoder 3301 gate 400, 420-42
3,410.

セレクタ331により、リクエストポート2の受イ・j
け伝号P2GO204が出力される。
The selector 331 selects the receiving port 2 of request port 2.
A transmission signal P2GO 204 is output.

次にリクエストポートPI、P3の2か所にリクエスト
1.13,105が人力してきた場合、この時も、優先
ポートポインタ300は“0”から“3”の内のある数
を示しており、例えば優先ポトポインタ300の値が“
0”の場合はリフニス!・ホー 1・] (D 受(”
Iケ信号P I G O203カ″1mの場合は、同様
に受付は信号P 1− G O203が、“2″の場合
は、受付は信号P3GO205が“3“の場合は、受イ
」け信号P3GO205が出力される。
Next, when requests 1, 13, and 105 are manually input to the two request ports PI and P3, the priority port pointer 300 indicates a certain number from "0" to "3" at this time as well. For example, the value of the priority pointer 300 is “
0”, Rifnis!・Ho 1・] (D Uke(”
If the I signal P I G O 203 is 1 m, the reception will similarly receive the signal P 1 - If the G O 203 is "2", the reception will receive the signal P3. P3GO205 is output.

つまり優先ポートポインタタ300が示す値から昇順に
接し、一番近いポートのリクエストが受付けられる。優
先ポートポインタ300の値は常に更新されており、リ
クエスト102〜105に2つ以上のリクエストが人力
していても、どのポートリクエストも等分に(ランダム
に近く)受付けられる様になっている。
In other words, requests for the closest port in ascending order from the value indicated by the priority port pointer 300 are accepted. The value of the priority port pointer 300 is constantly updated, so that even if there are two or more requests in requests 102 to 105, all port requests are accepted equally (almost randomly).

[発明の効果] 以上説明したように本発明は、カウンタで、或いは、乱
数発生器で構成される優先ポートポインタを使用し、そ
れによってポート間の優先順位を決める事により、3つ
以上のリクエストポートを持つ場合、ポート間の優先処
理を等分に行なうことができるという効果がある。
[Effects of the Invention] As explained above, the present invention uses a priority port pointer configured with a counter or a random number generator, and determines the priority order among ports, thereby processing three or more requests. Having ports has the effect that priority processing can be equally distributed among the ports.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例、第2.3図は従来の技術の
説明図である。 10〜15・・・バッファレジスタ、100〜105・
・・リクエスト、20〜23.60〜67゜400.4
10,420〜423・・・ゲート、30゜31・・・
リクエスト数判別回路、40・・・J−にフリップフロ
ップ、50,51,331・・・セレクタ、320〜3
24・・・デコーダ、330・・・エンコーダ、100
〜105・・・リクエスト、110 111・・・反転
信号、200〜205・・・リクエスト受付け信号、5
1・・・選択信号、300・・・優先ポートポインタ、
310〜313・・・加算器。
FIG. 1 is an embodiment of the present invention, and FIGS. 2 and 3 are illustrations of conventional techniques. 10-15... Buffer register, 100-105.
...Request, 20~23.60~67°400.4
10,420~423...Gate, 30°31...
Request number determination circuit, 40...Flip-flop in J-, 50, 51, 331...Selector, 320-3
24...Decoder, 330...Encoder, 100
~105...Request, 110 111...Inverted signal, 200-205...Request acceptance signal, 5
1...Selection signal, 300...Priority port pointer,
310-313...Adder.

Claims (1)

【特許請求の範囲】 1)複数のリクエスト受付けポートを持ち、該複数のリ
クエスト受付けポートに2つ以上のリクエストが同時に
入力される装置において、前記リクエスト受付けポート
数に対応するビット数のカウンタと、該カウンタの値に
より、前記リクエスト受付けポートに2つ以上のリクエ
ストが入力してきた時にどのポートのリクエストを受付
けるかを決定する、優先処理決定組合せ手段とを有する
ことを特徴とする優先処理方式。 2)複数のリクエスト受付けポートを持ち該複数のリク
エスト受付けポートに2つ以上のリクエストが同時に入
力される装置において、前記リクエスト受付けポート数
に対応するビット数の乱数を発生する乱数発生器と、該
乱数発生器の値により、前記リクエスト受付けポートに
2つ以上のリクエストが入力してきた時に、どのポート
のリクエストを受付けるかを決定する優先処理決定組合
せ手段とを有することを特徴とする優先処理方式。
[Scope of Claims] 1) In an apparatus having a plurality of request acceptance ports and in which two or more requests are simultaneously input to the plurality of request acceptance ports, a counter having a number of bits corresponding to the number of request acceptance ports; A priority processing method characterized by comprising a priority processing determination combination means for determining from which port a request is accepted when two or more requests are input to the request reception port, based on the value of the counter. 2) In a device having a plurality of request acceptance ports and in which two or more requests are simultaneously input to the plurality of request acceptance ports, a random number generator that generates a random number with a number of bits corresponding to the number of request acceptance ports; A priority processing method characterized by comprising a priority processing determination combination means for determining from which port a request is to be accepted when two or more requests are input to the request receiving port, based on a value of a random number generator.
JP63299424A 1988-11-29 1988-11-29 Priority processing method Expired - Fee Related JPH0752396B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63299424A JPH0752396B2 (en) 1988-11-29 1988-11-29 Priority processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63299424A JPH0752396B2 (en) 1988-11-29 1988-11-29 Priority processing method

Publications (2)

Publication Number Publication Date
JPH02146658A true JPH02146658A (en) 1990-06-05
JPH0752396B2 JPH0752396B2 (en) 1995-06-05

Family

ID=17872390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63299424A Expired - Fee Related JPH0752396B2 (en) 1988-11-29 1988-11-29 Priority processing method

Country Status (1)

Country Link
JP (1) JPH0752396B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS522127A (en) * 1975-06-24 1977-01-08 Hitachi Ltd Memory access control circuit
JPS54146552A (en) * 1978-05-09 1979-11-15 Mitsubishi Electric Corp Interruption control system
JPS5790738A (en) * 1980-11-28 1982-06-05 Nec Corp Priority controlling circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS522127A (en) * 1975-06-24 1977-01-08 Hitachi Ltd Memory access control circuit
JPS54146552A (en) * 1978-05-09 1979-11-15 Mitsubishi Electric Corp Interruption control system
JPS5790738A (en) * 1980-11-28 1982-06-05 Nec Corp Priority controlling circuit

Also Published As

Publication number Publication date
JPH0752396B2 (en) 1995-06-05

Similar Documents

Publication Publication Date Title
JPS6142306B2 (en)
US4722067A (en) Method and apparatus for implementing modulo arithmetic calculations
EP0568374B1 (en) Parallelized magnitude comparator for comparing a binary number to a fixed value
US7051194B2 (en) Self-synchronous transfer control circuit and data driven information processing device using the same
JPH04245324A (en) Arithmetic unit
JPH02146658A (en) Priority processing system
JPS6041138A (en) Interruption control device
JPS5979495A (en) Shift circuit
JPH0721035A (en) Data processor
GB1584004A (en) Data processing system
JP3567510B2 (en) Interrupt priority judgment circuit
JP2001344100A (en) Central processing unit equipped with plural flag registers
JPS63163654A (en) Device for selecting input/output unit
JPS59174950A (en) Interruption processing device
JPS6288031A (en) Register filing system
JPH0749778A (en) Arithmetic unit
JPS63296139A (en) Interruption control circuit
JPH04222046A (en) Dma controller
JPS60175149A (en) Interruption control device
JPH03180934A (en) Interruption priority control system
JPH0511330B2 (en)
JPS62271016A (en) Digital signal processor
JPH02150922A (en) Deciding system for interruption vector fetch
JPH0668055A (en) Digital signal processor
JPH04283828A (en) Zero decision device for data

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees