JPH02144729A - Data processor - Google Patents

Data processor

Info

Publication number
JPH02144729A
JPH02144729A JP63301273A JP30127388A JPH02144729A JP H02144729 A JPH02144729 A JP H02144729A JP 63301273 A JP63301273 A JP 63301273A JP 30127388 A JP30127388 A JP 30127388A JP H02144729 A JPH02144729 A JP H02144729A
Authority
JP
Japan
Prior art keywords
error
segment
procedure
descriptor
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63301273A
Other languages
Japanese (ja)
Inventor
Norihei Nakada
徳平 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63301273A priority Critical patent/JPH02144729A/en
Publication of JPH02144729A publication Critical patent/JPH02144729A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To change an error processing procedure in accordance with an area where an error interruption occurs by providing a detecting means to detect the process procedure segment including the error interruption and a segment describer housing means. CONSTITUTION:When an error interruption occurs in a segment of a general process procedure 7 of segment #n, a CPU 5 sets an error procedure segment #6 at (n) and shifts the control to an error interruption detecting means 1. The means 1 acquires the address of an error process describer 3 based on the set value (n) and by reference to the contents of a segment describer 2-n corresponding to the segment #n. Then the control is shifted to an error process procedure 4 by reference the contents of a describer 3. Thus the procedure 4 can be changed for each area (procedure segment) where an error interruption occurrs. Then the procedure 4 can be changed in accordance with the area where the error interruption occurrs.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子計算機に利用する。特に、データ処理を
行う際のエラー処理手段に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention is applied to electronic computers. In particular, it relates to error handling means when performing data processing.

〔概要〕〔overview〕

本発明は、仮想メモリ空間を利用するデータ処理装置の
エラー割込み処理手段において、エラー発生箇所ごとに
エラー処理手続の変更ができる手段を備えることにより
、 エラー処理手続内で発生したエラー割込みの繰返し発生
を防止し、また、オペレーティングシステム内で発生し
たエラー割込みに対して発生セグメントに応じてンステ
ムダウンとタスクダウンとに分けて処理することができ
るようにしたものである。
The present invention prevents the repeated occurrence of error interrupts that occur within the error processing procedure by providing means for changing the error processing procedure for each error occurrence location in the error interrupt processing means of a data processing device that uses a virtual memory space. In addition, error interrupts occurring within the operating system can be processed separately into system down and task down depending on the segment in which they occur.

〔従来の技術〕[Conventional technology]

従来エラー割込みが発生した場合に、 ■ システム内に唯一のエラー処理手続きを持ち、エラ
ー割込み発生時に常に同一の処置を行うか、または、 ■ プログラムに唯一のエラー処理手続きを持ち、エラ
ー割込み発生時にそのプログラム内では常に同一の処置
を行う。
Conventionally, when an error interrupt occurs, there are two options: ■ Having only one error handling procedure in the system and always taking the same action when an error interrupt occurs, or ■ Having one and only error handling procedure in the program and taking the same action when an error interrupt occurs. The same procedure is always performed within the program.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このような従来のエラー割込み処理には、■ エラー割
込みの発生箇所に応じてエラー処理手続きを変更できな
いので、エラー処理手続き内でエラー割込みが発生した
場合にエラー割込みが際限なく繰返されることが起こる
欠点があり、また、 ■ エラー割込みの発生箇所に応じてエラー処理手続き
を変更できないので、オペレーティングシステム内で発
生した場合に常にシステムダウンになる欠点がある。
Such conventional error interrupt processing has the following problems: ■ Since the error processing procedure cannot be changed depending on the location where the error interrupt occurs, if an error interrupt occurs within the error processing procedure, the error interrupt may be repeated indefinitely. There are also drawbacks: (1) Since the error handling procedure cannot be changed depending on the location where the error interrupt occurs, there is a drawback that the system will always go down if the error interrupt occurs within the operating system.

本発明はこのような欠点を除去するもので、エラー割込
みの発生箇所に応じてエラー処理手続の変更が行えるデ
ータ処理装置を提供することを目的とする。
The present invention aims to eliminate such drawbacks, and aims to provide a data processing device that can change error handling procedures depending on the location where an error interrupt occurs.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、複数の処理手続きセグメントを格納する第一
格納手段およびこのセグメント上の処理手続きを実行す
るCPUを備え、仮想アドレス空間を利用するデータ処
理装置において、不正アクセス時にエラー割込みを発生
した処理手続きセグメントを検出する検出手段と、処理
手続きセグメントに対応して設けられ、エラー処理記述
子を指定するセグメント記述子を格納する第二格納手段
とを備え、上記第一格納手段は、エラー処理記述子で指
定されるエラー処理手続セグメントの複数を格納する領
域を有し、さらに、上記検出手段が検出した処理手続き
セグメントに対応したセグメント記述子が指定するエラ
ー処理記述子を上記第二格納手段より抽出し、このエラ
ー処理記述子が指定するエラー処理手続きを上記第一格
納手段から抽出して上記CPUに与える制御手段を備え
たことを特徴とする。
The present invention provides a data processing apparatus that includes a first storage means for storing a plurality of processing procedure segments and a CPU that executes processing procedures on the segments, and that uses a virtual address space. A detection means for detecting a procedure segment; and a second storage means for storing a segment descriptor for specifying an error processing descriptor, which is provided corresponding to the processing procedure segment; It has an area for storing a plurality of error processing procedure segments specified by the child, and further stores an error processing descriptor specified by a segment descriptor corresponding to the processing procedure segment detected by the detection means from the second storage means. The present invention is characterized by comprising a control means for extracting an error processing procedure designated by the error processing descriptor from the first storage means and providing it to the CPU.

〔作用〕[Effect]

本発明は、エラー割込みの発生箇所により起動されるエ
ラー処理手続きを変更できるようにするもので、エラー
割込みを起こした手続きセグメントに対応するエラー処
理記述子を示すセグメント記述子とエラー割込み発生時
に制御を移すべき手続きの番地を示すエラー処理記述子
とを利用してエラー割込みを検出し、エラー割込みを起
こした手続きセグメントに対応するセグメント記述子で
示されたエラー処理記述子が指すエラー処理手続きに制
御を移す。
The present invention makes it possible to change the error handling procedure that is activated depending on the location where an error interrupt occurs. The error interrupt is detected using the error processing descriptor indicating the address of the procedure to which the error interrupt is to be moved, and the error processing descriptor indicated by the segment descriptor corresponding to the procedure segment that caused the error interrupt is transferred. Transfer control.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面に基づき説明する。第1
図はこの実施例の構成を示すブo 、7り構成図である
Hereinafter, one embodiment of the present invention will be described based on the drawings. 1st
The figures are block diagrams showing the configuration of this embodiment.

この実施例は、第1図に示すように、エラー処理記述子
3て指定されるエラー処理手続き4のセグメントの複数
と一般的処理手続き7のセグメントを含む複数の処理手
続きセグメントを格納する第一格納手段と、この第一格
納手段に格納されたセグメント上の処理手続を実行する
CPU5と、処理手続きセグメントに対応して設けられ
、エラー処理記述子3を指定するセグメント記述子を格
納する第二格納手段であるセグメント記述子テーブル2
と、不正アクセス時にエラー割込みを発生した処理手続
きセグメントを検出する検出手段およびこの検出手段が
検出した処理手続きセグメントに対応したセグメント記
述子が指定するエラー処理記述子を上記第二格納手段か
ら抽出し、このエラー処理記述子が指定するエラー処理
手続きを上記第一格納手段から抽出してCPU5に与え
る制御手段を有するエラー割込み検出手段1とを備える
In this embodiment, as shown in FIG. a storage means, a CPU 5 that executes a processing procedure on the segment stored in the first storage means, and a second CPU 5 that is provided corresponding to the processing procedure segment and that stores a segment descriptor that specifies the error processing descriptor 3. Segment descriptor table 2 which is a storage means
and a detection means for detecting a processing procedure segment in which an error interrupt has occurred during unauthorized access, and an error processing descriptor specified by a segment descriptor corresponding to the processing procedure segment detected by this detection means, from the second storage means. , an error interrupt detection means 1 having a control means for extracting the error processing procedure specified by the error processing descriptor from the first storage means and providing it to the CPU 5.

まず、この実施例の動作を第1図を参照して説明する。First, the operation of this embodiment will be explained with reference to FIG.

セグメント番号nの一役的処理手続き7のセグメントで
エラー割込みが発生すると、CPU D ’+まエラー
手続きセグメント番号6を「n」にセットし、エラー割
込み検出手段1に制御を移す。
When an error interrupt occurs in the segment of the primary processing procedure 7 with segment number n, the CPU D'+ sets the error procedure segment number 6 to "n" and transfers control to the error interrupt detection means 1.

エラー割込み検出手段1はエラー手続きセグメント番号
6のセット値「n」に基づきセグメント記述子テーブル
2内のセグメント番号nの手続きセグメントに対応する
セグメント記述子2−nの内容を参照してエラー処理記
述子30番地を得る。
The error interrupt detection means 1 refers to the contents of the segment descriptor 2-n corresponding to the procedure segment with the segment number n in the segment descriptor table 2 based on the set value "n" of the error procedure segment number 6 to write an error processing description. Obtain child address 30.

さらに、エラー処理記述子3の内容を参照してエラー処
理手続き4の番地を得てエラー処理手続き4に制御を移
す。
Furthermore, by referring to the contents of the error processing descriptor 3, the address of the error processing procedure 4 is obtained, and control is transferred to the error processing procedure 4.

次に、セグメント記述子、エラー処理記述子およびエラ
ー処理手続きの組合せによる動作例を第3図を参照して
説明する。エラー処理手続き4−0はシステムダウン処
理を行うものとし、エラー処理手続き4−1はタスクダ
ウン処理を行うものとする。また、エラー処理手続き4
−1のセグメント番号を0とする。セグメント番号nの
一般的処理手続き7のセグメントでエラー割込みが発生
すると、CPU5はエラー手続きセグメント番号として
nをセントし、エラー割込み検出手段1に制御を移す。
Next, an example of operation using a combination of a segment descriptor, an error handling descriptor, and an error handling procedure will be described with reference to FIG. It is assumed that the error handling procedure 4-0 performs system down processing, and the error handling procedure 4-1 performs task down processing. Also, error handling procedure 4
-1 segment number is set to 0. When an error interrupt occurs in the segment of the general processing procedure 7 with segment number n, the CPU 5 sets n as the error procedure segment number and transfers control to the error interrupt detection means 1.

エラー割込み検出手段1は一般的処理手続き7のセグメ
ントに対応するセグメント記述子2−nを参照し、次に
エラー処理記述子3−nを参照し、エラー処理手続き4
−1に制御を移す。エラー処理手続き4−1ではタスク
ダウン処理を行う。このときにエラー処理手続き4−1
でエラー割込みが発生すると、CPU5はエラー手続き
セグメント番号として「0」をセットし、エラー割込み
検出手段1に制御を移す。エラー割込み検出手段1はエ
ラー処理手続き4−1のセグメント番号0に対応するセ
グメント記述子2−0を参照し、次にエラー処理記述子
3−0を参照し、エラー処理手続き4−0に制御を移す
。エラー処理手続き4−0ではシステムダウン処理を行
う。
The error interrupt detection means 1 refers to the segment descriptor 2-n corresponding to the segment of the general processing procedure 7, then refers to the error processing descriptor 3-n, and executes the error processing procedure 4.
Transfer control to -1. In error processing procedure 4-1, task down processing is performed. At this time, error handling procedure 4-1
When an error interrupt occurs, the CPU 5 sets the error procedure segment number to "0" and transfers control to the error interrupt detection means 1. The error interrupt detection means 1 refers to the segment descriptor 2-0 corresponding to segment number 0 of the error processing procedure 4-1, then refers to the error processing descriptor 3-0, and then controls the error processing procedure 4-0. move. In error processing procedure 4-0, system down processing is performed.

〔発明の効果〕〔Effect of the invention〕

本発明は、以上説明したように、エラー割込みの発生箇
所(手続きセグメント)ごとに対応するエラー処理手続
きを変更できるので、エラー処理手続き内でエラー割込
みが発生した場合に他の一般的な手続きセグメント内で
エラー割込みが発生したときに実行するエラー処理手続
きと別のエラー処理手続きを実行してエラー割込みが際
限なく繰返されるのを防ぐことができる効果があり、ま
た、オペレーティングシステム内で発生したエラー割込
みに関しても発生セグメントによりシステムダウンとタ
スクダウンとを分けることができる効果がある。
As explained above, the present invention allows changing the error handling procedure corresponding to each location (procedure segment) where an error interrupt occurs, so that when an error interrupt occurs within the error handling procedure, other general procedure segments This has the effect of preventing error interrupts from being repeated indefinitely by executing an error handling procedure that is executed when an error interrupt occurs within the operating system, and another error handling procedure that is executed when an error interrupt occurs within the operating system. Regarding interrupts, it is also possible to distinguish between system down and task down depending on the generated segment.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例の構成を示す構成図。 第2図は第1図のエラー割込み検出手段の動作を示すフ
ローチャート。 第3図は本発明実施例の動作を示す説明図。 1・・・エラー割込み検出手段、2・・・セグメント記
述子テーブノベ2−〇、2−1.2−n・・・セグメン
ト記述子、3.3−0.3−1.3−n・・・エラー処
理記述子、4.4−0.4−1・・・エラー処理手続き
、5・・・CPU、6・・・エラー手続きセグメント番
号、7・・・一般的処理手続き。
FIG. 1 is a configuration diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a flowchart showing the operation of the error interrupt detection means of FIG. 1. FIG. 3 is an explanatory diagram showing the operation of the embodiment of the present invention. 1... Error interrupt detection means, 2... Segment descriptor table novel 2-0, 2-1.2-n... Segment descriptor, 3.3-0.3-1.3-n... - Error processing descriptor, 4.4-0.4-1...Error processing procedure, 5...CPU, 6...Error procedure segment number, 7...General processing procedure.

Claims (1)

【特許請求の範囲】 1、複数の処理手続きセグメントを格納する第一格納手
段およびこのセグメント上の処理手続きを実行するCP
Uを備え、仮想アドレス空間を利用するデータ処理装置
において、 不正アクセス時にエラー割込みを発生した処理手続きセ
グメントを検出する検出手段と、 処理手続きセグメントに対応して設けられ、エラー処理
記述子を指定するセグメント記述子を格納する第二格納
手段と を備え、 上記第一格納手段は、エラー処理記述子で指定されるエ
ラー処理手続セグメントの複数を格納する領域を有し、 さらに、上記検出手段が検出した処理手続きセグメント
に対応したセグメント記述子が指定するエラー処理記述
子を上記第二格納手段より抽出し、このエラー処理記述
子が指定するエラー処理手続きを上記第一格納手段から
抽出して上記CPUに与える制御手段 を備えたことを特徴とするデータ処理装置。
[Claims] 1. A first storage means for storing a plurality of processing procedure segments and a CP that executes processing procedures on the segments.
In a data processing device that is equipped with U and uses a virtual address space, there is a detecting means for detecting a processing procedure segment in which an error interrupt has occurred at the time of unauthorized access, and a detection means provided corresponding to the processing procedure segment and specifying an error processing descriptor. a second storage means for storing a segment descriptor, the first storage means having an area for storing a plurality of error handling procedure segments specified by the error handling descriptor; The error processing descriptor specified by the segment descriptor corresponding to the processing procedure segment is extracted from the second storage means, the error processing procedure specified by this error processing descriptor is extracted from the first storage means, and the CPU extracts the error processing descriptor specified by the segment descriptor corresponding to the processing procedure segment. What is claimed is: 1. A data processing device comprising: a control means for controlling the data;
JP63301273A 1988-11-28 1988-11-28 Data processor Pending JPH02144729A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63301273A JPH02144729A (en) 1988-11-28 1988-11-28 Data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63301273A JPH02144729A (en) 1988-11-28 1988-11-28 Data processor

Publications (1)

Publication Number Publication Date
JPH02144729A true JPH02144729A (en) 1990-06-04

Family

ID=17894836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63301273A Pending JPH02144729A (en) 1988-11-28 1988-11-28 Data processor

Country Status (1)

Country Link
JP (1) JPH02144729A (en)

Similar Documents

Publication Publication Date Title
JP2972355B2 (en) Digital data processor and operating method thereof
JPH02144729A (en) Data processor
JPH0377137A (en) Information processor
JPH08202635A (en) Dma controller
JPS6175446A (en) Address comparison system
JPS63120336A (en) Switching system for memory access mode
JPH06309236A (en) Illegal write detecting circuit for memory
JPH01233545A (en) Interruption factor controller
JP2580734B2 (en) Virtual memory address space access control method
JP2584082B2 (en) High-speed interrupt processing device
JPS621042A (en) Electronic computer
JPH0334053A (en) Control shift system
JPH03154934A (en) Method for detecting file transfer error
JPH0367357A (en) Multi-cpu system
JPH0683640A (en) Interruption response processing system
JPH0833828B2 (en) Program operating system
JPS61157948A (en) Interrupt source analyzing device
JPH03182959A (en) High speed coprocessor interface device
JPS59160241A (en) Process starting method
JPH0497464A (en) Off-line memory information transfer control system in communication processing equipment
JPH03257629A (en) Interruption restoring device
JPS62154166A (en) Microcomputer
JPS61213949A (en) Processing system for sense information
JPS61249165A (en) Inter-processor synchronizing system
JPS6365553A (en) Reliability securing system for input/output device constitution control data