JPH02143685A - 画像メモリ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、本来の画像に文字や図形等の画像をスーパ
ーインポーズ可能な機能を備えた画像メモリ制御装置に
関する。

（従来の技術） 近年、テレビジョン受像機やビデオテープレコーダ（以
下、ＶＴＲと記す）等の映像機器においては、映像信号
のデジタル処理化が進められている。

ところで、このデジタル処理によれば、画像メモリを使
って、アナログ処理では実現することができなかった各
種処理を行なうことができる。例えば、ＶＴＲにおいて
は、１フイールドごとに再生映像信号のＳ／Ｎ比を判定
し、Ｓ／Ｎ比の良好なフィールドの映像信号を画像メモ
リに格納し、Ｓ／Ｎ比の悪い映像信号が再生されたとき
、これを画像メモリのデータで置き換えることにより、
画質の向上を図ることがある。また、画像メモリにスー
パーインポーズ用の映像信号を記憶し、これを使って本
来の画像にスーパーインポーズ画像を挿入するスーパー
インポーズ機能を設ける場合もある。

第３図に、スーパーインポーズ機能を有する従来の画像
メモリ制御装置の構成を示す。

図示の装置は、画像メモリとして映像信号の上位ビット
分の分割データを格納するメモリ１４と下位ビット分の
分割データを格納するメモリ１５の２つのメモリを有す
る。このように２つのメモリ１４．１５を設けるのは、
１つのメモリでは容量が不足し、１フイ一ルド分の映像
信号を記憶する際、ある程度の品位を保持しながら記憶
しておくことができないからである。

この第３図において、まず、映像信号をメモリ１４．１
５に書き込むとともに、この書込みデータを読み出して
出力する動作モード（以下、書込み・読み出しモードと
記す）を説明する。

この書込み・読出しモードでは、入力端子１１に画像表
示用の映像信号（以下、第１の映像信号と記す）が供給
される。また、スイッチ回路１３゜１８の可動接点ａは
それぞれ固定接点ｃ、ｂ側に固定される。

このような設定状態の下で、入力端子１１に供給される
アナログの映像信号は、アナログ／デジタル変換回路（
以下、Ａ／Ｄ変換回路と記す）１２でｎ（正の整数）ビ
ットのデジタル信号に変換された後、上位ｎ　／　２ビ
ット分の分割データはメモリ１４に書き込まれ、下位ｎ
　／　２ビット分の分割データはメモリ１５に書き込ま
れる。このメモリ１４．１５の読出し出力は、スイッチ
回路１３を介してデジタル／アナログ変換回路（以下、
Ｄ／Ａ変換回路と記す）１７に供給され、アナログ信号
に戻される。この信号は、スイッチ回路１８を介して出
力され、画像表示等に供される。

次に、本来の画像に文字や図形等のスーパーインポーズ
画像を挿入する動作モード（以下、スーパーインポーズ
モードと記す）を説明する。

コノスーパーインポーズモードでは、まず、入力端子１
１にスーパーインポーズ画像挿入用の映像信号（以下、
第２の映像信号と記す）が供給され、そのデジタル化出
力が、メモリ１４，１５１＋ｌ：書き込まれる。次に、
この入力端子１１には、第１の映像信号が供給される。

このとき、スイッチ回路１３の可動接点ａは固定接点す
に接続される。

これにより、第１の映像信号のデジタル化出力は、スイ
ッチ回路１３、Ｄ／Ａ変換回路１７を介してスイッチ回
路１８に供給される。これと同時に、メモリ１４．１５
に書込まれた第２の映像信号が読み出され、比較回路２
０に供給される。この比較回路２０では、第２の映像信
号と基準値発生回路２１から出力される基準値との大小
比較がなされ、その比較結果が１，０のパルス信号とし
て出力される。このパルス信号に従ってスイッチ回路１
８の接続状態が制御される。例えば、第２の映像信号が
基準値より小さい場合には、スイッチ回路１８の可動接
点ａが固定接点すに接続され、第１の映像信号の選択が
なされる。一方、第２の映像信号が基準値より大きい場
合には、スイッチ回路１８の固定接点ａが可動接点すに
接続される。

これにより、輝度・色度設定回路１つから出力される所
定の輝度及び色度を持つ映像信号が選択される。その結
果、第１の映像信号の画像に、比較回路２０の比較出力
によって表わされる文字や図形からなり、輝度・色度設
定回路１９から出力される映像信号によって表わされる
輝度及び色度を持つスーパーインボーズ画像が挿入され
た画像が得られる。

なお、メモリ１４．１５のアクセスに必要なストローブ
信号ＳＴＢ、アドレス信号ＡＤＲ，クロック信号ＣＫ、
書込み・読出し許可信号ＷＥ等はシーケンサ１６から出
力される。この場合、これらの信号はメモリ１４．１５
で共用される。

上記構成によれば、基準値をｎビットで表わされる第２
の映像信号の階調分だけ細かく設定することができると
いう利点がある反面、第２の映像信号として１つの映像
信号しか記憶しておくことができず、複数の第２の映像
信号を記憶しておきたいという要望に答えることができ
ないという問題があった。

（発明が解決しようとする課８） 以上述べたようにスーパーインポーズ機能を備えた従来
の画像メモリ制御装置においては、画像メモリに１度に
１つの第２の映像信号しか記憶することができないため
、１度に複数の第２の映像信号を記憶して、多種多用な
スーパーインポーズ画像を生成したいという要望に答え
ることができなかった。

そこで、この発明は、画像メモリに１度に複数の第２の
映像信号を記憶しておくことが可能な画像メモリ制御装
置を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するためにこの発明は、第２の映像信号
としてその上位ビットだけを使っても、階調の滑らかさ
が若干失われるだけで、図形や文字等の形状はほとんど
不自然にならないことに着目し、 映像信号を分割して複数の記憶部から成る画像メモリに
記憶する構成において、 上記画像メモリの各記憶部を独立にアクセス可能とし、
スーパーインポーズモード時、複数の記憶部のいずれか
１つを択一的に選択し、選択された記憶部に、第２の映
像信号の複数の分割データのうち、最上位ビットを含む
分割データを書き込んだり、この書き込まれた分割デー
タを読み出してスーパーインボーズ画像を挿入するよう
にしたものである。

（作用） このように第２の映像信号を記憶する際、その上位ビッ
ト分の分割データのみを記憶するようにしたことにより
、記憶部の数だけ第２の映像信号を記憶することができ
るので、第２の映像信号を複数記憶しておきたいという
要望に答えることができる。

（実施例） 以下、図面を参照しながらこの発明の一実施例を詳細に
説明する。

第１図はこの発明の一実施例の構成を示す回路図である
。なお、第１図において、先の第３図と同一部には同一
符号を付し、詳細な説明を省略する。

第１図において、入力端子１１に供給される第１の映像
信号あるいは第２の映像信号は、Ａ／Ｄ変換回路３１に
よりｎビットのデジタル信号に変換されるとともに、ｎ
　／　２ビツトずつ半分に分割される。このうち、最上
位ビットを含む上位ｎ　／　２ビツト分の分割データは
、メモリ１４の入力端子およびスイッチ回路３２の固定
接点Ｃに供給される。また、最下位ビットを含む下位ｎ
　／　２ビツト分の分割データは、スイッチ回路３２の
他方の固定接点すに供給される。また、これら分割デー
タは再度合成され、スイッチ回路１３の一方の固定接点
すに供給される。

メモリ１４の読み出し出力はスイッチ回路３３の一方の
固定接点すに供給される。メモリ１５の読出し出力はス
イッチ回路３３の他方の固定接点Ｃに供給されるととも
に、このスイッチ回路３３の選択出力と合成され、スイ
ッチ回路１３の他方の固定接点Ｃに供給される。

メモリ１４．１５をアクセスするためのストローブ信号
ＳＴＢ、アドレス信号ＡＤＲ，クロック信号ＣＫ、書込
み・読出し許可信号ＷＥはシーケンサ３４から出力され
る。この場合、シーケンサ３４は、ストローブ信号ＳＴ
Ｂ、アドレス信号ＡＤＲ，クロック信号ＣＫとしては、
メモリ１４゜１５に同じものを与える。これに対し、書
込み・読出し許可信号ＷＥとしては、各メモリ１４゜１
５ごとに独立の信号ＷＥｌ、ＷＥ２を与える。

これにより、メモリ１４．１５は独立にアクセス可能で
ある。

上記構成において動作を説明する。

（１）　まず、書込み・読出しモードでの動作を説明す
る。

このモードでは、スイッチ回路１３．１８の可動接点ａ
は、従来同様、それぞれ固定接点ｃ、　　ｂに接続され
る。また、スイッチ回路３２．３３の可動接点ａはいず
れも固定接点すに接続される。

これにより、メモリ１４には第１の映像信号の上位ｎ　
／　２ビット分の分割データが書き込まれ、メモリ１５
には同じく下位ｎ　／　２ビット分の分割ブタが書き込
まれる。また、読出し時は、メモリ１４の読み出し出力
をスイッチ回路３３に通したものとメモリ１５の読み出
し出力とが合成され、スイッチ回路１３、Ｄ／Ａ変換回
路１７．スイッチ回路１８を介して出力される。

（２）　次に、スーパーインポーズモードでの動作を説
明する。

このモードでは、スイッチ回路１３の可動接点ａは固定
接点すに接続され、スイッチ回路３２の可動接点ａは固
定接点Ｃに接続される。

スイッチ回路３２の可動接点ａが固定接点Ｃに接続され
ることにより、第２の映像信号の上位ｎ　／　２ビット
分の分割データがメモリ１４だけでなく、メモリ１５に
も書込み可能となる。この分割データをメモリ１５の内
容を保持したまま、メモリ１４に書き込む場合は、シー
ケンサ３４がらメモリ１４用の書込み・読み出し許可信
号ＷＥ。

を出力すればよい。一方、メモリ１４の内容を保持した
まま、メモリ１５に書き込む場合は、同じくメモリ１５
用の書込み・読出し許可信号ｗＥ２を出力するようにす
ればよい。

メモリ１４．１５に対する書込みが終了すると、その読
み出しがなされる。そして、メモリ１４゜１５の読出し
出力のうち、どちらを使うかはスイッチ回路３３の接続
状態を制御することにより設定することができる。すな
わち、メモリ１４の読出し出力を使う場合は、スイッチ
回路３３の可動接点ａを固定接点すに接続すればよい。

一方、メモリ１５の読出し出力を使う場合は、可動接点
ａを固定接点Ｃに接続すればよい。

このようにしてスイッチ回路３３により選択された読出
し出力は、比較回路２０に供給され、スーパーインポー
ズ画像の生成に供される。この処理は従来と同様なので
説明を省略する。

以上述べたようにこの実施例は、メモリ１４゜１５を独
立にアクセス可能とし、スーパーインポーズモード時、
これらメモリ１４．１５のいずれか１つを択一的に選択
し、第２の映像信号の上位ｎ　／　２ビット分の分割デ
ータのみの書込み、読出しを行なうようにしたものであ
る。

このような構成によれば、メモリ１４．１５の数と同じ
２つの第２の映像信号を記憶することが可能なため、複
数の第２の映像信号を記憶したいという要望に答えるこ
とができる。

また、下位ｎ／２ビット分の分割データではなく、上位
ｎ　／　２ビット分の分割データを書き込むようにした
ので、階調の滑らかさは若干失われるものの、文字や図
形の不自然さは生じないようにすることができ、スーパ
ーインポーズ画像の品位を低下させることもない。

第２図はこの発明の他の実施例の構成を示す回路図であ
る。

先の実施例では、２つのメモリ１４．１５を用いる場合
を説明したが、この実施例は３つのメモリを用いる場合
を示すものである。なお、第２図において、先の第１図
と同一部には同一符号を付す。

この第２図において、４１は入力端子１１に供給される
第１の映像信号あるいは第２の映像信号をｎビットのデ
ジタル信号に変換し、がっ、これをｎ　／　３ビット分
づつ分けて出力するＡ／Ｄ変換回路である。

４２．４３．４４はメモリである。メモリ４２は、書込
み・読出しモード及びスーパーインポ−ズモードのいず
れのモードであっても、第２の映像信号の上位ｎ　／　
３ビット分の分割データを記憶する。

４５は、第１図のスイッチ回路３２と同様、書込ム・読
出しモードでは、第２の映像信号の中位ｎ　／　３ビッ
ト分の分割データをメモリ４３に供給し、スーパーイン
ポーズモードでは、上位ｎ　／　３ビット分の分割デー
タをメモリ４３に供給するスイッチ回路である。４６は
、同じく、書込み・読出しモードでは、第２の映像信号
の下位ｎ　／　３ビット分の分割データをメモリ４４に
供給し、スーパーインポーズモードでは、上位ｎ　／　
３ビット分の分割データをメモリ４４に供給するスイッ
チ回路である。

４７は第１図のスイッチ回路３３と同様、書込み・読出
しモードでは、メモリ４２の読出し出力を選択し、スー
パーインポーズモードでは、メモリ４２，４３．４４の
いずれか１つのメモリの読み出し出力を選択するスイッ
チ回路である。

４７は、メモリ４２，４３．４４をアクセスするための
シーケンサである。このシーケンサ４７は、ストローブ
信号ＳＴＢ、アドレス信号ＡＤＲ、クロック信号ＣＫと
しては、メモリ４２．４３゜４４に同じものを与え、書
込み・読み出し許可信号ＷＥとしては、各メモリ４２．
４３．４４に別々の信号ＷＥ、、ｗＥ２．ＷＥ３を与え
る。

上記構成によれば、メモリが３つに増えた分だけ、先の
実施例よりも１つ多く第２の映像信号を記憶することが
できる。

なお、この発明は先の実施例に限定されるものでない。

例えば、先の実施例では、画像メモリとして複数の独立
したメモリを用いる場合を説明したが、この発明の画像
メモリは、独立にアクセス可能な複数の記憶部を有する
ものであればよく、この条件を満足するものであれば、
１つの画像メモリを用いる構成であってもよいことは勿
論である。

また、先の実施例では、ｎ／ｍ（ｍは２以上の正の整数
）が整数になるものとして説明したが、必ずしも整数に
なるとは限らないので、例えば、これに近い整数を選択
し、これをスーパーインポーズ画像の量子化ビット数と
するようにしてもよい。

この他にもこの発明は、その要旨を逸脱しない範囲で種
々様々変形実施可能なことは勿論である。

［発明の効果］ 以上述べたようにこの発明によれば、画像メモリの記憶
部の数だけの第２の映像信号を記憶することができるの
で、第２の映像信号を複数記憶しておきたいという要望
に答えることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路図、第２
図はこの発明の他の実施例の構成を示す回路図、第３図
は従来の画像メモリ制御装置の構成を示す回路図である
。 １１・・・入力端子、１３．１８．３２．３Ｂ。 ４５．４６．４７・・・スイッチ回路、１４，１５゜４
２．４３．４４・・・メモリ、１７・・・Ｄ／Ａ変換回
路、１９・・・輝度・色度設定回路、２０・・・比較回
路、２１・・・基準値発生回路、３１．４１・・・Ａ／
Ｄ変換回路、３４．４８・・・シーケンサ。 出願人代理人　弁理士　鈴江武彦

Claims (1)

1. 【特許請求の範囲】 画像表示用のｎ（ｎは正の整数）ビットの第１の映像信
   号あるいはスーパーインポーズ用のｎビットの第２の映
   像信号をほぼｎ／ｍ（ｍは２以上の正の整数）ビットず
   つｍ個のデータに分割するデータ分割手段と、 このデータ分割手段から出力される各分割データを記憶
   可能なｍ個の記憶部を有し、かつ、各記憶部を独立にア
   クセス可能な画像メモリと、上記データ分割手段から上
   記第１の映像信号の分割データが出力されている場合、
   各分割データを上記画像メモリの対応する記憶部に書き
   込む第１のデータ書込み手段と、 この第１のデータ書込み手段によって上記画像メモリに
   書込まれた分割データを読み出す第１のデータ読出し手
   段と、 上記データ分割手段から上記第２の映像信号の分割デー
   タが出力されている場合、上記画像メモリのｍ個の記憶
   部のいずれか１つを択一的に選択し、この選択された記
   憶部に上記データ分割手段から出力される分割データの
   うち、最上位ビットを含む分割データを書き込む第２の
   データ書込み手段と、 上記画像メモリのｍ個の記憶部のいずれか１つを択一的
   に選択し、この選択された記憶部から上記第２のデータ
   書込み手段によって書込まれた分割データを読み出す第
   ２のデータ読出し手段と、この第２のデータ読出し手段
   によって読み出された分割データに従って上記第１の映
   像信号による画像にスーパーインポーズ画像を挿入する
   画像挿入手段とを具備したことを特徴とする画像メモリ
   制御装置。