JPH0214152U - - Google Patents
Info
- Publication number
- JPH0214152U JPH0214152U JP8933388U JP8933388U JPH0214152U JP H0214152 U JPH0214152 U JP H0214152U JP 8933388 U JP8933388 U JP 8933388U JP 8933388 U JP8933388 U JP 8933388U JP H0214152 U JPH0214152 U JP H0214152U
- Authority
- JP
- Japan
- Prior art keywords
- bus
- control
- register
- comparison circuit
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Description
第１図はこの考案の一実施例を示す図、第２図
は従来のこの種のシステムを示す図、第３図は従
来のこの種のシステムにおいてバス制御装置がバ
スに信号を出力するタイミングを示す図である。 図において１は中央処理装置、２はアドレスを
含む制御信号、３Ａは第１のバス制御回路、３Ｂ
は第２のバス制御回路、４Ａは第１のバス、４Ｂ
は第２のバス、５Ａ，５Ｂは制御信号、６はステ
ータス信号、７Ａ，７Ｂはアドレスレジスタ群、
８Ａ，８Ｂは比較回路、９Ａ，９Ｂは制御回路、
２０は調停回路、２１は禁止信号である。なお、
図中同一あるいは相当部分には同一符号を付して
示してある。
は従来のこの種のシステムを示す図、第３図は従
来のこの種のシステムにおいてバス制御装置がバ
スに信号を出力するタイミングを示す図である。 図において１は中央処理装置、２はアドレスを
含む制御信号、３Ａは第１のバス制御回路、３Ｂ
は第２のバス制御回路、４Ａは第１のバス、４Ｂ
は第２のバス、５Ａ，５Ｂは制御信号、６はステ
ータス信号、７Ａ，７Ｂはアドレスレジスタ群、
８Ａ，８Ｂは比較回路、９Ａ，９Ｂは制御回路、
２０は調停回路、２１は禁止信号である。なお、
図中同一あるいは相当部分には同一符号を付して
示してある。
Claims (1)
- １つの中央処理装置が複数のバス制御装置を有
し、同時に複数のバスに接続される機器の制御が
可能なシステムにおいて、制御する機器に対して
あらかじめ割り当てられたアドレスを外部から設
定し保持するレジスタと、ＣＰＵから出力される
アドレスと前記レジスタの内容とを比較する比較
回路、及び前記比較回路の結果からバスに接続さ
れる機器の制御を行う制御回路を備えたことを特
徴とするバス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8933388U JPH0214152U (ja) | 1988-07-05 | 1988-07-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8933388U JPH0214152U (ja) | 1988-07-05 | 1988-07-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0214152U true JPH0214152U (ja) | 1990-01-29 |
Family
ID=31313885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8933388U Pending JPH0214152U (ja) | 1988-07-05 | 1988-07-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0214152U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5196624U (ja) * | 1975-02-01 | 1976-08-03 |
-
1988
- 1988-07-05 JP JP8933388U patent/JPH0214152U/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5196624U (ja) * | 1975-02-01 | 1976-08-03 | ||
| JPS5736802Y2 (ja) * | 1975-02-01 | 1982-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0214152U (ja) | ||
| JPS6353155U (ja) | ||
| JPS6446862U (ja) | ||
| JPS618354U (ja) | ダイレクトメモリアクセス装置 | |
| JPS62169831U (ja) | ||
| JPH0482736U (ja) | ||
| JPS63192843U (ja) | ||
| JPH0284955U (ja) | ||
| JPS6392970U (ja) | ||
| JPS6353152U (ja) | ||
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPS6368054U (ja) | ||
| JPS63139647U (ja) | ||
| JPS59138928U (ja) | プロセス出力回路 | |
| JPS6034647U (ja) | マイクロプロセツサ | |
| JPH0284964U (ja) | ||
| JPS6251428U (ja) | ||
| JPS59169633U (ja) | バツフア回路 | |
| JPS5963746U (ja) | コンピユ−タの異常判別装置 | |
| JPS62117797U (ja) | ||
| JPS6312242U (ja) | ||
| JPS61107047U (ja) | ||
| JPH0428351U (ja) | ||
| JPS62166556U (ja) | ||
| JPH0246248U (ja) |