JPH02141013A - 波形等化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、入力アナログ信号のピーク位置を検出するこ
とにより、２値のデジタル信号を生成する信号生成回路
に設けられる波形等化回路に関する。

［従来の技術］ 従来より、記憶情報読出し回路において、記憶情報検出
手段によって読出された再生アナログ信号のピーク位置
を、微分を用いたピーク検出器により２値のデジタル信
号に復調するようにした回路が知られている。

第５図は、このようなピーク検出器（復調回路）の具体
的構成を示すブロック図である。

このピーク検出器は、入力信号の高域成分を通す微分器
１０と、高域ノイズ成分を減少させて信号のＳ／Ｎを向
上するためのローパスフィルタ１１と、入力信号のゼロ
クロスレベルを境界として比較動作するゼロクロスコン
パレータ１２と、入力信号のある電位レベルＶＴＨを境
界として比較動作するレベルコンパレータ１３と、入力
信号を一定時間ｔ２遅らせる遅延回路１４と、２つの入
力信号レベルの積を出力する積論理回路１５とを有して
いる。

上記微分器１０は、再生アナログ信号の入力部（第５図
中■）を有し、後述の波形等化回路を通った再生アナロ
グ信号が入力される。ローパスフィルタ１１の出力端（
第５図中■）からは上記再生アナログ信号を微分器１０
で微分し、ローパスフィルタ１１により高域ノイズ成分
を除去した信号が生成される。ここで再生アナログ信号
のピーク位置は、ローパスフィルタ１１からの出力信号
のゼロクロス点に対応する。そしてこのゼロクロス点を
境界としてゼロクロスコンパレータ１２により反転され
たゼロクロスコンパレータ出力が積論理回路の一方の入
力端子に供給される（第５図中■）。

また、ローパスフィルタｌｌの出力信号は、所定のスレ
ショルドレベルＶＴＲを境界として、レベルコンパレー
タ１３により反転され、このレベルコンパレータ出力（
第５図中丸■）は遅延回路１４に供給され、時間ｔ２だ
け遅延され、積論理回路１５の他方の入力端子に供給さ
れる（第５図中■）。

そして、積論理回路の出力信号が最終デジタル復調デー
タとして得られる。

第６図は、このような最終デジタル復調データの生成過
程を示す波形図である。なお、図中■から■は、第４図
におけるピーク検出器の各部の信号波形を示している。

またこのようなピーク検出器に波形等化した入力アナロ
グ信号を供給するための波形等化回路として、第７図に
示すものが知られている。

この波形等化回路は、入力信号を一定時間ｔｌだけ遅ら
せる遅延回路１．２と、信号レベルを可変させる可変回
路７と、信号レベルを反転させる反転回路８と、バッフ
ァ９とを有している。

この波形等化回路では、入力信号が、第７図中Ａ点にお
いて遅れのない信号、Ｂ点において１＋だけ遅延した信
号、０点において２ｔ＋だけ遅延した信号として出力さ
れる。そして、Ａ点および０点における信号は、可変回
路７において所定のレベルに可変され、反転回路８によ
り反転される。また、このような反転信号におよびＬは
、上記Ｂ点の信号がバッファ９を通ったところで加算さ
れ、波形等化された出力信号Ｍとして出力される。

第８図（１）は、単一のパルス波形入力信号が、上記の
ような波形等化される場合の過程を示す波形図であり、
第８図（２）は、連続する２つのパルス波形入力信号が
、波形等化される場合の過程を示す波形図である。

上述のように波形等化される信号が第７図中Ｂ点の波形
であるとすると、入力信号の符号量干渉した部分は波形
等化された結果、第８図（２）に示すように、レベルｒ
ＮＪからレベル「０」に振幅レンジが拡大し、符号量干
渉した部分の符号の判別が容易となり誤動作しないよう
になる。

［発明が解決しようとする課８］ しかしながら、上述のような従来の波形等化回路では、
波形等化の効果を強めるに従い、符号量干渉の度合いが
軽減されるが、それにつれて振幅のはね返りの部分（第
８図中棚幅Ｐ）が生じてしまうため、第７図に示すよう
な構成のピーク検出器においては以下のような不都合を
生じる恐れがあった。

すなわち上記構成のピーク検出器に波形等化された信号
が入力されると、この信号が微分されることにより、本
来の信号部分以外に波形等化によって派生的に生じたは
ね返り部分が微分されことから、第９図に示すように、
はね返りの部分Ｑに基き、ローパスフィルタ１１の出力
に派生波形部分Ｒの部分が生じてしまう、そして第８図
に示すように、上記派生波形部分Ｒがレベルコンパレー
タ１３のスレショルドレベルＶＴ）ｌを越えるようなｔ
合には、レベルコンパレータ１３および遅延回路１４の
生成信号（第９図中■）に見られるように、疑似信号Ｒ
ｏが生成されてしまう、一方、ゼロクロスコンパレータ
１２の出力は、遅延回路１４の出力信号の疑似信号Ｒｏ
のタイミング期間では不定となっているので、上記デジ
タル復調データには本来の復調データ以外に疑似データ
ＲＩＤが復調されてしまい、以後のデータ復調動作に影
響を及ぼしてしまう問題点がある。

また、第１θ図（１）〜（３）は、波形等化回路に通さ
ない原信号をピーク検出器で復調した場合と、波形等化
回路に通した場合での波形等化の割合いに対する復調信
号についての比較例を示す波形図である。

第１０図（１）から分かるように、従来、高密度記録さ
れたディスク媒体の特に内周部の信号再生時に生じる符
号量干渉に対し、デジタルデータをピーク検出にて復調
する場合には、波形等化のような補正をしないそのまま
のアナログ再生信号を復調した場合には、符号量干渉領
域でのデータの欠落Ｚが生じ、正しいデータの復調がで
きない。

そこで、第１０図（２）に示すように、波形等化等の手
法により、符号量干渉を減少させてデータ復調する方法
が用いられているが、干渉低減効果を上げていくほど干
渉分の低減効果は上がるが、反面等化により生じるはね
返りの部分も増加し、データ復調の結果疑似データＲｔ
ｏが生成されてしまい、やはり正しいデータ復調ができ
なくなる。

一方、波形等化を行なっても、第１０図（３）に示すよ
うに、干渉の低減効果を弱めれば１等化により生じるは
ね返りの部分はそれほど大きくなくなり、上記疑似デー
タＲＩＤも生じなくできるが、反面本来の干渉領域での
正しいデータの復調ができなくなってくる。

以上のように、従来の手法によれば、波形等化により符
号量干渉を低減させつつデータ復調により疑似データを
生じさせないようにしなければならず、符号量干渉が増
してもそれに応じて強力な波形等化を施すことができな
かった。

また、従来の波形等化手段として、一般によく知られて
いるトランスバーサルフィルタで伝達特性が Ｈ（（１））＝１−２ＸＫ　　ｃａｓωｔ（Ｋ：等化率
係数、ｔ：遅延時間） となるような余弦特性を利用した波形等化では、第７図
における遅延回路の数を増加させて。

より多くの遅延信号により波形等化することにより、波
形等化を強めてもはね返りのレベルＰは平滑化され低く
抑えられることは一般的に公知となっている。しかし、
これはあくまでも、理想的なものであり、実際には使用
する遅延素子数の増加およびコスト面から考えると、実
現性があまりなく、少ない遅延素子と限られたコストか
らはね返りのレベルＰを失くすことは困難となっている
。

本発明は、波形等化を強めてもはね返り部分を生じるこ
とがなく、符号量干渉を有効に防止して正しい復調を行
なうことができる波形等化回路を提供することを目的と
するものである。

［課題を解決する手段］ 本発明は、入力アナログ信号のピーク位置を検出するこ
とにより、ｚ値のデジタル信号を生成する信号生成回路
に設けられる波形等化回路において、上記入力アナログ
信号を所定時間遅延させた第１の遅延アナログ信号と、
さらに同一の所定時間遅延させた第２の遅延アナログ信
号とを生成する遅延手段と、上記入力アナログ信号と第
１および第２の遅延アナローブ信号とを入力し２上記入
力アナログ信号と上記第１の遅延アナログ信号、上記第
１の遅延アナログ信号と上記第２の遅延アナログ信号、
および上記入力アナログ信号と上記第２の遅延アナログ
信号の３通りの組合せに対し、それぞれ２つの信号の振
幅レベルを逐次比較し、低い方の振幅レベルを出力する
論理演算手段と、上記入力アナログ信号と上記第２の遅
延アナログ信号の組合せに対する上記論理演算手段の出
力信号を基準とし、この出力信号と他の組合せに基く論
理演算手段の出力信号とから差分信号を生成し、これら
差分信号を合成する第１のアナログ演算手段と、この第
１のアナログ演算手段の出力信号の所定基準レベル以下
の負方波信号成分を出力する第１のスライス手段と、上
記第１のアナログ演算手段の出力信号の所定基準レベル
以上の正方波信号成分を出力する第２のスライス手段と
、この第２のスライス手段の出力信号を極性反転する反
転手段と、この反転手段の出力信号のレベルを増減する
可変手段と、この可変手段の出力信号と上記第１のスラ
イス手段の出力信号とを合成して波形等化補正信号を生
成し、さらにこの波形等化補正信号と上記第１の遅延ア
ナログ信号との合成して波形等化信号を出力する第２の
アナログ演算回路とを有することを特徴とする。

［作用］ 本発明では、互いに時間的位相が合致した波形等化補正
信号と第１の遅延アナログ信号とを生成し、これらをを
合成して波形等化信号を得ることにより、波形等化率を
強めた場合にも信号の裾部分のはね返りのない波形等化
信号を生成することができ、この波形等化信号を復調し
た場合にも疑似データを生ずることなく、適正な復調処
理を行なうことができる。

さらに、本発明では、２つのスライス手段によって波形
等化補正信号を得るためのアナログ演算出力信号を２つ
のスライス手段によって正方波信号成分と負方波信号成
分に分け、このうち正方波信号成分の反転信号を単独で
可変できる構成としたことから、符号量干渉している部
分だけ、符号量干渉の影響を減少できるように調整が可
能である。

［実施例］ 第１図は、本発明の一実施例による波形等化回路を示す
ブロック図であり、第２図（１）および（２）は、この
波形等化回路の各部における出力波形を示す波形図であ
る。

この波形等化回路は、入力アナログ信号を周波数特性一
定のままで遅延時間ｔ１だけ遅らせる遅延回路２１．２
２と、２つの入力信号を逐次比較することにより、ある
時点におけるレベルの低い方の信号を選択して出力する
論理和演算回路２３．２４．２５と、所定基準レベルに
対して負側の信号成分のみ選択して出力する第１のスラ
イス手段としての負方波整流回路２６と、所定基準レベ
ルに対して正側の信号成分のみ選択して出力する第２の
スライス手段としての正方波整流回路３６と、この正方
波整流回路３６の出力信号の極性反転を行なう極性反転
回路２７と、この極性反転回路２７の出力信号のレベル
を変更する第１のレベル可変回路２８と、上記負方波整
流回路２６の出力信号と上記第１のレベル可変回路２８
の出力信号との合成信号のレベルを変更して波形等化補
正信号を出力する第２のレベル可変回路２９とを有して
構成されている。

以上のような構成において、第１の遅延回路２１の入力
端（第１図中Ａ）から入力されたアナログ信号は、この
第１の遅延回路２１の出力段（第１図中Ｂ）で上記入力
アナログ信号に対して時間的にｔｌ遅れたｉｆの遅延ア
ナログ信号として出力されるとともに、第２の遅延回路
２２の出力投（第１図中Ｃ）で、上記入力アナログ信号
に対して時間的に２ｔ＋遅れた第２の遅延アナログ信号
として出力されることになる。

第１の論理和演算回路２３には、上記入力アナログ信号
と第２の遅延アナログ信号が入力され。

互いの振幅レベルが逐次比較され、第２図中Ｆに示すよ
うに、ある時点において低い方の信号レベルが選択され
出力される。

これと同様にして、論理和演算回路２４には、上記入力
アナログ信号と第１の遅延アナログ信号が入力され、論
理和演算回路２５には、上記第１の遅延アナログ信号と
第２の遅延アナログ信号が入力され、それぞれ逐次比較
されることにより、第２図中りおよびＥに示すように、
低い方の信号レベルが選択され出力される。

なお、第２図中、記号ａ　”−ｅは、各信号の振幅レベ
ルを示している。

そして、論理和演算回路２３の出力から論理和演算回路
２４の出力を減算処理した減算出力信号（第２図中Ｇ）
と論理和演算回路２３の出力から論理和演算回路２５の
出力を減算処理した減算出力信号（第２図中Ｈ）は、互
いに加算され（第２図中Ｉ）、負方波整流回路２６およ
び正方被整流回路３６に入力される。

ここで、各整流回路２６．３６は、共通の基準レベルＶ
ｒｅｆによって整流動作を行なうものである。すなわち
、上記負方波整流回路２６は、加算信号工が基準レベル
Ｖｒｅｆ以下となったときに動作し、出力信号（第２図
中Ｊ）を出力する。

一方、正方被整流回路３６は、加算信号Ｉが基準レベル
Ｖ　ｒ　ｅ　１以上となったときに動作し、この出力信
号を反転回路２７に送る０反転回路２７では、正方被整
流回路３６の出力をレベル反転し、この反転信号を第１
のレベル可変回路２８に送る。そして、第１のレベル可
変回路２８では、入力された反転信号の振幅レベルを増
減し、出力信号（第２図中Ｓ）を生成する。

次に、上記出力信号ＪとＳとは互いに加算され、さらに
この加算信号を第２のレベル可変回路２９により可変し
、波形等化補正信号Ｔが得られる。そして最後に、この
波形等化補正信号Ｔと、時間的位相が合致した上記第１
の遅延信号とが加算され、波形等化信号Ｕが得られる。

第３図（１）および（２）は、以上のような波形等化回
路における入力信号波形と最終的な波形等化信号の出力
波形を示すとともに、上記第１のレベル可変回路２８に
よってレベルが増減された場合の波形等化率の違いを示
す波形図である。

図において、波形等化補正信号Ｔ１に対して波形等化補
正信号Ｔ２の方がレベルの増加率が大きい場合、波形等
化率としては、波形等化補正信号ＴＩ　のときにはレン
ジＶがレンジＷへ拡大されるのに対し、波形等化補正信
号Ｔ２のときには、レンジＶがレンジＸへとさらに大き
く拡大される。したがって、上記第１のレベル可変回路
２８によってレベルを増加することにより、波形等化率
を自在に制御することができる。なお、正方被整流回路
３６の出力信号は、第２図（１）とｆＪｚ図（２）の波
形を対比して分かるように、連続する入力信号の中間に
あることから、特に符号量干渉が生じている部分で、符
号量干渉の影響を減少することができる。

第４図は、上記実施例における波形等化回路の具体的な
構成を示す回路図である。

なお、この第４図において、第１図と同一出力信号の位
置には同一の符号を付している。

図において、トランジスタＱ１〜Ｑ４およびＱ２９は、
バッファ増幅器を構成しており、遅延線ＤＬは、上記遅
延回路２１．２２を構成している。また、抵抗Ｒ３、Ｒ
４は、上記遅延線ＤＬのマツチング抵抗であり、トラン
ジスタＱ５．Ｑ６は、上記論理和演算回路２３に相当し
、トランジスタＱ７、Ｑ８は、上記論理和演算回路２４
に相当し、さらにトランジスタＱ９、Ｑ１０は、上記論
理和演算回路２５に相当する。

トランジスタＱｌｌ−Ｑ１４により、上記論理和演算回
路２３の出力信号Ｆを基準として、この出力信号Ｆと論
理和演算回路２４の出力信号りとの差分信号がトランジ
スタＱ１３のコレクタに電流として得られる。これは上
記減算信号Ｇに相当する、同様に、トランジスタＱ１５
〜Ｑ１８により、上記出力信号Ｆと論理和演算回路２５
の出力信号Ｅとの差分信号がトランジスタＱ１８のコレ
クタに電流として得られる。これは上記減算信号Ｈに相
当する。そして、これら差分電流信号ＧおよびＨは、抵
抗Ｒ３１により電圧に変換され、合成差分信号工が得ら
れる。

トランジスタＱ２０およびＱ２１は、上記負方波整流回
路２６に相当し、トランジスタＱ２１のベース端子には
、上記基準電圧レベルＶ　ｒｅｆが加えられており、ト
ランジスタＱ２０に加えられた合成差分信号工は、基準
電圧レベルＶ　ｒｅｆのレベルより低いレベルの成分が
整流されてトランジスタＱ２１のコレクタに電流成分と
して得られる。

また、トランジスタＱ２２．２３は、上記正方波整流回
路３６と反転回路２７と第１のレベル可変回路２８の３
つの機能を有するものである。トランジスタＱ２２のベ
ースには、上記基準電圧レベルＶ　ｒｅｆが加えられて
おり、トランジスタＱ２３のベースに入力されている上
記合成差分信号工の基準レベルＶ、ｅｆ以上の信号成分
が方波整流され、さらに極性反転されてトランジスタＱ
２３のコレクタに電流成分が得られる。この電流成分は
、可変抵抗Ｖ、Ｒ１を変化させることにより増減できる
。

上記トランジスタＱ２１とトランジスタＱ２３の各コレ
クタに得られた電流成分は、互いのコレクタが結合され
ているのでここで加算され、抵抗Ｒ３６にて電圧に変換
され、ここで波形等化補正信号Ｔが得られる。

トランジスタＱ２４、Ｑ２５と抵抗Ｒ３７、Ｒ３１１と
可変抵抗ＶＲ２は、上記第２のレベル可変回路２９に相
当するものであり、可変抵抗ＶＲ２を変化させることに
より、トランジスタＱ２１、Ｑ２３のコレクタに得られ
る波形等化補正電流は以下のように変化する。

まず、トランジスタＱ２４のベース電位がトランジスタ
Ｑ２５のベース電位より高いときには、上記波形等化補
正電流は、トランジスタＱ２５のコレクタよりもトラン
ジスタＱ２４のコレクタの方に多く流れ、抵抗Ｒ３６に
得られる波形等化補正電圧は減衰される。

反対に、トランジスタＱ２５のベース電位がトランジス
タＱ２４のベース電位よりも高いときには、上記波形等
化補正電流は、トランジスタＱ２４のコレクタよりもト
ランジスタＱ２５のコレクタの方に多く流れ、抵抗Ｒ３
６に得られる波形等化補正電圧は増幅される。

そして、トランジスタＱ２６．Ｑ２７、Ｑ２８により、
最終的な波形等化信号が得られる。

トランジスタＱ２８のベースには、上記波形等化補正信
号と時間的なタイミングの合った第２の遅延信号が入力
され、トランジスタＱ２７、Ｑ２８のコレクタ側には、
トランジスタＱ２６のエミッタから上記波形等化補正信
号成分が供給されており、しがたってトランジスタＱ２
７、Ｑ２８のコレクタ側の電源に相当するトランジスタ
Ｑ２６のエミッタ点で上記波形等化補正信号によって電
源変調動作することにより、トランジスタＱ２８のベー
スに入力された信号がトランジスタＱ２７のコレクタ端
子から波形等化され、トランジスタＱ２９のエミッタよ
り波形等化信号Ｕとして出力される。

以上説明したように、この実施例による波形等化回路に
おいては、上記波形等化補正信号と第１の遅延アナログ
信号とが、時間的に位相の一致したものであることから
、波形等化補正信号の振幅レベルを可変して波形等化信
号の波形等化率を強めた場合にも、この波形等化信号の
裾部分に、従来のようなはね返りが生ずることなく、し
たがってこの波形等化信号を、上記第５図に示すピーク
検出方式による復号回路で処理した場合にも、はね返り
部分による疑似データが復調されることもなくなり、良
好な復調処理を行なうことができる。

また、負方波整流回路２６と正方波整流回路３６とを設
け、正方波整流回路３６の反転信号を単独で可変できる
構成としたことから、符号量干渉している部分で、符号
量干渉の影響を減少できるように調整が可能である。

さらに、遅延回路に使用する遅延素子は、タップ出力付
きのものを用いれば１個で済み、コストダウンを図り得
るとともに、実装面積が少なくて済み１回路の作成上有
利となる。

［発明の効果］ 本発明によれば、互いに時間的位相の合致した波形等化
補正信号と第１の遅延アナログ信号とを生成し、これら
を合成して波形等化信号を得ることから、波形等化率を
強めた場合にも、従来のようなはね返り部分のない波形
等化信号を生成することができる。

したがって、この波形等化信号を復調した場合にも疑似
データを生ずることなく、符号量干渉を有効に防止しつ
つ適正な復調処理を行なうことができる効果がある。

さらに、本発明によれば、２つのスライス手段によって
波形等化補正信号を得るためのアナログ演算出力信号を
２つのスライス手段によって正方波信号成分と置方波信
号成分に分け、このうち正方波信号成分の反転信号を単
独で可変できる構成としたことから、符号量干渉してい
る部分だけ、符号量干渉の影響を減少できるように調整
が可能であり、高周波数の入力信号に対しても、より適
正な復調処理を行な・うことができる効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例による波形等化回路を示す
ブロック図である。 第２図（１）および（２）は、同実施例の波形等化回路
の各部における出力波形を示す波形図であり、第２図（
１）は、単一のパルス波形入力信号が波形等化される場
合を示し、第２図（２）は、連続する２つのパルス波形
入力信号が波形等化される場合を示す。 第３図（１）および（２）は、同実施例の波形等化回路
の入力信号と波形等化信号とを示す波形図であり、第３
図（１）は、単一のパルス波形入力信号の場合を示し、
第３図（２）は、連続する２つのパルス波形入力信号の
場合を示す。 第４図は、同実施例における波形等化回路の具体的な構
成を示す回路図である。 第５図は、波形等化回路が設けられるピーク検出器の具
体的構成を示すブロック図である。 第６図は、上記ピーク検出器における復調動作を説明す
る波形図である。 第７図は、従来の波形等化回路の一例を示すブロック図
である。 第８ＩＮ　（１）および（２）は、第７図に示す波形等
化回路の波形等化動作を説明する波形図であり、第８図
（１）は、単一のパルス波形入力信号が波形等化される
場合を示し、第８図（２）は、連続する２つのパルス波
形入力信号が波形等化される場合を示す。 第９図は、上記ピーク検出器の各部における出力波形を
示す波形図である。 第１０図（１）は、波形等化回路に通さない原信号をピ
ーク検出器で復調した場合の出力波形の一例を示す波形
図である。 第１０図（２）は、波形等化回路高い波形等化信号をピ
ーク検出器で復調した場合の出力波形の一例を示す波形
図である。 第１０図（３）は、波形等化率の低い波形等化信号をピ
ーク検出器で復調した場合の出力波形の一例を示す波形
図である。 ｌ、２２・・・遅延回路、 ３．２４．２５・・・論理和演算回路、６・・・負方波
整流回路、 ７・・・反転回路、 ８・・・レベル可変回路、 ６・・・正方被整流回路。 特許出願人　　キャノン株式会社 同代理人 用久保 新− 第１図 第５図 第６図 第８図（１） 第７図 第８図（２） 第９図 原信号 第１０図（２） シ皮形等化勤果太

Claims (1)

1. 【特許請求の範囲】 入力アナログ信号のピーク位置を検出することにより、
   ２値のデジタル信号を生成する信号生成回路に設けられ
   る波形等化回路において、 上記入力アナログ信号を所定時間遅延させた第１の遅延
   アナログ信号と、さらに同一の所定時間遅延させた第２
   の遅延アナログ信号とを生成する遅延手段と； 上記入力アナログ信号と第１および第２の遅延アナログ
   信号とを入力し、上記入力アナログ信号と上記第１の遅
   延アナログ信号、上記第１の遅延アナログ信号と上記第
   ２の遅延アナログ信号、および上記入力アナログ信号と
   上記第２の遅延アナログ信号の３通りの組合せに対し、
   それぞれ２つの信号の振幅レベルを逐次比較し、低い方
   の振幅レベルを出力する論理演算手段と； 上記入力アナログ信号と上記第２の遅延アナログ信号の
   組合せに対する上記論理演算手段の出力信号を基準とし
   、この出力信号と他の組合せに基く論理演算手段の出力
   信号とから差分信号を生成し、これら差分信号を合成す
   る第１のアナログ演算手段と； この第１のアナログ演算手段の出力信号の所定基準レベ
   ル以下の負方波信号成分を出力する第１のスライス手段
   と； 上記第１のアナログ演算手段の出力信号の所定基準レベ
   ル以上の正方波信号成分を出力する第２のスライス手段
   と； この第２のスライス手段の出力信号を極性反転する反転
   手段と； この反転手段の出力信号のレベルを増減する可変手段と
   ； この可変手段の出力信号と上記第１のスライス手段の出
   力信号とを合成して波形等化補正信号を生成し、さらに
   この波形等化補正信号と上記第１の遅延アナログ信号と
   の合成して波形等化信号を出力する第２のアナログ演算
   回路と； を有することを特徴とする波形等化回路。