JPH02140884A - イメージ処理方法および装置 - Google Patents

イメージ処理方法および装置

Info

Publication number
JPH02140884A
JPH02140884A JP1193800A JP19380089A JPH02140884A JP H02140884 A JPH02140884 A JP H02140884A JP 1193800 A JP1193800 A JP 1193800A JP 19380089 A JP19380089 A JP 19380089A JP H02140884 A JPH02140884 A JP H02140884A
Authority
JP
Japan
Prior art keywords
video signal
article
binary video
predetermined object
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1193800A
Other languages
English (en)
Inventor
Brian M Hopkins
ブライアン・エム・ホプキンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Westinghouse Electric Syst & Logistics Ltd
Original Assignee
Westinghouse Electric Syst & Logistics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Syst & Logistics Ltd filed Critical Westinghouse Electric Syst & Logistics Ltd
Publication of JPH02140884A publication Critical patent/JPH02140884A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10016Video; Image sequence
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Image Processing (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一般的には、テスト中の物品をライン毎に走査
して該物品のイメージに相当するビデオ信号を発生させ
、ビデオ信号からイメージの所望の特徴部分を抽出して
、マスター物品、即ち合格品であることが知られている
物品のイメージの対応特徴部分と比較することによりテ
スト中の物品が合格か否かを判断するタイプの物品検査
用イメージ処理方法および装置に関する。
かかる装置の一例が本明細書の一部を形成するものとし
て引用する係属中の特願平1−103301号に開示さ
れている。
しかしながら、上述の装置は“フロントエンド”処理、
即ち、テスト中の物品を実際にラスター走査してビデオ
信号を発生させ、ビデオ信号を処理してイメージ中の少
なくとも1つの所定特徴部分が第1の論理レベルで、ま
た所定以外の特徴部分およびバックグラウンドが第2の
論理レベルで表わされる2価値号Sを発生させる信号処
理方法に主として関するものである。使用可能な実際の
比較技術は上述の日本特許出願の中心部分を構成しない
、これとは対称的に1本発明はテスト中の物品の走査に
より得られる上述の信号S(L、かしながら上述の日本
出願に記載した特定の方法により得られるものに限定さ
れない)のような2価値号と少なくとも2つの蓄積手段
に以前に蓄積したマスター物品に関するイメージ情報と
を用いるリアルタイムで作動可能な特定の比較技術に関
する本発明の特定の用途としては印刷回路板(PCB)
の検査がある。かかる回路板はその表面に導電パッドを
有し1例えば、表面に装着される装置(SMD)をかか
るパッドに関して正しく配置することが重要である。換
言すれば、SMDの電極を対応のパッド上にぴったり符
合するように、あるいは少なくとも合格と判断出来る程
度の符合度で配置する必要がある。しかしながら、本発
明はSM[)の電極がパッドに正しく符合しているか否
かを知るための印刷回路板の検査に限定されず、少なく
とも1つの物体が物品上に正しく位置しているかを判断
するための物品の検査に広く用いられるものであること
を理解されたい。
本発明によれば、テスト中の物品を検査して該物品上に
少なくとも1つの所定物体が正しく位置しているか否か
を判断するイメージ処理装置であって、該物品をライン
毎に走査して物品のイメージに相当するビデオ信号を発
生させるラスター走査手段と、ビデオ信号を該物品上の
少なくとも1つの所定物体が第1の論理レベルで、また
所定以外の物体およびバックグラウンドが第2の論理レ
ベルで表わされる第1の2値ビデオ信号に変換する閾論
理手段と、前記少なくとも1つの所定物体は表わさない
が代りに前記少なくとも1つの所定物体が存在すべき物
品の領域を表す該物品のマスター・イメージに相当する
第2の2値ビデオ信号を蓄積する第1の蓄積手段と、物
品上における前記少なくとも1つの所定物体の正しい領
域を画定する情報を蓄積する第2の蓄積手段と、第1の
2値ビデオ信号のラインと同期させて第1の蓄積手段か
ら第2の2値ビデオ信号のラインを読み取る手段と、第
1およ、び第2の2値ビデオ信号に応答して第1の2値
ビデオ信号により表される前記少なくとも1つの所定物
体と第2の2値ビデオ信号により表わされるかかる物体
が存在すべき夫々の領域とのオーバーラツプの程度を測
定する測定手段と、測定手段が測定した前記少なくとも
1つの所定物体のオーバーラツプの程度を第2の蓄積手
段の情報により画定されるかかる物体の正しい領域と比
較する比較手段とよりなることを特徴とするイメージ処
理装置が提供される。
測定したオーバーラツプの大きさは少なくとも1つの物
体とそれが存在すべき領域とのミスマツチの程度を示す
ものであるため、比較手段により許容値との関連でオー
バーラツプの大きさが合格と判断出来る十分な値である
か否かを判定することが出来る。
好ましくは、第2の蓄積手段は物品上の少なくとも1つ
の所定物体の正しい領域および位置を表わす該物品のマ
スター・イメージに相当する第3の2値ビデオ信号を蓄
積し、第2の測定手段が第3の2値ビデオ信号に応答し
て第3の2値ビデオ信号により表わされる少なくとも!
、っの所定物体の正しい領域を測定する。また、好まし
くは。
第1およびl又は第2の蓄積手段が閾論理手段と選択的
に接続可能であるため、第2および第3の2値ビデオ信
号がマスター物品の走査および閾値との比較により得ら
れた信号をテスト中の物品の走査前に夫々の蓄積手段に
蓄積することにより得られる。
しかしながら、第1および第2の蓄積手段の内容を例え
ばコンピューターに保持したCAD情報のようにコンピ
ューターからダウンロードすることも可能である。換言
すれば、各蓄積手段に保持したマスター・イメージは実
際のマスター物品を走査することにより発生させる必要
は必ずしもない。
上述した印刷回路板の例では、少なくとも1つの物体は
SN口の電極であり、物体が存在すべき領域は印刷回路
板の対応の導電パッドである。
本発明はさらに、テスト中の物品を検査して少なくとも
1つの所定の物体が該物品上の正しい位置にあるか否か
を判断するイメージ処理方法であって、該物品をライン
毎にラスター走査して物品のイメージに相当するビデオ
信号を発生させ。
ビデオ信号を閾論理手段により該物品上の前記少なくと
も1つの所定の物体が第1の論理レベルでまた所定以外
の物体およびバックグラウンドが第2の論理レベルで表
わされる第1の2m!ビデオ信号に変換し、前記少なく
とも1つの所定物体は表わさないが代りに前記少なくと
も1つの所定物体が存在すべき物品の領域を表わす物品
のマスター串イメージに相当する第2の2値ビデオ信号
を含む第1の蓄積手段を提供し、物品上の前記少なくと
も1つの所定物体の正しい領域を画定する情報を含む第
2の蓄積手段を提供し、第1の2偵ビデオ信号のライン
と同期させて第1の蓄積手段から第2の2値ビデオ信号
のラインを読み取り、第1および第2の2値ビデオ信号
に応答して第1の2値ビデオ信号により表わされる前記
少なくとも1つの所定物体と第2の2値ビデオ信号によ
り表すされるかかる物体が存在すべき夫々の領域とのオ
ーバーラツプの程度を測定し、#J記測測定ステップよ
り測定された少なくとも1つの所定物体のオーバーラツ
プの程度を第2の蓄積手段の情報により画定されるかか
る物体の正しい領域と比較するステップよりなることを
特徴とするイメージ処理方法を提供する。
以下、添付図面を参照して本発明を好ましい実施例につ
き詳細に説明する。
第1図は物品lOを検査する装置であり、物品10はテ
スト中の物品、またはテスト中の物品と同じタイプで前
もって手動検査により合格品であると認定されたマスタ
ー物品である。
この装置では、物品10がテレビジョン型カメラ12に
よりライン毎のラスク一方式で走査され。
その結果発生されたモノクロのビデオ信号が前置増幅器
13とバッファー増幅器14よりなるビデオ増幅回路へ
送られる。
増幅されたビデオ信号は、次いでエツジ検出器15へ送
られ、エツジ検出器はビデオ信号により表わされるイメ
ージ中のエツジ、即ち対称的な強度の領域間の境界を正
確に画定する信号りを発生させる。
閾論理回路1Bは信号0に作用してイメージ中の問題の
特定の特徴部分の対向エツジに対応するある特定の所望
対のエツジを選択して、各所定の特徴部分が第1の論理
レベルで、また所定以外の特徴部分が第2の論理レベル
で表わされる2値ビデオ信号Sを形成する。
以上において説明した装置部分は上述の日本特許出願の
第1図の情報(テスト)チャンネルにつき説明した部分
と全く同じであり、構成要素12乃至1Bの構成および
動作の詳細についてはその日本出願を参照されたい、し
かしながら、本発明は2値ビデオ信号Sの発生について
は上記の日本特許出願に示された特定の手段12乃至1
Bに限定されず、検査中の物品10から各所定の特徴部
分が第1の論理レベルで、また所定でない特徴部分が第
2の論理レベルで表わされる2値ビデオ信号Sを発生さ
せる任意の手段を用いることが出来る。
本発明の装置はさらに2つのイメージ蓄積手段19およ
び20と測定l比較手段22を有し、閾論理回路1Bの
出力(2値ビデオ信号S)が電子スイッ、チ21を介し
てil’ lit手段18および20の何れか1つの入
力あるいは測定l比較手段22に選択的に加えられる、
a積1手段20および21の出力もまた測定/比較手段
22につながれている。
ここで、 SMDの電極がそれらの導電パッドに関して
正しい位置にあるか否かを判断することが望まれる例に
ついて本発明の装置の動作を簡単に説明する。
まず第1に、 SMDを取り付けたマスター・ボードを
カメラ12により走査するが、閾論理回路16はイメー
ジ中のSND電極に対応する特徴部分だけを検出するよ
うに設定されている。このため、マスター・ボードのS
にO電極だけのイメージに相当する2値ビデオ信号S1
 (マスター電極イメージ信号)が発生され、スイッチ
21が蓄積手段20にこの信号Slを蓄積するようにセ
ットされている。
次いで、裸のマスター・ボード(即ちSMDを装着しな
いボード)をカメラ12により走査するが、閾論理回路
18はSM[l電極が内部に存在すべき導電パッドに相
当するイメージ中の特徴部分だけを検出するようにセッ
トされている。これにより。
マスター・ボードのパッドだけのイメージに相当する別
の2値ビデオ信号S2 (パッドイメージ信号)が発生
するが、スイッチ21はこの信号S2を蓄積手段18に
蓄積するようにセットされている。
そして、マスター・ボードの導電パッドおよび電極のイ
メージが夫々蓄積手段19および20に蓄積されると、
 SHOを取付けたテスト・ボードをカメラ12により
走査する。その際閾論理回路16はテスト・ボードのS
MD電極に相当するイメージ中の特徴部分だけを検出す
るようにセットされているこれにより、テスト・ボード
のSN[l電極だけのイメージに相当するさらに別の2
値ビデオ信号S3(テスト電極イメージ信号)が発生さ
れる。
テスト電極イメージ信号S3が発生している間パッドイ
メージ信号S2およびマスター電極イメージ信号S1の
ラインが夫々テスト電極イメージ信号S3のラインと同
期させて夫々蓄積手段13および20から読み出される
。これらは全て測定/比較手段22により処理されて第
5図に関連して説明した態様によりテスト・ボードの電
極が導電パッドと充分正確に符合するか否かが判断され
る。
テスト・ボードを走査する前に裸のマスター・ボードと
組立て済みマスター・ボードの何れを先に走査してその
イメージを蓄積するかは重要でないことが明らかである
上述の日本特許出願の場合と同様、この実施例で使用す
るカメラ!2は、ライン周波数が18kHz。
垂直解像度がフレーム当り380本の日立製KP120
型カメラである。このカメラは、タイミング回路1Bに
より発生されるラインおよびフレーム同期信号並びにク
ロック信号による蓄積手段18および20からの読み取
りと厳密な同期関係に維持される。
タイミング回路18は18.4MHzのクリスタル・オ
シレーターを用い、システムタイミング信号は全てその
オシレーター出力から従来の態様で分割器により取り出
される。
以  下  余  白 テストおよびマスター・ボードは典型的には12xlO
インチの大きさであり、ボード全体にわたり出来るだけ
均一な照明を与える手段(図示せず)により照らされ、
カメラがボードに対し鉛直方向に向けられる。カメラは
各ボード全体を視野に収めることが出来るが、一般的に
はカメラの視野は検出し比較すべき特徴部分の大きさに
従って調整される0例えば1表面に複数のデバイスを取
付けた印刷回路板ではカメラは普通1 x 3/4イン
チの視野を有する。
従って、本明細書中において物品のイメージとして言及
した部分は該物品の一部だけへイメージをも含むように
解釈されるべきである。
最終的な比較を意味のあるものにするためには、テスト
およびマスター・ボードに対するカメラ12の視野は任
意の比較動作につき同一である必要があることは明らか
である。これは現在走査すべきボードをカメラ12の光
学軸に鉛直な平面内を移動可能なX−Y位置決めテーブ
ル上に取付け、同じ視野が各ボードにつき確保されるよ
うに調整することによって従来の態様で達成可能である
本発明はライン毎の走査を行なうにつきテレビジョン型
カメラの使用に限定されないことは言うまでもない0例
えば、CCDアレーあるいは他の光学−電気式スキャナ
ーを用いることが出来る。
これは当該技術分野で周知である。
第2A図はカメラ12の前方に置かれた組立て済みのマ
スター・ボードlOの一部に対するカメラの視野を表わ
す、構成成分は意図的に単純化しであるが、これにより
本発明の原理が変更されることはない。
視野には2つのSMo 3Gおよび31が含まれ、デバ
イス30は8個の電極32を4つの側部の各々につき2
つずつ有し、デバイス31はその各端部に1つずつ合計
2個の電極33を有する。また、これらの電極が接続さ
れた導電パッドがあり、電極32については8債のパッ
ド34、電極33については2個のパッド35が示され
ている。マスター・ボードでは電極32および33が夫
々のパッド34および35の中心部に正確に配置されて
いることが解る。
上述したように、マスター・ボードは最初にカメラ12
によりラスター走査され、閾論理回路18は電極32お
よび33だけを検出するように設定されている。マスタ
ー電極イメージ信号S1のラインがタイミング回路1B
からのフレームおよびライン同期信号並びにクロック信
号の制御により従来の態様でイメージ蓄積手段20内に
次々に読込まれる。
かくして、フレーム同期信号が蓄積手段20に対して新
しいフレーム(視野)の走査開始点を、ライン同期信号
が新しい各ラインの走査開始点を指示し、512/ライ
ンのピクセルレートで生じるクロック信号が1′°ある
いは“O″′の入来信号Stをサンプルしてサンプル値
を次々にライン同期信号により指示される現在のライン
に割当てられた連続する蓄積場所に蓄積させる。
1つの完全なフレームを書き込んだ後次ぎの幾つかのフ
レームからの情報は同一であり同じ情報が現在の情報を
ただオーバーライドするだけであるから、蓄積手段20
への書き込みは1個あるいはa(Iのフレームにわたっ
て行なってもよい、蓄積手段20への書き込み許容入力
(図示せず)がこの書き込み時間を決定する。
イメージ蓄積手段20への書き込みが完了すると、該蓄
積手段はライン毎に蓄積され電極32と33だけが表わ
されたボードのマスター・イメージに相当する上述のマ
スター電極イメージ信号s1である2値ビデオ信号を含
むことになる。828図に蓄積手段20に現在蓄積され
た信号により表わされるイメージを示す、マスター・ボ
ードが正当なものであると仮定すると、電極32および
33の正しい領域および位置がそのイメージに表わされ
る。
第2A図の上部に示した電極と導電パッドの両方を通過
する典型的なライン“N″につき、マスター電極イメー
ジ信号S1の対応ラインを第4図のライン(a)に示す
、第2A図の下部に示すライン“M”によりマスター電
極イメージ信号Slに同じようなラインが発生すること
が解る。
次いで、第2A図に示した組立て済みのマスター・ボー
ドが裸のマスター・ボード、即ちSM[) 30および
3!の装着されないマスター・ボードと取換えられ、こ
れがカメラ12によりラスター走査される。隋論理回路
16は導電パッド34および35だけを検出するように
設定される。
パッドイメージ信号S2のラインは信号Stおよび蓄積
手段22につき上述したと同じ態様で、タイミング回路
18からのフレームおよびライン同期信号並びにクロッ
ク信号の制御によりイメージ蓄積手段19に次々に書き
込まれる。
イメージ蓄積手段18への書き込みが完了すると、該蓄
積手段は2値ビデオ信号、即ちライン毎に蓄積されパッ
ド34と35だけが表わされるボードのマスター・イメ
ージに相当するパッドイメージ信号S2を含むことにな
る。蓄積手段1Bに現在蓄積されている信号により表わ
されるイメージを第2C図に示す、マスター−ボードが
正当であると仮定すると、パッド34および35の正し
い領域および位置がそのイメージに表わされる。
典型的な走査ライン“N”に対応するパッドイメージ信
号S2のラインを第4図のライン(b)に示す、走査ラ
イン“阿”もパッドイメージ信号S2において同じよう
な波形を形成することが解る。
蓄積手段19および20を別個の素子として示したが、
実際には単一のソリッドステート蓄積手段の一部とする
ことが出来る。更に、上述の記載および以下の記載にお
いて、システムの異なる部分の異なる遅延を補償するに
必要なタイミング信号の遅延は当該技術分野で普通性な
われるように補償されているものである。
マスタm−パッドおよび電極イメージを夫々蓄積手段1
8と20に蓄積した後マスタm−ボードの代りにテスト
を受ける組立て済みのボードをカメラ12の前方に置く
、上述のように視野が正しく調整されていれば、 SN
Dの電極がボード上の対応パッド上に正しく位置してい
れば、カメラが形成するイメージは第2A図に示したも
のと実質的に同一なものになるはずである。
しかしながら、イメージは全く同じであることは非常に
稀であり、第3図においてテス)−ボード上の構成成分
がマスター・ボードにより画定される理想的な正しい位
置から右下方向にずれた状態を誇張して示す、これは必
ずしも合格であるとはいえない、ハツチ領域40が電極
とパッドのオー/<−ラップの程度を示すが、もしこの
オーバーラツプの大きさが充分であればテスト・ボード
は少なくともこの構成成分については合格である。
−例として、第4図のライン(c)は構成成分30がず
れているボードにつきライン“N”に対応するテスト電
極イメージ信号S3を示し、第4図のライン(d)はラ
イン舅”に対応する信号S3を示す、第4図のライン(
C)および(d)において、第2A図の構成成分31は
第3図には図示しないが正しい位置にあると仮定する。
かくして、測定l比較手段22の一般的な目的は、信号
S3を蓄積手段19から読取った信号S2と比較してオ
ーバーラツプの大きさを判定し1次いでその結果を蓄積
手段20から読取った信号により画定される電極の正し
い領域と比較することである、電極が正しい位置にあれ
ば、オーバーラツプの大きさは電極自身の領域と同一で
あることが解かる。
さて第5図を参照すると、一対のANDゲート50およ
び51が設けられており、2値ビデオ信号S3(テスト
電極イメージ信号)が^NDゲート50の一方の入力に
送られる。またANDゲート50への信号S3の印加と
フレームおよびラインを同期させて、蓄積手段20およ
び18から以前蓄積した信号SlおよびS2をそれぞれ
読取る。信号SlはANDゲート51の一方の入力へ、
信号S2はANDゲート50および51の両ゲートのも
う一方の入力へ一緒に加えられる。
蓄積手段19および20からの同期読取りは書き込みと
本質的に同じようにフレームおよびライン同期信号並び
にピクセルレート・クロッ’)信号(7)制御下で行な
われることを理解されたい、読取りが望まれる時、読取
り許容信号が図示のライン上に維持される。読取りは少
なくとも1つの完全フレーンの間、もし所望であれば数
個の完全フレームの回行なわれるため、読取り許容信号
はフレーム同期信号から取出されるのが普通である。
ANDゲート50は、信号S3により表されるテスト・
ボード電極のイメージと信号S1により表されるパッド
のイメージとがオーバーラツプする期間“1”の出力を
発生することが明らかである。これが第3図においてハ
ツチングで示した領域40である。
同様に、ANDゲート51は信号S2により表されるマ
スター書ボード電極のイメージが信号S1により表され
るパッドのイメージとオーバーラツプする期間“l″で
ある出力を発生する。勿論、マスタm−ボードでは電極
は完全にパッド領域内にあるため、ANDゲー)51の
出力は電極だけに関するものである。したがって、原理
的には信号Slを信号S2でゲートする必要はないが、
そうすることによってマスター・ボードのパッド領域外
の部分を走査することにより生じるおそれのあるスプリ
アス信号を完全に除けるという利点が得られる。
ANDゲート50および51の出力はそれぞれ別のAN
Dゲート52および53の一方の入力へ加えられ、ピク
セルレート会クロック信号がこの2つのANDゲート5
2および53のもラ一方の入力に加えられる。
従って、 ANDゲー)50および51の出力はクロッ
クパルスをゲートし、ANDゲート54および55が継
続的に開いている瞬間、 ANDゲート52および53
からゲートされたクロックパルスがカウンター57およ
び58へ夫々送られる。
以上より、蓄積手段19および20の読取り期間の終期
、即ち読取り許容信号が除かれてlまたは2以上のフレ
ーム後、カウンター58の内容Xtは第3図のオーバー
ラツプした領域40の全面積に正比例するものとなり、
またカウンター57の内容x2は第2B図の電極の全面
積に正比例するものとなる。
もしXIとx2が等しければ、テスト・ボード上で電極
32および33がそれらの対応するパッド34および3
5内に完全に位置することになり、そのためテストΦボ
ードは少なくとも検査中の視野に関しては合格であると
仮定出来る。
しかしながら、 XIがx2と許容差dX以上異なる場
合には、1つあるいは2つ以上のデバイスが許容量以上
にずれているか、1つあるいは2つ以上の電極が屈曲し
てそれらに対応するパッドからはずれているか、もしく
は構成成分が間違ったものであるか、さらには欠落して
いると仮定出来る。
合格カ否かはコンパレーター59により判定する。カウ
ントが完了すると、カウンター57および58に印加さ
れる読取り信号によりそれらのカウンターがコンパレー
ター58へ夫々のカウントを入力する。コンパレーター
はよく知られた悪様でXIと×2の差を許容値dXと比
較して、もしその差がこの許容値を越えればエラー信号
を発生する。
上述の構成はエラー信号の発生が視野全体に関するもの
であることが解る。換言すればエラーを生ぜしめる原因
は指示しない。
それ故、上述のような比較動作を視野の一部即ち(ウィ
ンドー)について行ない、かかるウィンドーについての
み比較を行なうようにすると有利である0例えば、第2
C図のウィンドー60内だけを検査することが望まれる
場合がある。
従って、ウィンドー9ジエネレーター58を設けてその
出力を2つのAN[+ゲート54および55の夫々一方
の入力へ加え、AlIDゲート52および53からのク
ロック信号をゲートさせる。ウィンドm−ジェネレータ
ー56はフレームおよびライン同期パルス並びにピクセ
ルレートeクロックパルスに応答してウィンドー80の
境界を画定するカウンターを有し、走査ラインの部分が
ウィンドー内に存在する時だけANDゲート55および
5Bへ許容出力を与える。
ウィンドー・ジェネレーターの一般的な原理はイメージ
処理の分野でよく知られており、視野の中で所望される
任意のウィンドーを画定するようにプログラム可能であ
る。
従って、ウィンドー80については、カウントXIおよ
びx2はウィンドー60内の測定値だけに関連するため
、エラー信号はテスト中のボードの対応領域に直接5f
!連する。
画定可能なウィンドーの数は任意であり、所望であれば
視野全体を垂直および水平方向に電子的に分割して各々
が例えば単一のパッドあるいはパッドの小組を含む垂直
方向および水平方向で隣接する複数の矩形ウィンドーに
分割し、各ウィンドーあるいは電子的分割部分について
夫々別個に測定および比較操作をすることが可能である
。各ウィンドーを1つのフレーム走査時に処理すること
が可能であり、この場合第5図の回路を利用出来る。し
かしながら、全てのウィンドーを同一フレーム走査時に
処理しようとすれば、カウンター57および58を垂直
方向のウィンドーの境界線でリセットする必要があり、
各ウィンドーの各ラインセグメントの部分カウントを蓄
積しウィンドーの端部まで累積して、この点において比
較操作を行なうことが出来る。複数のウィンドーを取扱
う手段は当業者により容易に実施可能なものである。
蓄積手段19からの信号S2を用いてゲートするだけで
なく、例えば信号S1と53をゲートするために別のイ
メージ蓄積手段を設けることが出来る。
これは、バックグラウンドに対して異なるコントラスト
を持つ所望のパッドの小組だけを任意の時点において閾
論理回路80で判別できる場合に適当であり、完全なパ
ッド情報を保持するために19のような数個の蓄積手段
が必要となる。
しかしながら、別の方法として、単一の蓄積手段19を
用いて裸のマスターφボードを数回走査し、その際所望
される全てのパッドが選択されるように異なるレベルの
閾値を設定して、各走査結果を蓄積手段!9に非破壊的
に読込んで蓄積し、最終的なパッドの全体イメージを形
成することが出来る。
最後に蓄積手段20はイメージ蓄積手段である必要は必
ずしもない0例えば、視野全体につきあるいはウィンド
ーについてSMD電極の予め測定した正しい領域をピク
セルのカウントxlの形で保持させ、そのカウントx1
を適当な時点においてx2との比較のために出力できる
ようなものでよい、換言すれば、蓄積手段20の代りに
カウンタ5日を用いるとANDゲート51,53.55
は必要なくなるであろう
【図面の簡単な説明】
第1図は、本発明による検査装置の“フロントエンド”
のブロック図である。 第2A図は、第1図のカメラ12で見た、SにDを取付
けた印刷回路板の一部を示す平面図である。 第2B図は、第2A図の印刷回路板の一部に対応する第
1図のイメージ蓄積手段18内に入力されたマスター・
イメージを示す。 第2C図は、第2A図の印刷回路板の一部に対応する第
1図のイメージ蓄積手段20に入力されたマスター・イ
メージを示す。 第3図は、SMDがその導電パッドに関して正しく配置
されていない状態を示す。 第4図は、本発明の装置の動作を説明するための2値ビ
デオ信号を示す。 第5図は、第1図の測定/比較手段22Aのブロック図
であり、第1図のイメージ蓄積手段19および20を再
び示したものである。 10・ ・ 12・ ・ 1311 ・ 14・ ・ 15・ φ 1B・ ・ ・物品 ・カメラ ・前置増幅器 ・バッファ増幅器 ・エツジ検出器 ・閾論理回路 18・ ・ 19.20 21・ ・ 22・争 30.31 32.33 34.35 56・ ・ 57.58 59拳・ ・タイミング回路 ・拳イメージ蓄積手段 ・電子スイッチ ・測定/比較手段 ・・表面に装着したデバイス ・・電極 Φ・導電パッド ・ウィンドー・ジェネレーター 1・カウンター Oコンパレーター 出願人:ウェスチングハウス・エレクトリック・システ
ムズ・アンド曇ロジスチックス・リミテッド 代理人:加藤紘一部(ほか1名) FIG、4

Claims (8)

    【特許請求の範囲】
  1. (1)テスト中の物品を検査して該物品上に少なくとも
    1つの所定物体が正しく位置しているか否かを判断する
    イメージ処理装置であって、該物品をライン毎に走査し
    て物品のイメージに相当するビデオ信号を発生させるラ
    スター走査手段と、ビデオ信号を該物品上の少なくとも
    1つの所定物体が第1の論理レベルで、また所定以外の
    物体およびバックグラウンドが第2の論理レベルで表わ
    される第1の2値ビデオ信号に変換する閾論理手段と、
    前記少なくとも1つの所定物体は表わさないが代りに前
    記少なくとも1つの所定物体が存在すべき物品の領域を
    表す該物品のマスター・イメージに相当する第2の2値
    ビデオ信号を蓄積する第1の蓄積手段と、物品上におけ
    る前記少なくとも1つの所定物体の正しい領域を画定す
    る情報を蓄積する第2の蓄積手段と、第1の2値ビデオ
    信号のラインと同期させて第1の蓄積手段から第2の2
    値ビデオ信号のラインを読み取る手段と、第1および第
    2の2値ビデオ信号に応答して第1の2値ビデオ信号に
    より表される前記少なくとも1つの所定物体と第2の2
    値ビデオ信号により表わされるかかる物体が存在すべき
    夫々の領域とのオーバーラップの程度を測定する測定手
    段と、測定手段が測定した前記少なくとも1つの所定物
    体のオーバーラップの程度を第2の蓄積手段の情報によ
    り画定されるかかる物体の正しい領域と比較する比較手
    段とよりなることを特徴とするイメージ処理装置。
  2. (2)測定手段が、第1の2値ビデオ信号を第2の2値
    ビデオ信号でゲートするゲート論理素子と、ゲートされ
    た第1の2値ビデオ信号がテスト中の物品のイメージ中
    において前記少なくとも1つの所定の物体を表わしてい
    る時間の間クロックパルスをカウントする手段とよりな
    ることを特徴とする特許請求の範囲第1項に記載のイメ
    ージ処理装置。
  3. (3)第2の蓄積手段が該物品上の前記少なくとも1つ
    の所定物体の正しい領域および位置を表わす物品のマス
    ター・イメージに相当する第3の2値ビデオ信号を蓄積
    し、第2の測定手段が第3の2値ビデオ信号に応答して
    第3の2値ビデオ信号により表わされる前記少なくとも
    1つの所定物体の正しい領域を測定することを特徴とす
    る特許請求の範囲第2項に記載のイメージ処理装置。
  4. (4)第2の測定手段が第3の2値ビデオ信号がマスタ
    ー・イメージ中において前記少なくとも1つの所定物体
    を表わす時間の間クロック信号をカウントする手段とよ
    りなることを特徴とする特許請求の範囲第3項に記載の
    イメージ処理装置。
  5. (5)第2の測定手段がクロック信号をカウントする前
    に第3の2値ビデオ信号を第2の2値ビデオ信号でゲー
    トする別のゲート論理素子よりなることを特徴とする特
    許請求の範囲第4項に記載のイメージ処理装置。
  6. (6)比較手段が、所定の瞬間において第1および第2
    の測定手段によりカウントされるクロック信号を比較し
    て、カウントしたクロック信号の差が所定の許容値を越
    えるとエラー信号を発生する手段よりなることを特徴と
    する特許請求の範囲第4項に記載のイメージ処理装置。
  7. (7)第1および/又は第2の蓄積手段が夫々閾論理手
    段と選択的に接続可能であり、第2および/又は第3の
    2値ビデオ信号がマスター物品を走査し閾値と比較して
    その結果得られた信号をテスト中の物品を走査する前に
    夫々の蓄積手段に蓄積することを特徴とする特許請求の
    範囲第1項に記載のイメージ処理装置。
  8. (8)テスト中の物品を検査して少なくとも1つの所定
    の物体が該物品上の正しい位置にあるか否かを判断する
    イメージ処理方法であって、該物品をライン毎にラスタ
    ー走査して物品のイメージに相当するビデオ信号を発生
    させ、ビデオ信号を閾論理手段により該物品上の前記少
    なくとも1つの所定の物体が第1の論理レベルで、また
    所定以外の物体およびバックグラウンドが第2の論理レ
    ベルで表わされる第1の2値ビデオ信号に変換し、前記
    少なくとも1つの所定物体は表わさないが代りに前記少
    なくとも1つの所定物体が存在すべき物品の領域を表わ
    す物品のマスター・イメージに相当する第2の2値ビデ
    オ信号を含む第1の蓄積手段を提供し、物品上の前記少
    なくとも1つの所定物体の正しい領域を画定する情報を
    含む第2の蓄積手段を提供し、第1の2値ビデオ信号の
    ラインと同期させて第1の蓄積手段から第2の2値ビデ
    オ信号のラインを読み取り、第1および第2の2値ビデ
    オ信号に応答して第1の2値ビデオ信号により表わされ
    る前記少なくとも1つの所定物体と第2の2値ビデオ信
    号により表わされるかかる物体が存在すべき夫々の領域
    とのオーバーラップの程度を測定し、前記測定ステップ
    により測定された少なくとも1つの所定物体のオーバー
    ラップの程度を第2の蓄積手段の情報により画定される
    かかる物体の正しい領域と比較するステップよりなるこ
    とを特徴とするイメージ処理方法。
JP1193800A 1988-07-29 1989-07-25 イメージ処理方法および装置 Pending JPH02140884A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IE2350 1988-07-29
IE882350A IE882350L (en) 1988-07-29 1988-07-29 Image processing system for inspecting articles

Publications (1)

Publication Number Publication Date
JPH02140884A true JPH02140884A (ja) 1990-05-30

Family

ID=11034295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1193800A Pending JPH02140884A (ja) 1988-07-29 1989-07-25 イメージ処理方法および装置

Country Status (8)

Country Link
US (1) US4989082A (ja)
EP (1) EP0352958A2 (ja)
JP (1) JPH02140884A (ja)
KR (1) KR900002088A (ja)
DK (1) DK374789A (ja)
IE (1) IE882350L (ja)
IL (1) IL91104A0 (ja)
NO (1) NO893042L (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2517637B2 (ja) * 1988-02-15 1996-07-24 キヤノン株式会社 マ―ク位置検出方法及びそれが適用される装置
JP2651199B2 (ja) * 1988-06-06 1997-09-10 富士通株式会社 マスク又はレチクル用パターン自動検証装置
US5194746A (en) * 1988-12-18 1993-03-16 Coen Guenther Method and device for examining components with data digitized into a large number of gray levels
JPH03209737A (ja) * 1990-01-11 1991-09-12 Tokyo Electron Ltd プローブ装置
GB2249690B (en) * 1990-11-07 1994-07-06 Gec Ferranti Defence Syst Security system
US5145432A (en) * 1991-11-27 1992-09-08 Zenith Electronics Corporation Optical interprogation system for use in constructing flat tension shadow mask CRTS
US5237622A (en) * 1991-12-04 1993-08-17 Micron Technology, Inc. Semiconductor pick-and-place machine automatic calibration apparatus
US5495535A (en) * 1992-01-31 1996-02-27 Orbotech Ltd Method of inspecting articles
EP0959796A1 (de) * 1996-06-03 1999-12-01 Leica Mikroskopie Systeme AG Positionsbestimmung eines beweglichen objektes
US6304680B1 (en) 1997-10-27 2001-10-16 Assembly Guidance Systems, Inc. High resolution, high accuracy process monitoring system
US6047084A (en) * 1997-11-18 2000-04-04 Motorola, Inc. Method for determining accuracy of a circuit assembly process and machine employing the same
US6741743B2 (en) * 1998-07-31 2004-05-25 Prc. Inc. Imaged document optical correlation and conversion system
IL131282A (en) * 1999-08-05 2009-02-11 Orbotech Ltd Apparatus and methods for inspection of objects
US7095885B1 (en) * 2000-03-01 2006-08-22 Micron Technology, Inc. Method for measuring registration of overlapping material layers of an integrated circuit
US7239399B2 (en) * 2001-11-13 2007-07-03 Cyberoptics Corporation Pick and place machine with component placement inspection
US7813559B2 (en) * 2001-11-13 2010-10-12 Cyberoptics Corporation Image analysis for pick and place machines with in situ component placement inspection
US7555831B2 (en) * 2001-11-13 2009-07-07 Cyberoptics Corporation Method of validating component feeder exchanges
US7559134B2 (en) * 2003-11-04 2009-07-14 Cyberoptics Corporation Pick and place machine with improved component placement inspection
US7706595B2 (en) * 2003-11-07 2010-04-27 Cyberoptics Corporation Pick and place machine with workpiece motion inspection
US20050125993A1 (en) * 2003-11-07 2005-06-16 Madsen David D. Pick and place machine with improved setup and operation procedure
US20060016066A1 (en) * 2004-07-21 2006-01-26 Cyberoptics Corporation Pick and place machine with improved inspection
US20060075631A1 (en) * 2004-10-05 2006-04-13 Case Steven K Pick and place machine with improved component pick up inspection
EP1655713A1 (en) * 2004-10-29 2006-05-10 Barco N.V. Asynchronous video capture for insertion into high resolution image
US20070003126A1 (en) * 2005-05-19 2007-01-04 Case Steven K Method and apparatus for evaluating a component pick action in an electronics assembly machine
US7545514B2 (en) * 2005-09-14 2009-06-09 Cyberoptics Corporation Pick and place machine with improved component pick image processing
DE112006003019T5 (de) * 2005-10-31 2008-10-23 Cyberoptics Corp., Golden Valley Elektronikmontagevorrichtung mit eingebauter Lötpastenprüfung
US20070276867A1 (en) * 2006-05-23 2007-11-29 David Fishbaine Embedded inspection image archival for electronics assembly machines
TW201134317A (en) * 2010-03-29 2011-10-01 Hon Hai Prec Ind Co Ltd Pins assignment for circuit board
JP5246255B2 (ja) * 2010-12-27 2013-07-24 日本電気株式会社 情報処理装置、biosのセットアップ設定値の復旧方法、プログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58116574U (ja) * 1982-02-03 1983-08-09 株式会社コ−ジ−本舗 容器
JPS60263807A (ja) * 1984-06-12 1985-12-27 Dainippon Screen Mfg Co Ltd プリント配線板のパタ−ン欠陥検査装置
JPS61290311A (ja) * 1985-06-19 1986-12-20 Hitachi Ltd はんだ付部の検査装置及びその方法

Also Published As

Publication number Publication date
DK374789A (da) 1990-01-30
KR900002088A (ko) 1990-02-28
NO893042L (no) 1990-01-30
IE882350L (en) 1990-01-29
NO893042D0 (no) 1989-07-26
US4989082A (en) 1991-01-29
EP0352958A2 (en) 1990-01-31
DK374789D0 (da) 1989-07-28
IL91104A0 (en) 1990-03-19

Similar Documents

Publication Publication Date Title
JPH02140884A (ja) イメージ処理方法および装置
US4523231A (en) Method and system for automatically detecting camera picture element failure
JPH0135295B2 (ja)
US5103304A (en) High-resolution vision system for part inspection
US4240107A (en) Apparatus and method for pattern information processing
EP0428626B1 (en) Automated system for testing an imaging sensor
JPH10141925A (ja) 外観検査装置
JPS6122254B2 (ja)
JPH01112468A (ja) プリント基板検査装置
JPH0376406B2 (ja)
JPS6220093A (ja) 印刷文字等の検査装置
GB2248685A (en) High-resolution vision system for part inspection
SU951151A1 (ru) Способ корректировани изображени электрического сигнала на экране электронно-лучевого осциллографа
JP2858796B2 (ja) イメージ入力装置
JPH03278184A (ja) 検査装置
Mengers Digital video systems applied to product inspection
JPS61270604A (ja) 精密計測装置
ERICKSON Quantitative optical scanning tests of complex microcircuits[Final Report, Feb. 1978- Jan. 1980]
JPH04229408A (ja) 磁気ヘッドの読出し信号波形のチェック方式
JPH0388079A (ja) 画像処理装置における2値化処理方法
JPH06164931A (ja) 画像信号処理装置
JPH01183786A (ja) 検査装置
JPH02150893A (ja) 画像ディスプレイの歪測定装置
JPH0425663B2 (ja)
JPS60133375A (ja) 映像表示計測機器の表示誤差測定方法