JPH02137315A - 超格子構造の形成方法 - Google Patents

超格子構造の形成方法

Info

Publication number
JPH02137315A
JPH02137315A JP29150188A JP29150188A JPH02137315A JP H02137315 A JPH02137315 A JP H02137315A JP 29150188 A JP29150188 A JP 29150188A JP 29150188 A JP29150188 A JP 29150188A JP H02137315 A JPH02137315 A JP H02137315A
Authority
JP
Japan
Prior art keywords
film
thin film
forming
superlattice structure
sio2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29150188A
Other languages
English (en)
Inventor
Kazumasa Hasegawa
和正 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP29150188A priority Critical patent/JPH02137315A/ja
Publication of JPH02137315A publication Critical patent/JPH02137315A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電子デバイス等の分野で脚光を浴びている超格
子構造(ペテロ接合単体も含める)の形成方法に関する
[従来の技術] 近年、人工的に材料の物性を制御できる超格子構造に対
する関心が高まり、研究が進められている。MBE  
(Molecular   Beam   Epita
xial)法や、MOCVD(Metal   0rg
anic   Chemical   Vapor  
Deposition)法等を用いることにより良質の
へテロ接合や、制御された短距離の膜厚の単結晶薄膜が
形成できるGaAs/GaAIAS等の化合物半導体を
用いたものが主であるが、M、Hirose  et 
 al、  、Journal  of  Non−C
rystallineSolids  97&98 (
1987)、pp。
23−30等に示されるごとく、非晶質珪素膜と窒化珪
素膜とで超格子構造を形成した例もある。
[発明が解決しようとする課題] 上記の例にある非晶質珪素膜と窒化珪素膜による超格子
構造は、キャリアを閉じ込める井戸層が非晶質珪素で形
成されているため、本質的に低移動度である。また、前
記井戸層と窒化珪素膜による障壁層との界面に形成され
る、キャリアをトラップする界面準位の密度が大きく、
低移動度であるばかりでなく、膜面に歪点方向のリーク
電流が大であった。
本発明は以上の課題を解決するもので、その目的とする
ところは珪素(Si)材料を用いた高品位の超格子構造
を実現することにある。
[課題を解決するための手段] 以上の課題を解決するため、本発明の超格子構造の形成
方法は、熱酸化法による酸化膜形成工程、堆積法による
薄膜形成工程、前記堆積法により形成した薄膜の結晶性
向上を行う工程を有することを特徴とする。
[実施例] 第1図に、本発明の実施例における超格子構造の形成方
法を工程順に示した断面図である。ここでは、S i 
/ S i O2の超格子形成の例を説明する。同図(
a)は、第1層目の酸化膜(Si02)形成工程終了時
の断面図であり、101はSi基板、102は熱酸化法
により形成されたSiO2である。SiO2はこの場合
障壁層となる役割を持っているが、このためには通常1
0nm以下の膜厚で制御性良く形成されなければならな
い。通常の熱酸化法ではこの様な薄いSiO2を均一に
形成することは困難であるが、間材ら、1988年春期
第35回応用物理学関係連合講演界講演予稿集30p−
ZG−5に示されるごとき300℃程度の低温でSiの
熱酸化を行えば10nm以下の膜厚で制御性良(SiO
2を均一に形成することができる。また、この様にして
形成したSiと5ins界面の界面準位密度は小さく、
高品位のへテロ接合が形成できる。第1図(b)は、第
1層目のSil膜形成工程終了時の断面図であり、10
3は井戸層となるS1薄膜である。同図(a)の状態か
らSiO2102のパターニングを行い、Si薄膜を堆
積する。この時、SiO2102上のSi薄[5110
3は、 CVD (ChemicalVapor  D
eposition)法等で堆積すると多結晶もしくは
非晶質の状態となる。そこで、Si基板101を種結晶
として横方向に溶融再結晶法や固相成長法等の手段によ
りSi薄膜103の結晶化を行えば、高移動度で5iO
2102との界面準位密度の小さい井戸層Si薄yA1
03が形成できる。p型もしくはn型の導電型とするた
めの不純物は、この結晶化時もしくはその前に混入を行
い、所望の不純物濃度にしておけばよい。第1図(C)
は、第2層目のSi薄膜形成工程終了時の断面図であり
、104は第2Wi目の5ins  (障壁層)、10
5は第2層目の5iFIi膜(井戸層)である。前記の
酸化膜形成方法等によりSi薄膜103の表面を酸化し
、パターニング、Si@1i105を形成、結晶化を行
えばこの様な断面図となる。同図(d)は、最後のSi
薄膜形成工程終了時の断面図であり、106は第3層目
(D S i O2(障壁層)、107は最filノS
io2 (障壁層)、108は最後のSi薄膜である。
前記の工程を繰り返し行い、この様な構造を形成する。
同図(e)は、不用なSi薄膜を除去する工程終了時の
断面図である。以上述べたごとく、本発明により、高品
位の超格子構造が制御性良く形成できる。なお、本実施
例においてはデバイス形成に必要な、電極形成等の工程
を省略している。
また、本実施例もMOS(Metal  0xid6 
 Sem1conductor) トランジスタを形成
する場合と同様に、超格子構造形成領域以外を5i3N
−等の薄膜で覆うようにしてもよい。
第2図に、本発明の実施例を用いて形成した量子細FA
(2次元人工格子)の斜視図を示す。同図において、第
1図と同一の記号は第1図と同一のものを表す。201
は基板101を熱酸化することにより形成した5i02
.202は堆積法により形成し結晶化されたSi、20
3は堆積法により形成し結晶化された5i202を熱酸
化することにより形成したSiO2である。Si部20
2がキャリアが2次元的に閉じ込められる量子細線とな
る。本発明を用いることにより、膜厚が薄く制御された
高品位のSiO2やSiが形成できるため、平面的なパ
ターニング精度さえ向上すればSiを用いた高性能の量
子細線が形成できる。
第3図に、本発明の実施例を用いて形成した量子箱(3
次元人工格子)の斜視図を示す。同図において、第1図
と同一の記号は第1図と同一のものを表す。301はS
iを熱酸化することにより形成した5i02であり、3
02は堆積法により形成し結晶化されたSiである。ま
ず、81基板101を熱酸化することにより5iOa1
02を形成し、10nm程度の大きさでパターニングを
行う。次に、Siを堆積し、510g102の開口部を
シード部として結晶成長を行う。そして、堆積法により
形成し結晶化されたSiを10nm程度の大きさでパタ
ーニングを行い、その後熱酸化を行うことにより301
と302を形成する。
以上の工程を積み重ねて行くことにより3次元人工格子
が形成される。
以上述べたごとく、本発明による超格子構造の形成方法
を用いることにより、S i / S i O2構造の
超格子形成が容易となる。このSi/SiO2構造の超
格子により、安価なSi基板を用いた場合においても、
共鳴トンネルダイオード、共鳴トンネルバイポーラトラ
ンジスタ等の共鳴トンネルデバイスやアバランシェフォ
トダイオード等のデバイスが形成できるようになった。
また、多次元人工格子の形成も容易となった。以上の実
施例は単結晶Si基板を用いている例であるが、絶縁基
板上に設けたSi@@等のSOI (Silicon 
 on  In5ulator)構造で本発明を適用し
てもよく、また他の材料、例えばA1等の金属薄膜とそ
れを水蒸気酸化等の方法で酸化した酸化膜とで形成する
超格子に本発明を適用してもよい。
[発明の効果] 以上述べたごとく本発明を用いることにより、高品位の
S i / S i O2へテロ構造が形成されるため
、Si材料を用いた高品位の超格子構造が実現された。
本発明は、多次元人工格子の形成にも有用で、また、S
1以外の物質で形成する超格子構造にも適用される。
【図面の簡単な説明】
の形成方法を工程順に示した断面図である。同図(a)
は、第1層目の酸化膜(S i 02)形成工程終了時
の断面図、(b)は、第1層目のSi薄膜形成工程終了
時の断面図、(C)は、第2層目のSi薄膜形成工程終
了時の断面図、 (d)は、最後のSi薄膜形成工程終
了時の断面図、 (e)は不用なSi薄膜を除去する工
程終了時の断面図。 第2図は、本発明の実施例を用いて形成した量子細線(
2次元人工格子)の斜視図。 第3図は、本発明の実施例を用いて形成した量子箱(3
次元人工格子)の斜視図。 101・・・基板 102、 104. 106. 107・・・酸化膜1
03.105,108・・・1W膜 (a) (d) (b) (e) 以   上 出願人 セイコーエプソン株式会社 代理人弁理士 上柳 雅誉 他1名 第1図

Claims (1)

    【特許請求の範囲】
  1. 熱酸化法による酸化膜形成工程、堆積法による薄膜形成
    工程、前記堆積法により形成した薄膜の結晶性向上を行
    う工程を有することを特徴とする超格子構造の形成方法
JP29150188A 1988-11-18 1988-11-18 超格子構造の形成方法 Pending JPH02137315A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29150188A JPH02137315A (ja) 1988-11-18 1988-11-18 超格子構造の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29150188A JPH02137315A (ja) 1988-11-18 1988-11-18 超格子構造の形成方法

Publications (1)

Publication Number Publication Date
JPH02137315A true JPH02137315A (ja) 1990-05-25

Family

ID=17769700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29150188A Pending JPH02137315A (ja) 1988-11-18 1988-11-18 超格子構造の形成方法

Country Status (1)

Country Link
JP (1) JPH02137315A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105895B2 (en) 1997-11-10 2006-09-12 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105895B2 (en) 1997-11-10 2006-09-12 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer

Similar Documents

Publication Publication Date Title
US4500388A (en) Method for forming monocrystalline semiconductor film on insulating film
EP0331467B1 (en) Method of forming semiconductor thin film
JPH0766922B2 (ja) 半導体装置の製造方法
JPH0799741B2 (ja) 半導体デバイスの作成法
EP1018758A1 (en) Method for forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device
JP2596547B2 (ja) 太陽電池及びその製造方法
JPH06140346A (ja) ヘテロエピタキシアルの薄い層と電子デバイスの製造法
JPH11162850A (ja) 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子
WO2012094856A1 (zh) 半导体结构及其制作方法
US4948751A (en) Moelcular beam epitaxy for selective epitaxial growth of III - V compound semiconductor
KR960002765B1 (ko) 절연체 위에 단결정 반도체 제조방법
US5232862A (en) Method of fabricating a transistor having a cubic boron nitride layer
JPH02137315A (ja) 超格子構造の形成方法
KR0131183B1 (ko) V-홈을 이용한 이종접합 구조의 박막 제조방법
JPH0475649B2 (ja)
US5017517A (en) Method of fabricating semiconductor device using an Sb protection layer
US5081053A (en) Method for forming a transistor having cubic boron nitride layer
JP2756320B2 (ja) 結晶の形成方法
JP3382114B2 (ja) 半導体装置及びその製造方法
JPH11233440A (ja) 半導体装置
JPH04206932A (ja) 半導体装置及びその製造方法
JPH04373121A (ja) 結晶基材の製造方法
WO2021192551A1 (ja) 半導体層の形成方法
US20090146133A1 (en) Hybrid semiconductor structure
JP2592832B2 (ja) 結晶の形成方法