JPH02134591A - Gated integrator - Google Patents

Gated integrator

Info

Publication number
JPH02134591A
JPH02134591A JP28684388A JP28684388A JPH02134591A JP H02134591 A JPH02134591 A JP H02134591A JP 28684388 A JP28684388 A JP 28684388A JP 28684388 A JP28684388 A JP 28684388A JP H02134591 A JPH02134591 A JP H02134591A
Authority
JP
Japan
Prior art keywords
terminal
operational amplifier
switch
voltage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28684388A
Other languages
Japanese (ja)
Inventor
Toru Onodera
徹 小野寺
Masaki Yoda
正樹 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Atomic Industry Group Co Ltd
Original Assignee
Nippon Atomic Industry Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Atomic Industry Group Co Ltd filed Critical Nippon Atomic Industry Group Co Ltd
Priority to JP28684388A priority Critical patent/JPH02134591A/en
Publication of JPH02134591A publication Critical patent/JPH02134591A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To miniaturize an apparatus by constituting an integrated circuit of the first and second operational amplifiers, a switching means, a driver for driving the same and the first - fifth terminals and connecting an integrating condenser between the first and second terminals. CONSTITUTION:A signal for controlling a switch 13 is applied to a terminal 14a and subjected to ON/OFF control through a driver 14. When the switch is in an OFF-state, said switch is turned OFF only for the time (t) before and after an input pulse current iin is inputted and this pulse current iin is accumulated in a condenser 15 and the integration result of the input current iin is outputted to output voltage Vo. When the switch 13 is in an ON-state, a feedback circuit composed of operational amplifiers 11, 12 is formed and the voltage Vo coincides with the reference voltage Vr. That is, when the open loop gain of the operational amplifier 2 is sufficiently large, the current iin lowing in the operational amplifier 11 is compressed and not issued as output voltage. After all, during the ON-state of the switch 13, arbitrary voltage can be outputted regardless of the current iin.

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は放射線測定器等に使用するゲーテッド・インテ
グレータに係わり、特に積分を実行しない間は任意の希
望電圧を出力すると共に、回路構成を簡単化および調整
不要とし、かつ温度補償をも行なえるようにしたゲーテ
ッド・インテグレータに関する。
[Detailed Description of the Invention] "Industrial Application Field" The present invention relates to a gated integrator used in radiation measuring instruments, etc. In particular, it outputs any desired voltage while not performing integration, and the circuit configuration is simplified. This invention relates to a gated integrator that does not require adjustment or adjustment, and can also perform temperature compensation.

「従来の技術」 周知のように、放射線の発生状況は、不定期的であり確
率的である。かかる性質を持つ放射線を測定するには、
パルス状に発生する放射線をパルス信号に信号変換し、
更にただ1つのパルス信号を捉えて積分して放射線エネ
ルギを測定する。このようにただ1つのパルス信号を捉
える場合に使用されるのが、ゲーテッド・インテグレー
タである。
"Prior Art" As is well known, the occurrence of radiation is irregular and stochastic. To measure radiation with such properties,
Converts radiation generated in pulses into pulse signals,
Furthermore, only one pulse signal is captured and integrated to measure the radiation energy. A gated integrator is used to capture only one pulse signal in this way.

第4図に示したのは、従来のゲーテッド・インテグレー
タの一例を示す電気回路図である。すなわち、オペアン
プ101の入力端と出力端との間には、積分用のコンデ
ンサ102とオンオフ制御用のスイッチ103との並列
回路が挿入されている。オペアンプ101の入力端には
パルス状の放射線を電流変換したパルス電流が人力し、
このパルス電流はスイッチ103がオフ(開状態)のと
きにはコンデンサ102に積分される。
FIG. 4 is an electrical circuit diagram showing an example of a conventional gated integrator. That is, a parallel circuit including an integrating capacitor 102 and an on/off control switch 103 is inserted between the input end and the output end of the operational amplifier 101. A pulsed current obtained by converting pulsed radiation into a current is input to the input terminal of the operational amplifier 101.
This pulse current is integrated into the capacitor 102 when the switch 103 is off (open).

なお、スイッチ103は、例えば放射線測定器のパイル
アップリジェクタ(後続パルスの人力を拒絶するための
回路)等に設けられていて、ゲート化することにより測
定せんとするただ1つのパルス電流を時間tで挟み込む
ようにしたものである(第3図(a)参照)。
Note that the switch 103 is provided, for example, in a pile-up rejector (a circuit for rejecting the manual force of subsequent pulses) of a radiation measuring instrument, and gates the single pulse current to be measured for a time t. (See Figure 3(a)).

さて、第4図に示した従来のゲーテッド・インテグレー
タのスイッチ103としては、実際にはFET (電界
効果トランジスタ)を使用するのが一般的である。これ
を具体的に示したのが第5図であり、FET103Aと
そのゲートにスイッチングを制御する制御回路104が
接続されている。
Now, as the switch 103 of the conventional gated integrator shown in FIG. 4, it is common to actually use an FET (field effect transistor). FIG. 5 specifically shows this, and a control circuit 104 for controlling switching is connected to the FET 103A and its gate.

ところで、このFET103Aの内部には容量が存在し
ている。そのため、制御回路104のパルス信号がFE
T103Aのスイッチ回路に漏れてくるという問題があ
る。これをペデスタルといい、FETをスイッチとして
使用する場合に常につきまとう問題である。これを第6
図(a)。
By the way, a capacitor exists inside this FET 103A. Therefore, the pulse signal of the control circuit 104 is
There is a problem that it leaks into the switch circuit of T103A. This is called a pedestal, and is a problem that always occurs when FETs are used as switches. This is the 6th
Figure (a).

(b)によって更に説明する。This will be further explained by (b).

すなわち、理想的なスイッチによる信号波形は、第6図
(a)のようになり、ゲートパルスの間に人力パルス信
号が印加されると、積分された出力信号となる。
That is, the signal waveform of an ideal switch is as shown in FIG. 6(a), and when a human pulse signal is applied between gate pulses, an integrated output signal is obtained.

しかし、第6図(b)に示すように、符号Aで示すペデ
スタルにより、符号Bで示すスイッチノイズが発生して
しまい、理想的な波形とは異なってしまう。そのため、
例えば図示しない後段のパルス検出回路がこのノイズを
信号とみなしてしまうという現象を生じてしまい、エネ
ルギスペクトルに歪みが発生する。
However, as shown in FIG. 6(b), the pedestal indicated by symbol A generates switch noise indicated by symbol B, and the waveform differs from the ideal one. Therefore,
For example, a phenomenon occurs in which a subsequent pulse detection circuit (not shown) considers this noise to be a signal, causing distortion in the energy spectrum.

このような問題を解決する手段としては、例えば制御回
路104の出力側に小容量(pFオーダー)のコンデン
サを挿入することによりペデスタル成分を打ち消すとい
う手段がある。
One way to solve this problem is to cancel the pedestal component by inserting a capacitor of small capacity (pF order) on the output side of the control circuit 104, for example.

また、第7図に示すように、スイッチ103がオン(閉
状態)のときの出力電圧を“任意の出力電圧′°とする
ためには、オペアンプ101の正入力端(十)に“任意
の入力電圧vr ″を与えることにより実現可能である
(イマジナリショート)。
In addition, as shown in FIG. 7, in order to make the output voltage when the switch 103 is on (closed state) an "arbitrary output voltage", the positive input terminal (10) of the operational amplifier 101 must be This can be realized by applying an input voltage vr'' (imaginary short).

また、スイッチ103がオフのときの出力電圧は人力パ
ルス電流の積分電圧となる。つまり、この第7図に示し
た回路構成では、スイッチ103をオンにした場合には
、出力電圧v0を正入力端に印加した任意の電圧V、と
等しくすることができる。
Further, the output voltage when the switch 103 is off is the integral voltage of the human power pulse current. That is, in the circuit configuration shown in FIG. 7, when the switch 103 is turned on, the output voltage v0 can be made equal to the arbitrary voltage V applied to the positive input terminal.

しかし、現実のゲーテッド・インテグレータは、第8図
に示すような回路構成で使用されるのが一般的である。
However, an actual gated integrator is generally used with a circuit configuration as shown in FIG.

すなわち、前段(図示せず)の出力電圧V、を抵抗10
5によって電流に変換するようにしている。
That is, the output voltage V of the previous stage (not shown) is connected to the resistor 10
5 to convert it into current.

ここで、第7図と第8図とを比較する。第7図の場合は
、任意の入力電圧v、 と入力電流lいとは互いに独立
しており、前述のようにイマジナリショートにより、ス
イッチ103がオンしているときは出力電圧V。は必ず
入力端子■、と一致する。
Here, FIG. 7 and FIG. 8 will be compared. In the case of FIG. 7, the arbitrary input voltage v, and input current l are independent of each other, and as described above, when the switch 103 is on due to the imaginary short, the output voltage is V. always matches input terminal ■.

しかるに第8図の場合は、オペアンプ101への入力端
子が、入力電圧v、  と任意の入力端子v。
However, in the case of FIG. 8, the input terminals to the operational amplifier 101 are the input voltage v, and the arbitrary input terminal v.

との差の電圧に依存するため、積分結果が任意の入力端
子V、の値に依存してしまう。その結果、任意の入力端
子vr の値により積分結果(出力電圧v0)が変動し
てしまうという問題がある。
Since it depends on the voltage difference between V and V, the integration result depends on the value of an arbitrary input terminal V. As a result, there is a problem in that the integration result (output voltage v0) varies depending on the value of an arbitrary input terminal vr.

「発明が解決しようとする課題」 以上述べたように、従来のゲーテッド・インテグレータ
は、ペデスタルを解決しようとすると回路が複雑になり
、また、スイッチがオン状態のときの出力電圧を“任意
の電圧″に設定することが困難であり、更に、温度補償
を特徴とする特許路が複雑になってしまうという問題点
があった。
“Problems to be Solved by the Invention” As mentioned above, in conventional gated integrators, trying to solve the pedestal requires complicated circuits, and the output voltage when the switch is on is set to “any voltage”. Furthermore, it is difficult to set the temperature compensation to 100%, and furthermore, there are problems in that the patent path featuring temperature compensation becomes complicated.

本発明の目的は、上述のような問題点を解決したゲーテ
ッド・インテグレータを提供することにある。
An object of the present invention is to provide a gated integrator that solves the above-mentioned problems.

課題を解決するための手段」 本発明は、一方の入力端が外付部品等を取り付け可能な
第1の端子に接続されると共に他方の入力端が接地され
、出力端が外付部品等を取り付け可能な第2の端子に接
続された第1の演算増幅器と、一方の入力端と他方の入
力端がそれぞれ外付部品等を取り付け可能な第3と第4
の端子に接続された第2の演算増幅器と、第2の演算増
幅器の出力端と第1の演算増幅器の一方の入力端との間
に設けられたオンオフ制御可能なスイッチング手段とを
有する集積回路と、第1の演算増幅器の第1の端子と第
2の端子との間に接続された積分用コンデンサと、第1
の演算増幅器の第1の端子−に放射線等のパルス電流を
供給する手段と、第1の演算増幅器の第2の端子と第2
の演算増幅器の第3の端子とを接続する手段と、第2の
演算増幅器の第4の端子に基準電圧を供給する手段と、
スイッチング手段にオンオフ制御用信号を供給する第5
の端子とをゲーテッド・インテグレータに具備させたも
のである。
Means for Solving the Problems The present invention has one input end connected to a first terminal to which external parts etc. can be attached, the other input end grounded, and the output end connected to an external part etc. A first operational amplifier connected to a second attachable terminal, and a third and fourth operational amplifier whose one input terminal and the other input terminal are respectively attachable to external components, etc.
an integrated circuit comprising: a second operational amplifier connected to a terminal of the second operational amplifier; and switching means that can be turned on and off and provided between an output terminal of the second operational amplifier and one input terminal of the first operational amplifier. an integrating capacitor connected between the first terminal and the second terminal of the first operational amplifier;
means for supplying a pulse current such as radiation to a first terminal of an operational amplifier;
means for connecting the second operational amplifier to a third terminal of the second operational amplifier; and means for supplying a reference voltage to the fourth terminal of the second operational amplifier;
a fifth supplying an on/off control signal to the switching means;
The gated integrator is equipped with terminals.

このようにすると、ゲーテッド・インテグレータを単純
な部品構成で実現でき、かつ、スイッチが゛オフ状態”
のときには任意の設定電圧を出力させることができ、“
オフ状態”のときはスイッチをオフにした瞬間からの入
力端子の積分値を出力させることができる。
In this way, a gated integrator can be realized with a simple component configuration, and the switch is in the OFF state.
When , any set voltage can be output, and “
When in the OFF state, the integrated value of the input terminal from the moment the switch is turned off can be output.

「実施例」 次に、本発明を図示の実施例に基づいて説明する。"Example" Next, the present invention will be explained based on illustrated embodiments.

第1図は、本発明のゲーテッド・インテグレータの一実
施例の全体構成を示す電気回路図であり、第2図はこの
実施例に用いている集積回路の内部構成図である。
FIG. 1 is an electric circuit diagram showing the overall configuration of an embodiment of a gated integrator of the present invention, and FIG. 2 is an internal configuration diagram of an integrated circuit used in this embodiment.

図示のように、集積回路10は、第1と第2の演算増幅
器11と12とスイッチング手段13とこれを駆動する
ドライバ14と第1〜第5の端子11a、llb、12
a、12b、14aとから構成されている。このような
構成の集積回路としては、例えばDA置社製のSHM−
6゜SHM−20等があり、サンプリング・ホールド用
によ(用いられている。
As shown in the figure, the integrated circuit 10 includes first and second operational amplifiers 11 and 12, a switching means 13, a driver 14 for driving the switching means 13, and first to fifth terminals 11a, llb, 12.
a, 12b, and 14a. An example of an integrated circuit with such a configuration is SHM-
There are 6° SHM-20, etc., which are used for sampling and holding.

第1の演算増幅器11の第1の端子11aと第2の端子
11bとの間には積分用のコンデンサ15が接続されて
いる。第1の端子11aとコンデンサ15との接続点に
は放射線等のパルス電流が到来する入力端子16が接続
されている。
An integrating capacitor 15 is connected between the first terminal 11a and the second terminal 11b of the first operational amplifier 11. An input terminal 16 is connected to a connection point between the first terminal 11a and the capacitor 15 to which a pulse current such as radiation is applied.

第2の端子11bは第2の演算増幅器12の第3の端子
12aに接続されフィードバック回路を構成している。
The second terminal 11b is connected to the third terminal 12a of the second operational amplifier 12, forming a feedback circuit.

第2の演算増幅器12の第4の端子12bは、出力のベ
ースとなる基準電圧を供給する端子17に接続されてい
る。
A fourth terminal 12b of the second operational amplifier 12 is connected to a terminal 17 that supplies a reference voltage that is the base of the output.

スイッチング手段13をオンオフ制御するための制御信
号は、第5の端子14aに印加され、ドライバ14を介
してスイッチング手段13をオンオフ制御する。
A control signal for on/off controlling the switching means 13 is applied to the fifth terminal 14a, and controlling the switching means 13 on/off via the driver 14.

次に、以上のように構成されているゲーテッド・ィンテ
グレータの動作を第3図に示す動作波形図によって説明
する。
Next, the operation of the gated integrator configured as described above will be explained with reference to an operation waveform diagram shown in FIG.

スイッチング手段13がオフ状態のときには、入力電流
1.いはコンデンサ15に蓄積され、出力電圧v0 に
は入力電流の積分結果が出力する。すなわち、図におい
て、第1の入力パルス電流3aが人力する前後の時間t
の間だけスイッチ13がオフになり、第1の入力パルス
電流3aはコンデンサ15に蓄積されて、第1の出力電
圧4aが出力する。
When the switching means 13 is in the off state, the input current 1. Otherwise, the input current is accumulated in the capacitor 15, and the integration result of the input current is output as the output voltage v0. That is, in the figure, the time t before and after the first input pulse current 3a is applied manually
The switch 13 is turned off only during this period, the first input pulse current 3a is accumulated in the capacitor 15, and the first output voltage 4a is output.

また、スイッチ13がオン状態のときには、第1と第2
のオペアンプ11と12によるフィードバンク回路が形
成され、出力電圧は任意の基準電圧V、に一致する。す
なわち、第2のオペアンプ12のオープンループゲイン
が充分大きい場合には、第1のオペアンプ11に流れ込
む入力端子(例えば第2のパルス電流3b)は圧縮され
、出力電圧としては出てこない。
Further, when the switch 13 is in the on state, the first and second
A feed bank circuit is formed by operational amplifiers 11 and 12, and the output voltage matches an arbitrary reference voltage V. That is, when the open loop gain of the second operational amplifier 12 is sufficiently large, the input terminal (for example, the second pulse current 3b) flowing into the first operational amplifier 11 is compressed and does not come out as an output voltage.

つまり、スイッチング手段13がオン状態の間は、入力
してくるパルス電流には無関係に、任意の基準電圧v、
を出力させることが可能となる。
In other words, while the switching means 13 is in the on state, any reference voltage v,
It becomes possible to output.

同様に、第3のパルス電流3Cが到来するときにもスイ
ッチング手段13はオフ状態となるので積分された出力
電圧4Cが出力する。
Similarly, when the third pulse current 3C arrives, the switching means 13 is turned off, so that the integrated output voltage 4C is output.

このように、本実施例によれば市販の集積回路を使用し
てゲーテッド・インテグレータを構成しているので、ス
イッチング手段の制御回路が簡単となり、ペデスタルに
ついての問題も予め解決済であり、かつペデスタル補正
に起因する温度特性の補償も解決している。従って、小
型化することが可能で、コストダウンを図ることができ
、かつ経年変化による回路の変動の心配もない。
In this way, according to this embodiment, the gated integrator is configured using commercially available integrated circuits, so the control circuit for the switching means is simple, the problem regarding the pedestal has been solved in advance, and the pedestal Compensation of temperature characteristics due to correction is also resolved. Therefore, it is possible to reduce the size and cost, and there is no need to worry about changes in the circuit due to aging.

なお、本実施例では任意の基準電圧vr が徐々に上昇
していく場合を示しているが、一定値を示す場合あるい
は下降する場合でもよいことはもちろんである。
Although this embodiment shows the case where the arbitrary reference voltage vr gradually increases, it goes without saying that it may also exhibit a constant value or decrease.

「発明の効果」 以上説明したように本発明によれば、スイッチング手段
の制御回路が簡単となり、ペデスタルについての問題も
予め解決済であり、かつペデスタル補正に起因する温度
特性の補償も解決している。
"Effects of the Invention" As explained above, according to the present invention, the control circuit for the switching means is simplified, the problem with the pedestal has been solved in advance, and the compensation of temperature characteristics caused by pedestal correction has also been solved. There is.

従って、小型化することが可能で、コストダウンを図る
ことができ、かつ、経年変化による回路の変動の心配も
ない。
Therefore, it is possible to downsize and reduce costs, and there is no need to worry about circuit fluctuations due to aging.

また、積分をしていない間は、出力電圧を任意の入力端
子に一致させて出力することが可能となり、かつ、この
任意電圧をベースとした積分結果(出力電圧)を得るこ
とができる。
Further, while integration is not being performed, it is possible to match the output voltage to an arbitrary input terminal and output it, and it is also possible to obtain an integration result (output voltage) based on this arbitrary voltage.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第3図は本発明の一実施例のゲーテッド・イン
テグレータをそれぞれ説明する図であって、第1図は全
体構成の電気回路図、第2図は使用部品の集積回路の電
気回路図、第3図は動作波形図、第4図〜第8図は従来
のゲーテッド・インテグレータをそれぞれ説明する図で
あって、第4図は原理図、第5図は具体的な電気回路図
、第6図(a)、(b)は理想的な出力信号と現実のペ
デスタルの影響を受けた場合を示す図、第7図はオペア
ンプの負入力端に電流が人力する場合を示す図、第8図
はオペアンプの負入力端に電圧が人力するとき電流に変
換して供給する場合を示す図である。 3a、3b、3c・・・・・・人力パルス電流、4a、
4b・・・・・・出力電圧、10・・・・・・集積回路
、11・・・・・・第1のオペアンプ(演算増幅器)、
11a・・・・・・第1の端子、llb・・・・・・第
2の端子、12a・・・・・・第3の端子、12b・・
・・・・第4の端子、14a・・・・・・第5の端子、 12・・・・・・第2のオペアンプ(演算増幅器)、1
3・・・・・スイッチング手段、 15・・・・・・積分用コンデンサ、 16.17.18・・・・・・入力端子。 出 願 人  日本原子力事業株式会社代  理  人
   弁理士  山  内  梅  雄第 1回 第20 第 慕6回 (A) (日) 脣トパルス」 [ コ
1 to 3 are diagrams each explaining a gated integrator according to an embodiment of the present invention, in which FIG. 1 is an electric circuit diagram of the overall configuration, and FIG. 2 is an electric circuit diagram of an integrated circuit used as a component. Figures 3 and 3 are operational waveform diagrams, Figures 4 to 8 are diagrams explaining conventional gated integrators, respectively, with Figure 4 being a principle diagram, and Figure 5 being a specific electrical circuit diagram. Figures 6 (a) and (b) are diagrams showing the ideal output signal and the case where it is affected by the actual pedestal, Figure 7 is the diagram showing the case where a current is manually applied to the negative input terminal of the operational amplifier, FIG. 8 is a diagram showing a case where when a voltage is applied to the negative input terminal of an operational amplifier, it is converted into a current and supplied. 3a, 3b, 3c...Manual pulse current, 4a,
4b... Output voltage, 10... Integrated circuit, 11... First operational amplifier (operational amplifier),
11a...first terminal, llb...second terminal, 12a...third terminal, 12b...
...Fourth terminal, 14a...Fifth terminal, 12...Second operational amplifier (operational amplifier), 1
3... Switching means, 15... Integrating capacitor, 16.17.18... Input terminal. Applicant Japan Atomic Energy Corporation Representative Patent Attorney Umeo Yamauchi 1st 20th 6th (A) (Japanese)

Claims (1)

【特許請求の範囲】 一方の入力端が外付部品等を取り付け可能な第1の端子
に接続されると共に他方の入力端が接地され、出力端が
外付部品等を取り付け可能な第2の端子に接続された第
1の演算増幅器と、一方の入力端と他方の入力端がそれ
ぞれ外付部品等を取り付け可能な第3と第4の端子に接
続された第2の演算増幅器と、第2の演算増幅器の出力
端と第1の演算増幅器の前記一方の入力端との間に設け
られたオンオフ制御可能なスイッチング手段とを有する
集積回路と、 前記第1の演算増幅器の第1の端子と第2の端子との間
に接続された積分用コンデンサと、前記第1の演算増幅
器の第1の端子に放射線等のパルス電流を供給する手段
と、 第1の演算増幅器の第2の端子と第2の演算増幅器の第
3の端子とを接続する手段と、 第2の演算増幅器の第4の端子に基準電圧を供給する手
段と、 前記スイッチング手段にオンオフ制御用信号を供給する
第5の端子 とを具備したことを特徴とするゲーテッド・インテグレ
ータ。
[Claims] One input end is connected to a first terminal to which external parts etc. can be attached, the other input terminal is grounded, and the output terminal is connected to a second terminal to which external parts etc. can be attached. a first operational amplifier connected to the terminal; a second operational amplifier, one input end and the other input end connected to third and fourth terminals to which external components etc. can be attached, respectively; an integrated circuit having switching means that can be turned on and off and provided between the output terminal of the second operational amplifier and the one input terminal of the first operational amplifier; and a first terminal of the first operational amplifier. an integrating capacitor connected between the first operational amplifier and a second terminal; means for supplying a pulsed current such as radiation to the first terminal of the first operational amplifier; and a second terminal of the first operational amplifier. and a third terminal of the second operational amplifier; means for supplying a reference voltage to the fourth terminal of the second operational amplifier; and a fifth circuit for supplying an on/off control signal to the switching means. A gated integrator characterized by having a terminal.
JP28684388A 1988-11-15 1988-11-15 Gated integrator Pending JPH02134591A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28684388A JPH02134591A (en) 1988-11-15 1988-11-15 Gated integrator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28684388A JPH02134591A (en) 1988-11-15 1988-11-15 Gated integrator

Publications (1)

Publication Number Publication Date
JPH02134591A true JPH02134591A (en) 1990-05-23

Family

ID=17709750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28684388A Pending JPH02134591A (en) 1988-11-15 1988-11-15 Gated integrator

Country Status (1)

Country Link
JP (1) JPH02134591A (en)

Similar Documents

Publication Publication Date Title
US7755399B2 (en) High speed comparator circuit with offset cancellation
JPH07321654A (en) Analog-to-digital converter
KR960012761A (en) Load termination detection circuit
US6809591B1 (en) AGC circuit providing control of output signal amplitude and of output signal DC level
US2618711A (en) Phase inverter amplifier
JPH02134591A (en) Gated integrator
JPH06232706A (en) Comparator
JPH0818353A (en) Operational amplifier circuit
JP3644445B2 (en) Image reading signal processing apparatus
JPH05126864A (en) Current/voltage conversion circuit
JPH0595287A (en) Subtractor circuit and a/d converter provided with the subtractor
JPH065286B2 (en) Gated integrator
JPH09181604A (en) Semiconductor integrated circuit device and its noise reduction method
US3597601A (en) Arrangement for generating the derivative of stepped voltage function
JP2730474B2 (en) FET amplifier
JPH05188092A (en) Sample holding circuit
JP3164192B2 (en) Square wave-voltage conversion circuit
JPH02130493A (en) Gated integrator
KR0135461B1 (en) Amplifying circuit with high input impedance
JPH07107391A (en) Cds circuit
SU746740A1 (en) Analogue storage
SU767944A1 (en) Automatic gain control circuit
SU1686481A1 (en) Sampling and holding circuit
FI99178B (en) Sampling method and sampling circuit
JPH10282240A (en) Waveform shaping circuit