JPH02133851A - Communication controller - Google Patents
Communication controllerInfo
- Publication number
- JPH02133851A JPH02133851A JP63288340A JP28834088A JPH02133851A JP H02133851 A JPH02133851 A JP H02133851A JP 63288340 A JP63288340 A JP 63288340A JP 28834088 A JP28834088 A JP 28834088A JP H02133851 A JPH02133851 A JP H02133851A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- microprogram
- code
- address
- replacement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims description 37
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ通信システムの通信制御装置に利用さ
れ、特に、マイクロプログラムコードの制御方法を改善
した通信制御装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention is used in a communication control device for a data communication system, and particularly relates to a communication control device with an improved control method for microprogram codes.
本発明は、マイクロプログラムを格納する読出し専用記
憶装置と、書換え可能記憶装置、またはこれら二装置に
加えてマイクロプログラムのアドレスをトレースするア
ドレストレース記憶装置を備えたデータ通信システムの
通信制御装置において、
前記読出し記憶装置内のマイクロプログラムコードの置
換え条件が発生したとき、または前記アドレストレース
記憶装置のアドレストレースが停止状態でかつ前記置換
え条件が発生したときに、前記マイクロプログラムコー
ドを前記書換え可能記憶装置内にあらかじめ用意された
マイクロプログラムコードに置き換えるようにすること
により、置換え時に、前記読出し専用記憶装置の交換の
必要がなく、効率的にデパックを行えるようにしたもの
である。The present invention provides a communication control device for a data communication system that includes a read-only storage device that stores a microprogram, a rewritable storage device, or an address trace storage device that traces the address of a microprogram in addition to these two devices. When a replacement condition for the microprogram code in the read storage device occurs, or when the address trace of the address trace storage device is stopped and the replacement condition occurs, the microprogram code is transferred to the rewritable storage device. By replacing the microprogram code with a microprogram code prepared in advance, there is no need to replace the read-only storage device at the time of replacement, and depacking can be performed efficiently.
従来、マイクロプログラムを格納する読出し専用記憶装
置＜ＲＯＭ）と書換え可能記憶装置（ＲＡＭ）とを有す
る通信制御装置は、実行モード切換えによって、読出し
専用記憶装置まはた書換え可能記憶装置のいずれか一方
からマイクロプログラムコードを読み出し、デコードし
て所要の実行制御を行っていた。Conventionally, a communication control device that has a read-only storage device (ROM) that stores a microprogram and a rewritable storage device (RAM) can switch between the read-only storage device or the rewritable storage device by switching the execution mode. The microprogram code was read from the computer, decoded, and controlled as necessary.
また、前記読出し専用記憶装置および書換え可能記憶装
置のほかに、マイクロプログラムアドレスをトレースす
るアドレストレース記憶装置（ＡＴＭ）を備えた通信制
御装置は、実行モード切換えによって、読出し専用記憶
装置または書換え可能記憶装置のいずれか一方からマイ
クロプログラムコードを読み出し、デコードして所要の
実行制御を行い、アドレストレース記憶装置はマイクロ
命令のアドレスをトレースすることのみの手段しか有し
ていなかった。Furthermore, in addition to the read-only storage device and the rewritable storage device, a communication control device equipped with an address trace storage device (ATM) for tracing microprogram addresses can be configured to have a read-only storage device or a rewritable storage device by switching the execution mode. The microprogram code was read from one of the devices and decoded to perform the necessary execution control, and the address trace storage device only had means for tracing the address of the microinstruction.
前述した従来の通信制御装置は、実行モード切換えによ
って、読出し専用記憶装置または書換え可能記憶装置の
いずれか一方からマイクロプログラムコードを読み出し
、デコードして所要の実行制御を行うようになっている
ので、読出し専用記憶装置内のマイクロプログラムのデ
バッグならびに、手段変更または追加を行う置換え条件
発生時に、読出し専用記憶装置の交換を行わなければな
らず、デバッグ効率の低下および読出し専用記憶装置の
交換費用の増大などの欠点があった。The conventional communication control device described above reads the microprogram code from either the read-only storage device or the rewritable storage device and decodes it to perform the required execution control by switching the execution mode. When debugging a microprogram in a read-only storage device and replacing conditions that change or add means occur, the read-only storage device must be replaced, which reduces debugging efficiency and increases the cost of replacing the read-only storage device. There were drawbacks such as.
さらに、デフ１ツグ時にＲＯＭシミ二レーしにより読出
し専用記憶装置の代用が可能であるが、アクセスタイム
などの高速化により、ＲＯＭシミニレータのターゲット
基板と読出し専用記憶装置とを接続するケーブル長の制
限があり、正常動作の保証がとれなくなり、ＲＯＭシミ
ニレータの効果が発揮できない欠点があった。Furthermore, when the differential is turned on, a ROM simulator can be used as a substitute for a read-only storage device; however, due to faster access times, the length of the cable that connects the ROM simulator's target board and the read-only storage device is limited. There was a drawback that normal operation could not be guaranteed and the effectiveness of the ROM simulator could not be demonstrated.
本発明の目的は、前記の欠点を除去することにより、読
出し専用記憶装置内のマイクロプログラムの修正を行う
置換え条件発生時に、読出し専用記憶装置を交換する必
要がなく、効率的なデバッグを行うことができる通信制
御装置を提供することにある。An object of the present invention is to eliminate the above-mentioned drawbacks and thereby perform efficient debugging without having to replace the read-only storage device when a replacement condition for modifying a microprogram in the read-only storage device occurs. The purpose of the present invention is to provide a communication control device that can perform the following functions.
本発明の第一の通信制御装置は、マイクロプログラムを
格納する読出し専用記憶装置と、書換え可能記憶装置と
を備えたデータ通信システムの通信制御装置において、
前記読出し専用記憶装置内のマイクロプログラムコード
を修正する置換え条件が発生したときに、前記マイクロ
プログラムコードを前記書換え可能記憶装置内の対応ア
ドレスにあらかじめ用意されたマイクロプログラムコー
ドに置き換えるコード置換え手段を備えたことを特徴と
する。A first communication control device of the present invention is a communication control device for a data communication system including a read-only storage device storing a microprogram and a rewritable storage device.
code replacement means for replacing the microprogram code with a microprogram code prepared in advance at a corresponding address in the rewritable storage device when a replacement condition for modifying the microprogram code in the read-only storage device occurs; It is characterized by:
本発明の第二の通信制御装置は、マイクロプログラムを
格納する読出し専用記憶装置と、書換え可能記憶装置と
、マイクロプログラムアドレスをトレースするアドレス
トレース記憶装置とを備えたデータ通信システムの通信
制御装置において、前記アドレストレース記憶装置によ
るマイクロプログラムのトレースが停止状態でかつ前記
読出し専用記憶装置内のマイクロプログラムコードを修
正する置換え条件が発生したときに、前記マイクロプロ
グラムコードを前記書換え可能記憶装置内の対応アドレ
スにあらかじめ用意されたマイクロプログラムコードに
置き換えるコード置換え手段を備えたことを特徴とする
特
〔作用〕
コード置換え手段は、置換え条件が発生したとき、また
はアドレストレース記憶装置がアドレストレースを停止
状態でかつ前記置換え条件が発生したときに、書換え可
能記憶装置の対応するアドレスにあらかじめ用意された
マイクロプログラムコードを読み出し、読出し専用記憶
装置内の対応するアドレスのマイクロプログラムコード
を置き換える。A second communication control device of the present invention is a communication control device for a data communication system that includes a read-only storage device that stores a microprogram, a rewritable storage device, and an address trace storage device that traces a microprogram address. , when microprogram tracing by the address trace storage device is stopped and a replacement condition for modifying the microprogram code in the read-only storage device occurs, the microprogram code is replaced by a corresponding one in the rewritable storage device. Features [Function] The code replacement means is characterized in that it is equipped with a code replacement means that replaces the microprogram code prepared in advance at the address. When the replacement condition occurs, the microprogram code prepared in advance at the corresponding address in the rewritable storage device is read out, and the microprogram code at the corresponding address in the read-only storage device is replaced.
従って、置換え条件発生時、前記読出し専用記憶装置を
その都度交換する必要がなくなり、交換費用の削減と、
デバッグの効率化を図ることが可能となる。Therefore, when a replacement condition occurs, there is no need to replace the read-only storage device each time, reducing replacement costs.
This makes it possible to improve the efficiency of debugging.
以下、本発明の実施例について図面を参照して説明する
。Embodiments of the present invention will be described below with reference to the drawings.
第１図は本発明の第一実施例を示すブロック構成図、第
２又はそのコード置換え回路の詳細とその関連回路とを
示すブロック構成図、ならびに第５図は本発明が適用さ
れるデータ通信システムの一例を示すブロック構成図で
ある。FIG. 1 is a block diagram showing a first embodiment of the present invention, a second block diagram showing details of the code replacement circuit and its related circuits, and FIG. 5 is a data communication diagram to which the present invention is applied. FIG. 1 is a block configuration diagram showing an example of a system.
第５図によると、本発明が適用されるデータ通信システ
ムは、中央処理装置１と、この中央処理装置１と共通バ
ス１００を介してそれぞれ接続された主記憶装置２、通
信制御装置３および４、入出力装置（Ａ）５、入出力装
置（Ｂ）６、および入出力装置（Ｃ）７とを備えている
。According to FIG. 5, the data communication system to which the present invention is applied includes a central processing unit 1, a main storage unit 2, communication control units 3 and 4, which are respectively connected to the central processing unit 1 via a common bus 100. , an input/output device (A) 5, an input/output device (B) 6, and an input/output device (C) 7.
第１図によると、本実−実施例は、マイクロプログラム
を格納する読出し専用記憶装置（ＲＯＭ）１２と、書換
え可能記憶装置（ＲＡＭ）１４とを備えたデータ通信シ
ステムの通信制御装置３および４において、
読出し専用記憶装置１２内のマイクロプログラムコード
を修正する置換え条件が発生したときに、前記マイクロ
プログラムコードを書換え可能記憶装置１４内の対応ア
ドレスにあらかじめ用意されたマイクロプログラムコー
ドに置き換えるコード置換え手段としてのＲＯＭマイク
ロプログラムのコード置換え回路１３を備えている。な
おほかに、マイクロプロセッサ８と、ローカル記憶装置
９と、回線インタフェース線３００に接続された回線イ
ンタフェース回路１０と、共通バス１００に接続された
バスインタフェース回路１１を備え、それらは内部バス
２００を介してそれぞれ接続される。According to FIG. 1, in this embodiment, communication control devices 3 and 4 of a data communication system are equipped with a read-only memory (ROM) 12 for storing a microprogram and a rewritable memory (RAM) 14. Code replacement means for replacing the microprogram code with a microprogram code prepared in advance at a corresponding address in the rewritable storage device 14 when a replacement condition for modifying the microprogram code in the read-only storage device 12 occurs. It is provided with a code replacement circuit 13 for a ROM microprogram. Additionally, it includes a microprocessor 8, a local storage device 9, a line interface circuit 10 connected to a line interface line 300, and a bus interface circuit 11 connected to a common bus 100, which are connected via an internal bus 200. are connected to each other.
第２図によると、コード置換え回路１３は、コード置換
え制御ピットレジスタ （Ｂ Ｒ）１７と、切換え回路
１８とマルチプレクサ１９とを含んでいる。なお、第２
図において、１６はマイクロプログラムアドレスレジス
タ、２０はマイクロプログラムコードレジスタおよび２
１はマイクロプログラム実行制御回路である。According to FIG. 2, the code replacement circuit 13 includes a code replacement control pit register (BR) 17, a switching circuit 18, and a multiplexer 19. In addition, the second
In the figure, 16 is a microprogram address register, 20 is a microprogram code register, and 2
1 is a microprogram execution control circuit.
本発明の特徴は、第１図にふいて、第２図に示すように
、コード置換え制御ピットレジスタ （ＢＲ）１７、切
換え回路１８およびマルチプレクサ１９を含むコード置
換え回路１３を設けたことにある。A feature of the present invention is that, in addition to FIG. 1, as shown in FIG. 2, a code replacement circuit 13 including a code replacement control pit register (BR) 17, a switching circuit 18, and a multiplexer 19 is provided.
次に、本実−実施例の動作について説明する。Next, the operation of the present embodiment will be explained.
一般に電子計算機システムは、第５図に示すように、複
数個の通信制御装置３および４が、主記憶装置２や、池
の入出力装置（Ａ）５、入出力装置（Ｂ）６および入出
力装置（Ｃ）７とともに、中央処理装置１から出ている
共通バス１００に接続されて構成される。第１図におい
て、マイクロプロセッサ８は、データの送受信制御等を
読出し専用記憶装置１２または書換え可能記憶装置１４
に格納されているマイクロプログラムに従って行う。ロ
ーカル記憶装置９は、データの送受信バッファ、制御テ
ーブル等を格納する。バスインタフェース回路１１は、
共通バス１００ と通信制御装置３および４内の内部バ
ス２００ とのデータおよびコントロール信号の授受を
行う。回路インタフェース回路１０は、マイクロプログ
ラム制御により各種通信方式、速度などに応じた回線制
御動作を行う。コード置換え回路１３は、読出し専用記
憶装置１２内のマイクロプログラムコードを置換え条件
が発生したとき、書換え可能記憶装置１４内の対応アド
レスにあらかじめ用意されているＲＯＭマイクロプログ
ラムコードに置き換える制御を行う。Generally, in a computer system, as shown in FIG. It is configured to be connected to a common bus 100 coming out from the central processing unit 1 together with the output device (C) 7 . In FIG. 1, a microprocessor 8 controls data transmission and reception, etc. on a read-only storage device 12 or a rewritable storage device 14.
This is done according to the microprogram stored in the. The local storage device 9 stores data transmission/reception buffers, control tables, and the like. The bus interface circuit 11 is
Data and control signals are exchanged between the common bus 100 and the internal buses 200 in the communication control devices 3 and 4. The circuit interface circuit 10 performs line control operations according to various communication methods, speeds, etc. under microprogram control. The code replacement circuit 13 performs control to replace the microprogram code in the read-only storage device 12 with a ROM microprogram code prepared in advance at a corresponding address in the rewritable storage device 14 when a replacement condition occurs.
第２図において、マイクロプログラムアドレスレジスタ
１６はマイクロプログラムのアドレスを格納する。置換
え制御ピットレジスタ回路（ＢＲ）１７は、読出し専用
記憶装置１２の実行マイクロプログラムに対応して、１
ビツトずつ「０」または「１」を保持し、マイクロプロ
グラムアドレスレジスタ１６で指定された実行マイクロ
プログラムアドレスに対応するビットが「１」という置
換え条件が発生したときには、切換え回路１８を制御す
ることにより、マルチプレクサ１９の出力を読出し専用
記憶装置１２側から書換え可能記憶装置１４側に切り換
える動作を行う。マルチプレクサ１９は、読出し専用記
憶装置１２側または書換え可能記憶装置１４側のいずれ
か一方を選択する。マイクロプログラムコードレジスタ
２０は、読出し専用記憶装置１２または書換え可能記憶
装置１４のいずれか一方から出力されるマイクロプログ
ラムコードを格納する。マイクロプログラム実行制御回
路２１は、マイクロプログラムレジスタ２０から出力さ
れるマイクロプログラムコードを実行制御し、次の実行
マイクロプログラムアドレスを決定する。In FIG. 2, microprogram address register 16 stores the address of the microprogram. The replacement control pit register circuit (BR) 17 corresponds to the execution microprogram of the read-only storage device 12.
Each bit is held as ``0'' or ``1'', and when a replacement condition occurs in which the bit corresponding to the execution microprogram address specified in the microprogram address register 16 is ``1'', the switching circuit 18 is controlled. , performs an operation of switching the output of the multiplexer 19 from the read-only storage device 12 side to the rewritable storage device 14 side. The multiplexer 19 selects either the read-only storage device 12 side or the rewritable storage device 14 side. The microprogram code register 20 stores the microprogram code output from either the read-only storage device 12 or the rewritable storage device 14. The microprogram execution control circuit 21 controls the execution of the microprogram code output from the microprogram register 20, and determines the next execution microprogram address.
続出し専用記憶装置１２内には通信制御を実行するため
のマイクロプログラムを主記憶装置２から書換え可能記
憶装置１４に転送するためのマイクロプログラム、通信
制御装置３および４の動作確認とハードウェアロジック
の診断とを行うためのマイクロプログラム、ならびに通
信制御装置３および４をイニシャライズするためマイク
ロプログラムが格納される。読出し専用記憶装置１２お
よび書換え可能記憶装置１４内のマイクロプログラムア
ドレスは１６ビツトで、さらに、マイクロプログラムコ
ードも１６ビツトで、各々容量は前者は４ＫＷ（ワード
）、後者は６４ＫＷ （ワード）である。第２図におい
ては、マイクロプログラムアドレスおよびマイクロプロ
グラムコードは、１６進で表示されている。Continuation-only storage device 12 contains a microprogram for executing communication control, a microprogram for transferring from main storage device 2 to rewritable storage device 14, operation confirmation of communication control devices 3 and 4, and hardware logic. A microprogram for initializing the communication control devices 3 and 4 is stored. The microprogram address in the read-only storage device 12 and the rewritable storage device 14 is 16 bits, and the microprogram code is also 16 bits, each having a capacity of 4KW (word) for the former and 64KW (word) for the latter. In FIG. 2, the microprogram address and microprogram code are displayed in hexadecimal.
置換え対象となる読出し専用記憶装置１２内のマイクロ
プログラムコードは、ＲＯＭマイクロプログラムコード
のコード置換え制御ビットレジスタ１７のマイクロプロ
グラムアドレスに対応するビットが「１」のもので、マ
イクロプログラムアドレス’０００２１１Ｊおよび「０
３ＦＥ［ＩＪのｒＦＦＥＦ、、およびＮ０２ＣＩＩＪで
ある。置換え対象となる読出し専用記憶装置１２内のマ
イクロプログラムコードｒＦＦＥＦａ Ｊおよび’１０
２ＣＩＪは、書換え可能記憶装置１４内の対応するマイ
クロプログラムアドレス’０００２１１Ｊおよび「０３
Ｆ ＥｏＪのマイクロプログラムコード「８３６ＣＩＩ
Ｊおよび’Ｅ１１２ａＪである。コード置換え制御ビッ
トレジスタ１７内のマイクロプログラムアドレスに対応
したビットが「１」の場合、切換え回路１８により、マ
ルチプレクサ１９を動作させ、書換え可能記憶装置１４
から出力される置換え対象となるマイクロプログラムコ
ードを取り出して、所望の動作を実行制御する。The microprogram code in the read-only storage device 12 to be replaced is one in which the bit corresponding to the microprogram address in the code replacement control bit register 17 of the ROM microprogram code is "1", and the microprogram code is at the microprogram address '000211J' and '000211J'. 0
3FE [rFFEF of IJ, and N02CIIJ. Microprogram code rFFEFa J and '10 in the read-only storage device 12 to be replaced
2CIJ is the corresponding microprogram address '000211J and '03 in the rewritable storage device 14.
F EoJ's microprogram code "836CII
J and 'E112aJ. When the bit corresponding to the microprogram address in the code replacement control bit register 17 is "1", the switching circuit 18 operates the multiplexer 19 and the rewritable storage device 14
The microprogram code output from the microprogram to be replaced is extracted and the desired operation is executed and controlled.
コード置換え制御ピットレジスタ１７内の置換え制御ビ
ットの初期状態はオール「０」である。２０Ｍマイクロ
プログラムコードの置換えが必要なときは、所望の置換
えパターンビットを主記憶装置２から内部バス２００を
介してコード置換え制御ピットレジスタ１７内に書き込
むようにする。同時に書換え可能記憶装置１４へのマイ
クロプログラムコードも、所望の置換えパターンビット
にしだものを、主記憶装置２から書換え可能記憶装置１
４へ転送するようにする。The initial state of the replacement control bits in the code replacement control pit register 17 is all "0". When the 20M microprogram code needs to be replaced, desired replacement pattern bits are written from the main memory 2 into the code replacement control pit register 17 via the internal bus 200. At the same time, the microprogram code to the rewritable storage device 14 is also transferred from the main storage device 2 to the rewritable storage device 1 based on the desired replacement pattern bits.
4.
また、通信制御装置３および４に転送する前記置換えパ
ターンビットおよび書換え可能記憶装置１４のマイクロ
プログラムコードは、通常は主記憶装置２上にある必要
はなく、外部記憶装置内にあってもよいし、システムジ
ェネレーション時にだけ主記憶装置２内に用意し、転送
後は消去してもかまわない。Further, the replacement pattern bits and the microprogram code of the rewritable storage device 14 to be transferred to the communication control devices 3 and 4 do not usually need to be stored in the main storage device 2, but may be stored in an external storage device. , may be prepared in the main storage device 2 only at the time of system generation, and may be deleted after transfer.
以上説明したように、本第−実施例は、読出し専用記憶
装置内のマイクロプログラムコードを、置換え条件が発
生したとき、書換え可能記憶装置内の対応するアドレス
にあらかじめ用意されているマイクロプログラムコード
に置き換える手段を具備することにより、デバッグ手段
の変更または追加を行う場合、読出し専用記憶装置の交
換をその都度行う必要がなくなり、デバッグ効率の向上
および、交換費用の削減化ができ、かつＲＯＭシミュレ
ータを使用しなくても効率的なデバッグが可能となる効
果がある。As explained above, the present embodiment changes the microprogram code in the read-only storage device to the microprogram code prepared in advance at the corresponding address in the rewritable storage device when a replacement condition occurs. By providing a replacement means, there is no need to replace the read-only storage device each time the debugging means is changed or added, improving debugging efficiency and reducing replacement costs. This has the effect of enabling efficient debugging even if it is not used.
第３図は本発明の第二実施例を示すブロック構成図、第
４図はそのコード置換え回路の詳細とその関連回路とを
示すブロック構成図である。FIG. 3 is a block diagram showing a second embodiment of the present invention, and FIG. 4 is a block diagram showing details of the code replacement circuit and its related circuits.
第３図によると、本第二実施例は、マイクロプログラム
を格納する読出し専用記憶装置（ＲＯＭ）１２と、書換
え可能記憶装置（ＲＡＭ）１４と、マイクロプログラム
アドレスをトレースするアドレストレース記憶装置（Ａ
ＴＭ）１５とを備えたデータ通信システムの通信制御装
置３および４において、アドレストレース記憶装置１５
によるマイクロプログラムのトレースが停止状態でかつ
読出し専用記憶装置１２内のマイクロプログラムコード
を修正する置換え条件が発生したときに、前記マイクロ
プログラムコードを書換え可能記憶装置１４内の対応ア
ドレスにあらかじめ用意されたマイクロプログラムコー
ドに置き換えるコード置換え手段としてのコード置換え
回路１３ａを備えている。According to FIG. 3, the second embodiment includes a read-only memory (ROM) 12 for storing a microprogram, a rewritable memory (RAM) 14, and an address trace memory (A) for tracing microprogram addresses.
TM) 15 of the data communication system, the address trace storage device 15
When tracing of the microprogram is stopped and a replacement condition for modifying the microprogram code in the read-only storage device 12 occurs, the microprogram code is changed to a corresponding address in the rewritable storage device 14 prepared in advance. A code replacement circuit 13a is provided as code replacement means for replacing microprogram code.
すなわち、本第二実施例は、アドレストレース記憶装置
１５を備えた通信制御装置３および４に本発明を適用し
たものである。That is, in the second embodiment, the present invention is applied to communication control devices 3 and 4 equipped with an address trace storage device 15.
第４図によると、コード置換え回路１３ａは、コード置
換え制御ピットレジスタ （ＢＲ）１７と、切換え回路
（Ａ） １８ａと、切換え回路（Ｂ）１８ｂと、マルチ
プレクサ（Ａ）１９ａと、マルチプレクサ（Ｂ）１９ｂ
とを含んでいる。なお、第４図において、１６はマイク
ロプログラムアドレスレジスタ、２０はマイクロプログ
ラムコードレジスタ、２１はマイクロプログラム実行制
御回路、および２２はＡ Ｔ Ｍアドレスカウンタ回路
である。According to FIG. 4, the code replacement circuit 13a includes a code replacement control pit register (BR) 17, a switching circuit (A) 18a, a switching circuit (B) 18b, a multiplexer (A) 19a, and a multiplexer (B). 19b
Contains. In FIG. 4, 16 is a microprogram address register, 20 is a microprogram code register, 21 is a microprogram execution control circuit, and 22 is an ATM address counter circuit.
本発明の特徴は、第３図において、第４図に示すように
、コード置換え制御ピットレジスタ （ＢＲ）１７、切
換え回路（Ａ） １８ａおよび（Ｂ）１８ｂならびにマ
ルチプレクサ（Ａ） １９ａおよび（Ｂ） １９ｂを含
むコード置換え回路１３ａを設けたことにある。The features of the present invention are as shown in FIG. 3 and FIG. This is because the code replacement circuit 13a including the code replacement circuit 19b is provided.
次に、本第二実施例の動作について説明する。Next, the operation of the second embodiment will be explained.
コード置換え回路１３ａは、読圧し専用記憶装置１２内
のマイクロプログラムコードを、アドレストレース記憶
！ｆ （ＡＴＭ）１５のアドレストレース手段が停止し
ていてかつ置換え条件が発生したとき、アドレストレー
ス記憶装置１５内の対応アドレスにあらかじめ用意され
ているマイクロプログラムコードに置換える制御を行う
。The code replacement circuit 13a reads the microprogram code in the dedicated storage device 12 and stores it in an address trace manner. f When the address trace means of the (ATM) 15 is stopped and a replacement condition occurs, control is performed to replace the corresponding address in the address trace storage device 15 with a microprogram code prepared in advance.
第４図において、ＡＴＭアドレスカウンタ回路２２は、
アドレストレース記憶装置１５のアドレスを指示し、マ
イクロプログラムアドレスレジスタ１６の出力をマルチ
プレクサ（Ａ） １９ａを通して、アドレストレース記
憶装置１５の指示されるアドレスに、ラウントロピン式
に順次格納する。マルチプレクサ（Ａ） １９ａはマイ
クロプログラムアドレスレジスタ１６側またはＡＴＭア
ドレスカウンタ回路２２側のいずれか一方を選択する。In FIG. 4, the ATM address counter circuit 22 is
The address of the address trace storage device 15 is designated, and the output of the microprogram address register 16 is sequentially stored in the designated address of the address trace storage device 15 in a round-robin manner through the multiplexer (A) 19a. Multiplexer (A) 19a selects either the microprogram address register 16 side or the ATM address counter circuit 22 side.
切換え回路（ＡＨ８ａはアドレストレース手段を停止す
るときには、マルチプレクサ（Ａ） １９ａをマイクロ
プログラムアドレスレジスタ１６側に切り換え、アドレ
ストレース手段を動作させるときには、マルチプレクサ
（Ａ） １９ａをＡＴＭアドレスカウンタ回路２２側に
切り換え、かつアドレストレース手段を停止させる。マ
ルチプレクサ（Ｂ） １９ｂは、読出し専用記憶装置１
２側、アドレストレース記憶装置１５側、または書換え
可能記憶装置１４側のいずれか一方を選択する。切換え
回路（Ｂ）１８ｂは、マルチプレクサ（Ｂ）１９ｂの入
力を切り換えるための回路であり、マイクロプログラム
コードレジスタ２０は、読出し専用記憶装置１２、アド
レストレース記憶装置１５、または書換え可能記憶装置
１４のいずれから出力されるマイクロプログラムコード
を格納する。他は前述の第一実施例と同様である。The switching circuit (AH8a) switches the multiplexer (A) 19a to the microprogram address register 16 side when stopping the address trace means, and switches the multiplexer (A) 19a to the ATM address counter circuit 22 side when operating the address trace means. , and stops the address trace means.The multiplexer (B) 19b is connected to the read-only storage device 1.
2 side, the address trace storage device 15 side, or the rewritable storage device 14 side. The switching circuit (B) 18b is a circuit for switching the input of the multiplexer (B) 19b, and the microprogram code register 20 is a circuit for switching the input of the multiplexer (B) 19b. Stores the microprogram code output from. The rest is the same as the first embodiment described above.
読出し専用記憶装置１２、書換え可能記憶装置１４およ
びアドレストレース記憶装置１５のアドレスは１６ビツ
トで、かつ内部ビット幅も１６ビツトであり、各々容量
は、読出し専用記憶装置１２とアドレストレース記憶装
置１５が４ＫＷで、書換え可能記憶装置１４が６４Ｋｌ
ｌである。第４図においては、マイクロプログラムアド
レス、トレースアドレス、マイクロプログラムコードお
よび内部ビットは１６進で表示されている。The addresses of the read-only storage device 12, the rewritable storage device 14, and the address trace storage device 15 are 16 bits, and the internal bit width is also 16 bits. 4KW, rewritable storage device 14 is 64Kl
It is l. In FIG. 4, microprogram addresses, trace addresses, microprogram codes, and internal bits are shown in hexadecimal.
置換え対象となる読出し専用記憶装置１２内のマイクロ
プログラムコードは、コード置換え制御ピットレジスタ
１７のマイクロプログラムアドレスに対応するビットが
「１」のもので、マイクロプロダラムアドレス’０００
２ＦＩＪおよびｒ０３ＦＥ、ＪのｒＯｃＥＤＲＪおよび
’１０２ＣＨＪである。The microprogram code in the read-only storage device 12 to be replaced is one in which the bit corresponding to the microprogram address in the code replacement control pit register 17 is "1", and the microprogram code is at the microprogram address '000'.
2FIJ and r03FE, rOcEDRJ and '102CHJ of J.
置換え対象となる読出し専用記憶装置１２内のマイクロ
プログラムコードｒＱｃＥＤａＪおよび「１０２Ｃｉ」
は、アドレストレース記憶装置１５内の対応アドレスの
マイクロプログラムコード「８３６ＣＩＩＪおよび「Ｅ
１１２ｇ」である。このとき、アドレストレース記憶装
置１５のアドレストレース手段は、切換え回路（ＡＨ８
ａを制御し禁止されている。コード置換え制御ビットレ
ジスタ１７内のマイクロプログラムアドレスに対応した
ビットが「１」の場合、切換え回路（Ｂ） １８ｂによ
りマルチプレクサ（ＢＨ９ｂを動作させ、アドレストレ
ース記憶装置１５から出力される置換え対象となるマイ
クロプログラムコードを取り出して、所望の動作を実行
制御する。Microprogram code rQcEDaJ and "102Ci" in the read-only storage device 12 to be replaced
is the microprogram code ``836CIIJ'' and ``E'' at the corresponding address in the address trace storage device 15.
112g". At this time, the address trace means of the address trace storage device 15 is connected to the switching circuit (AH8
A is controlled and prohibited. When the bit corresponding to the microprogram address in the code replacement control bit register 17 is "1", the switching circuit (B) 18b operates the multiplexer (BH9b), and the microprogram address to be replaced is output from the address trace storage device 15. Extract the program code and control the execution of the desired operation.
コード置換え制御ピットレジスタ１７内の置換え制御ビ
ットの初期状態はオール「０」である。２０Ｍマイクロ
プログラムコードの置換えが必要なときは、所望の置換
えパターンビットを主記憶装置２から内部バス２００を
介してコード置換え制御ピットレジスタ１７内に書込む
ようにする。同時に書換え可能記憶装置１４へのマイク
ロプログラムコードも、所望の置換えパターンビットに
したものを、主記憶装置２からアドレストレース記憶装
置１５へ転送するようにする。このとき、アドレストレ
ース記憶装置１５のアドレストレース手段は停止させて
おくことは当然である。The initial state of the replacement control bits in the code replacement control pit register 17 is all "0". When the 20M microprogram code needs to be replaced, desired replacement pattern bits are written from the main memory 2 into the code replacement control pit register 17 via the internal bus 200. At the same time, the microprogram code for the rewritable storage device 14 is transferred from the main storage device 2 to the address trace storage device 15 in the form of desired replacement pattern bits. At this time, it is a matter of course that the address trace means of the address trace storage device 15 is stopped.
また、通信制御装置３および４に転送するアドレストレ
ース記憶装置１５内の置換えパターンビットおよび書換
え可能記憶装置１４のマイクロプログラムコードは、通
常は主記憶装置２上にある必要はなく、外部記憶装置内
にあってもよいし、システムジェネレーション時にだけ
主記憶装置２内に用意し、転送後は消去してもかまわな
い。Further, the replacement pattern bits in the address trace storage device 15 and the microprogram code in the rewritable storage device 14 to be transferred to the communication control devices 3 and 4 do not normally need to be in the main storage device 2, but in the external storage device. The data may be stored in the main storage device 2 only at the time of system generation, and may be deleted after transfer.
以上説明したように、本第二実施例は、読出し専用記憶
装置内のマイクロプログラムコードを、アドレストレー
ス手段が停止していてかつ置換え条件が発生したとき、
アドレストレース記憶装置内の対応アドレスにあらかじ
め用意されているマイクロプログラムコードに置き換え
る手段を備えることにより、マイクロプログラムのデバ
ッグ変更または追加を行う場合、読出し専用記憶装置の
交換をその都度行う必要がなくなり、デバッグ効率の向
上、フィールド出荷後の読出し専用記憶装置の交換費用
の削減ができ、かつＲＯＭシミニレータを使用しなくて
も効率的なデバッグが可能となる効果がある。As explained above, in the second embodiment, when the address trace means is stopped and a replacement condition occurs, the microprogram code in the read-only storage device is
By providing a means to replace the corresponding address in the address trace storage device with a microprogram code prepared in advance, it is no longer necessary to replace the read-only storage device each time a microprogram is debugged or added. This has the effect of improving debugging efficiency, reducing the cost of replacing read-only storage devices after field shipment, and enabling efficient debugging without using a ROM simulator.
以上説明したように、本発明は、読出し記憶装置内のマ
イクロプログラムコードの置換え条件が発生したとき、
またはアドレストレース記憶装置のアドレストレースが
停止状態でかつ前記置換え条件が発生したときに、前記
マイクロプログラムコードを書換え可能記憶装置内にあ
らかじめ格納されたマイクロプログラムコードに置き換
えるコード置換え手段を設けることにより、置換え時に
、前記読出し専用記憶装置の交換の必要がなくなり、そ
の交換費用の削減と、デバッグの効率の向上とを図る効
果がある。As explained above, the present invention provides a method for replacing the microprogram code in the read storage device when a condition for replacing the microprogram code in the read storage device occurs.
or by providing code replacement means for replacing the microprogram code with a microprogram code stored in advance in the rewritable storage device when the address trace of the address trace storage device is stopped and the replacement condition occurs; At the time of replacement, there is no need to replace the read-only storage device, which has the effect of reducing replacement costs and improving debugging efficiency.
第１図は本発明の第一実施例を示すブロック構成図。
第２図はそのコード置換え回路の詳細と関連回路とを示
すブロック構成図。
第３図は本発明の第二実施例を示すブロック構成図。
第４図はそのコード置換え回路の詳細と関連回路とを示
すブロック構成図。
第５図は本発明が適用されるシステムの一例を示すブロ
ック構成図。
１・・・中央処理装置、２・・・主記憶装置、３．４・
・・通信制御装置、５・・・入出力装置（Ａ） 、６・
・・入出力装置（Ｂ） 、？・・・入出力装置（Ｃ）、
８・・・マイクロプロセッサ、９・・・ローカル記憶装
置、１０・・・回線インタフェース回路、１１・・・バ
スインタフェース回路、１２・・・読出し専用記憶装置
（ＲＯＭ） 、１３．１３ａ・・・コード置換え回路、
１４・・・書換え可能記憶装置（ＲＡＭ） 、１５・・
・アドレストレース記憶装置（ＡＴＭ） 、１６・・・
マイクロプログラムアドレスレジスタ、１７・・・コー
ド置換え制御ピットレジスタ （ＢＲ）、１８・・・切
換え回路、１８ａ・・・切換え回路（Ａ）、１８ｂ・・
・切換え回路（Ｂ） 、１９・・・マルチプレクサ、１
９ａ・・・マルチプレクサ（Ａ） 、１９ｂ・・・マル
チプレクサ（Ｂ）、２０・・・マイクロプログラムコー
ドレジスフ、２１・・・マイクロプログラム実行制御回
路、２２・・・ＡＴＭアドレスカウンタ回路、１００・
・・共通バス、２００・・・内部バス、３００・・・回
線インタフェース線。FIG. 1 is a block diagram showing a first embodiment of the present invention. FIG. 2 is a block diagram showing details of the code replacement circuit and related circuits. FIG. 3 is a block diagram showing a second embodiment of the present invention. FIG. 4 is a block diagram showing details of the code replacement circuit and related circuits. FIG. 5 is a block diagram showing an example of a system to which the present invention is applied. 1... Central processing unit, 2... Main storage device, 3.4.
... Communication control device, 5... Input/output device (A), 6.
...I/O device (B),? ...input/output device (C),
8... Microprocessor, 9... Local storage device, 10... Line interface circuit, 11... Bus interface circuit, 12... Read-only memory (ROM), 13.13a... Code replacement circuit,
14... Rewritable storage device (RAM), 15...
・Address trace memory device (ATM), 16...
Micro program address register, 17... Code replacement control pit register (BR), 18... Switching circuit, 18a... Switching circuit (A), 18b...
・Switching circuit (B), 19...Multiplexer, 1
9a... Multiplexer (A), 19b... Multiplexer (B), 20... Micro program code register, 21... Micro program execution control circuit, 22... ATM address counter circuit, 100...
...Common bus, 200...Internal bus, 300...Line interface line.
Claims (1)
と、書換え可能記憶装置とを備えたデータ通信システム
の通信制御装置において、 前記読出し専用記憶装置内のマイクロプログラムコード
を修正する置換え条件が発生したときに、前記マイクロ
プログラムコードを前記書換え可能記憶装置内の対応ア
ドレスにあらかじめ用意されたマイクロプログラムコー
ドに置き換えるコード置換え手段を 備えたことを特徴とする通信制御装置。 ２、マイクロプログラムを格納する読出し専用記憶装置
と、書換え可能記憶装置と、マイクロプログラムアドレ
スをトレースするアドレストレース記憶装置とを備えた
データ通信システムの通信制御装置において、 前記アドレストレース記憶装置によるマイクロプログラ
ムのトレースが停止状態でかつ前記読出し専用記憶装置
内のマイクロプログラムコードを修正する置換え条件が
発生したときに、前記マイクロプログラムコードを前記
書換え可能記憶装置内の対応アドレスにあらかじめ用意
されたマイクロプログラムコードに置き換えるコード置
換え手段を 備えたことを特徴とする通信制御装置。[Claims] 1. In a communication control device for a data communication system comprising a read-only storage device for storing a microprogram and a rewritable storage device, a replacement for modifying the microprogram code in the read-only storage device A communication control device comprising code replacement means for replacing the microprogram code with a microprogram code prepared in advance at a corresponding address in the rewritable storage device when a condition occurs. 2. A communication control device for a data communication system comprising a read-only storage device that stores a microprogram, a rewritable storage device, and an address trace storage device that traces microprogram addresses, wherein the microprogram is stored in the address trace storage device. When the trace is stopped and a replacement condition for modifying the microprogram code in the read-only storage device occurs, the microprogram code is replaced with the microprogram code prepared in advance at a corresponding address in the rewritable storage device. A communication control device characterized by comprising code replacement means for replacing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63288340A JPH0782463B2 (en) | 1988-11-15 | 1988-11-15 | Communication control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63288340A JPH0782463B2 (en) | 1988-11-15 | 1988-11-15 | Communication control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02133851A true JPH02133851A (en) | 1990-05-23 |
| JPH0782463B2 JPH0782463B2 (en) | 1995-09-06 |
Family
ID=17728931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63288340A Expired - Lifetime JPH0782463B2 (en) | 1988-11-15 | 1988-11-15 | Communication control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782463B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255604B1 (en) | 1995-05-31 | 2001-07-03 | Canon Kabushiki Kaisha | Coordinate detecting device for outputting coordinate data when two points are simultaneously depressed, method therefor and computer control device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51121230A (en) * | 1975-04-17 | 1976-10-23 | Nec Corp | A control memory system |
| JPS60126731A (en) * | 1983-12-14 | 1985-07-06 | Hitachi Ltd | Program control method |
-
1988
- 1988-11-15 JP JP63288340A patent/JPH0782463B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51121230A (en) * | 1975-04-17 | 1976-10-23 | Nec Corp | A control memory system |
| JPS60126731A (en) * | 1983-12-14 | 1985-07-06 | Hitachi Ltd | Program control method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255604B1 (en) | 1995-05-31 | 2001-07-03 | Canon Kabushiki Kaisha | Coordinate detecting device for outputting coordinate data when two points are simultaneously depressed, method therefor and computer control device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0782463B2 (en) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06187283A (en) | Card | |
| JPH0258649B2 (en) | ||
| US4344130A (en) | Apparatus to execute DMA transfer between computing devices using a block move instruction | |
| KR950035209A (en) | Horizontally distributed network system and multiprocessor system | |
| JPH02133851A (en) | Communication controller | |
| JPS6410854B2 (en) | ||
| JPH02230350A (en) | Memory circuit | |
| JP2000029508A (en) | Programmable controller | |
| JPS61223964A (en) | Data transfer device | |
| JPH01136237A (en) | Communication control equipment | |
| SU951287A2 (en) | Device for interfacing homogenous computer system | |
| JPS603049A (en) | Bus interface apparatus | |
| SU851387A1 (en) | Interfacing device for homogeneous computer system | |
| JPH05341969A (en) | Rom switching device for microcomputer | |
| JPH03172921A (en) | Electronic disk system | |
| JPS62256139A (en) | Data processor | |
| JPS63829B2 (en) | ||
| JPS62217483A (en) | Memory device | |
| JPS60117341A (en) | Control system of ecc data bus | |
| JPH03164849A (en) | Microprocessor and microprocessor system | |
| JPS62194545A (en) | Program rewriting device for data flow type computer | |
| JPS6194113A (en) | Monitor system for digital controller | |
| JPH03147046A (en) | Data processor | |
| JPS63153655A (en) | Memory access control system | |
| JPS62256138A (en) | Data processor |