JPH02130642A - 障害処理機能検証方式 - Google Patents
障害処理機能検証方式Info
- Publication number
- JPH02130642A JPH02130642A JP63284994A JP28499488A JPH02130642A JP H02130642 A JPH02130642 A JP H02130642A JP 63284994 A JP63284994 A JP 63284994A JP 28499488 A JP28499488 A JP 28499488A JP H02130642 A JPH02130642 A JP H02130642A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- test
- processing unit
- central processing
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 58
- 238000012360 testing method Methods 0.000 claims abstract description 39
- 238000012795 verification Methods 0.000 claims abstract description 13
- 238000011990 functional testing Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 230000006870 function Effects 0.000 description 29
- 238000004891 communication Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
コンピュータシステムにおいて、障害発生に対する処理
機能を試験するようにした障害処理機能検証方式に関し
、 障害処理機能の正確な検証を目的とし、被試験装置の処
理手段に障害の発生を知らせるための疑似障害信号を供
給する疑似障害通知手段と、疑似障害通知手段による疑
似障害信号の供給動作に同期して動作し、処理手段の障
害処理に関する機能試験を行なう機能試験手段とを備え
るように構成する。
機能を試験するようにした障害処理機能検証方式に関し
、 障害処理機能の正確な検証を目的とし、被試験装置の処
理手段に障害の発生を知らせるための疑似障害信号を供
給する疑似障害通知手段と、疑似障害通知手段による疑
似障害信号の供給動作に同期して動作し、処理手段の障
害処理に関する機能試験を行なう機能試験手段とを備え
るように構成する。
本発明は、コンピュータシステムにおいて、障害発生に
対する処理機能を試験するようにした障害処理機能検証
方式に関するものである。
対する処理機能を試験するようにした障害処理機能検証
方式に関するものである。
一般に、コンピュータを使用したシステムでは高信幀性
が要求される。そのため、例えば入出力装置、中央処理
装置等を二重化し、障害発生時には運用系から予備系に
切り替え、その後障害の復旧、サービスの継続を行なっ
ていた。
が要求される。そのため、例えば入出力装置、中央処理
装置等を二重化し、障害発生時には運用系から予備系に
切り替え、その後障害の復旧、サービスの継続を行なっ
ていた。
また、サービスの安定した提供のために、上述した予備
系への切り替え等の処理を行なうための障害処理機能が
備わっており、この障害処理機能を検証するための手段
が必要になる。
系への切り替え等の処理を行なうための障害処理機能が
備わっており、この障害処理機能を検証するための手段
が必要になる。
例えば、コンピュータシステムとして電子交換機システ
ムにおける従来の障害処理機能検証方式としては、以下
のようなものがある。
ムにおける従来の障害処理機能検証方式としては、以下
のようなものがある。
先ず、疑似障害を起こすために電子交換機システムの入
出力装置等を手動で操作しく例えば動作中の回線対応部
のパンケージを抜き取る)、電子交換機システムの処理
装置が障害処理状態に入ったときに障害処理機能の試験
装置を監視状態にしていた。
出力装置等を手動で操作しく例えば動作中の回線対応部
のパンケージを抜き取る)、電子交換機システムの処理
装置が障害処理状態に入ったときに障害処理機能の試験
装置を監視状態にしていた。
ところで、上述した従来方式にあっては、手動で入出力
装置等を操作していたため、発生させることのできる疑
似障害の種類が限られていると共に、正確なタイミング
で疑似障害を発生させることができず、障害処理機能の
正確な検証が行なえないという問題点があった。
装置等を操作していたため、発生させることのできる疑
似障害の種類が限られていると共に、正確なタイミング
で疑似障害を発生させることができず、障害処理機能の
正確な検証が行なえないという問題点があった。
本発明は、このような点にかんがみて創作されたもので
あり、障害処理機能の正確な検証を行なうことができる
障害処理機能検証方式を提供することを目的としている
。
あり、障害処理機能の正確な検証を行なうことができる
障害処理機能検証方式を提供することを目的としている
。
第1図は、本発明の障害処理機能検証方式の原理ブロッ
ク図である。
ク図である。
図において、疑似障害通知手段121は、被試験装置の
処理手段111に障害の発生を知らせるための疑似障害
信号を供給する。
処理手段111に障害の発生を知らせるための疑似障害
信号を供給する。
機能試験手段131は、疑似障害通知手段121による
疑似障害信号の供給動作に同期して動作し、処理手段1
11の障害処理に関する機能試験を行なう。
疑似障害信号の供給動作に同期して動作し、処理手段1
11の障害処理に関する機能試験を行なう。
従って、全体として、疑似障害信号の供給動作に同期し
て機能試験を行なうように構成されている。
て機能試験を行なうように構成されている。
疑似障害通知手段121から出力される疑似障害信号に
応じて、被試験装置の処理手段111の障害処理が起動
される。111による障害処理が起動されると、機能試
験手段131による機能試験が行なわれる。
応じて、被試験装置の処理手段111の障害処理が起動
される。111による障害処理が起動されると、機能試
験手段131による機能試験が行なわれる。
本発明にあっては、被試験装置の処理手段111に対す
る疑似障害信号の供給動作に同期して131による機能
試験を行なうことにより、障害処理機能の正確な検証を
行なうことができる。
る疑似障害信号の供給動作に同期して131による機能
試験を行なうことにより、障害処理機能の正確な検証を
行なうことができる。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第2図は、本発明の一実施例における障害処理機能検証
方式の構成を示す。
方式の構成を示す。
■、 と 1 との
ここで、本発明の実施例と第1図との対応関係を示して
おく。
おく。
処理手段111は、中央処理装置211に相当する。
疑似障害通知手段121は、制御装置221中央処理装
置251に相当する。
置251に相当する。
機能試験手段131は、試験回路23I、メモリ241
.中央処理装置251に相当する。
.中央処理装置251に相当する。
以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
実施例について説明する。
1−」ロ針lυl成汲ユリ匪作
第2図において、試験装置220は、被試験装置である
電子交換機システム210の障害処理機能の試験を行な
うために、電子交換機システム210に接続されている
。
電子交換機システム210の障害処理機能の試験を行な
うために、電子交換機システム210に接続されている
。
試験装置220は、障害処理機能試験に関する全体の制
御を行なう中央処理装置251と、疑似障害信号を発生
する制御装置221と、機能試験を実施する試験回路2
31と、機能試験に関するプログラムを格納するメモリ
241とを備えている。
御を行なう中央処理装置251と、疑似障害信号を発生
する制御装置221と、機能試験を実施する試験回路2
31と、機能試験に関するプログラムを格納するメモリ
241とを備えている。
また、電子交換機システム210は、交換処理によって
通話路を形成する通話路系213と、通話路系213の
通話路形成の制御を行なう中央処理装置211と、切替
スイッチ215とを備えている。
通話路を形成する通話路系213と、通話路系213の
通話路形成の制御を行なう中央処理装置211と、切替
スイッチ215とを備えている。
中央処理装置251は、制御装置221.試験回路23
1及びメモリ241に接続されている。
1及びメモリ241に接続されている。
制御装置221は中央処理装置211に接続されており
、更に中央処理装置211は切替スイッチ215を介し
て試験回路231あるいは通話路系213に接続されて
いる。
、更に中央処理装置211は切替スイッチ215を介し
て試験回路231あるいは通話路系213に接続されて
いる。
次に、本発明実施例の動作について説明する。
通常動作時(運用時)に中央処理装置211は、切替ス
イッチ215を介して通話路系213に接続された状態
にあり、中央処理装置211の制御による通話路系21
3内の通話路形成が行なわれる。例えば、接続された電
話機(図示せず)からの信号に応じて通話先の電話機が
接続された回線の接続が行なわれる。
イッチ215を介して通話路系213に接続された状態
にあり、中央処理装置211の制御による通話路系21
3内の通話路形成が行なわれる。例えば、接続された電
話機(図示せず)からの信号に応じて通話先の電話機が
接続された回線の接続が行なわれる。
障害処理機能の検証時には、先ず、切替スイッチ215
の接続状態を切り替えて、中央処理装置211と試験回
路231とが接続された状態にする。
の接続状態を切り替えて、中央処理装置211と試験回
路231とが接続された状態にする。
次に、中央処理装置251は制御装置221に電子交換
機システム210の停止指示を送り、制御装置221は
この指示に応じてストップ信号を中央処理装置211に
供給する。その後、制御装置221は中央処理装置21
1の内部状態を調べて、中央処理装置211に疑似障害
発生を通知する。
機システム210の停止指示を送り、制御装置221は
この指示に応じてストップ信号を中央処理装置211に
供給する。その後、制御装置221は中央処理装置21
1の内部状態を調べて、中央処理装置211に疑似障害
発生を通知する。
例えば、中央処理装置211内部のフリップフロップグ
ループの中の割込みマスクパターンワードから割込みの
マスクパターンを読み出して、どのレベルまでの割込み
がマスクされているかを調べる。この割込みマスクパタ
ーンワードには、あるレベルの障害が生じたときに、そ
れ以下のレベルの障害の割込みを制限するための情報が
格納されており、疑似障害発生のために供給する割込み
がマスクされていないかどうかを調べる。マスクされて
いないことを確認すると、この割込み信号(疑似割込み
信号)を制御装置221から中央処理装置211に送る
(上述したフリップフロップグループの割込みソースワ
ードに割込みビットをセントする)。
ループの中の割込みマスクパターンワードから割込みの
マスクパターンを読み出して、どのレベルまでの割込み
がマスクされているかを調べる。この割込みマスクパタ
ーンワードには、あるレベルの障害が生じたときに、そ
れ以下のレベルの障害の割込みを制限するための情報が
格納されており、疑似障害発生のために供給する割込み
がマスクされていないかどうかを調べる。マスクされて
いないことを確認すると、この割込み信号(疑似割込み
信号)を制御装置221から中央処理装置211に送る
(上述したフリップフロップグループの割込みソースワ
ードに割込みビットをセントする)。
中央処理装置211は、制御装置221からの割込み信
号が供給されると障害が発生したものと認識する。次に
、中央処理装置251は、内部のプログラムカウンタを
メモリ241の障害処理機能検証プログラムの割付先頭
アドレスに書き替えた後このプログラムを実行し、その
後制御装置221から中央処理装置211に処理の再開
を指示するためのスタート信号を送る。
号が供給されると障害が発生したものと認識する。次に
、中央処理装置251は、内部のプログラムカウンタを
メモリ241の障害処理機能検証プログラムの割付先頭
アドレスに書き替えた後このプログラムを実行し、その
後制御装置221から中央処理装置211に処理の再開
を指示するためのスタート信号を送る。
中央処理装置211は、このスタート信号に応じて障害
処理を開始する。
処理を開始する。
以後、中央処理装置211から障害処理に関する指示が
出力され、この指示に対する応答が試験回路231から
中央処理装置211に供給される。
出力され、この指示に対する応答が試験回路231から
中央処理装置211に供給される。
疑似障害発生を知らせるために中央処理装置211に供
給した割込み信号と、試験回路231から出力される応
答は対応付けが為されており、中央処理装置211と試
験回路231との所定のやりとりの結果として、呼の救
済/破棄等の障害処理機能が正常に動作するかどうかの
検証が行なわれる。検証結果は、プリンタやデイスプレ
ィ(図示せず)から出力される。
給した割込み信号と、試験回路231から出力される応
答は対応付けが為されており、中央処理装置211と試
験回路231との所定のやりとりの結果として、呼の救
済/破棄等の障害処理機能が正常に動作するかどうかの
検証が行なわれる。検証結果は、プリンタやデイスプレ
ィ(図示せず)から出力される。
■、 の とめ
このように、中央処理装置211の内部状態を調べた後
に中央処理装置211に疑似障害信号を供給し、この供
給動作に同期して、試験回路231による中央処理装置
211の機能試験を行なう。
に中央処理装置211に疑似障害信号を供給し、この供
給動作に同期して、試験回路231による中央処理装置
211の機能試験を行なう。
従って、被試験装置である中央処理装置211と試験装
置試験装置220との同期をとって障害処理機能を検証
することにより、障害処理機能の正確な検証を行なうこ
とができる。
置試験装置220との同期をとって障害処理機能を検証
することにより、障害処理機能の正確な検証を行なうこ
とができる。
■、 日 の ゛ ノ 誼
なお、上述した本発明の実施例にあっては、電子交換機
システムにおける障害処理機能検証方式について考えた
が、一般のコンピュータシステムにおいても同様に考え
ることができる。
システムにおける障害処理機能検証方式について考えた
が、一般のコンピュータシステムにおいても同様に考え
ることができる。
また、rl、実施例と第1図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
上述したように、本発明によれば、被試験装置の処理手
段に対する疑似障害信号の供給動作に同期してによる機
能試験を行なうことにより、障害処理機能の正確な検証
を行なうことができるので、実用的には極めてを用であ
る。
段に対する疑似障害信号の供給動作に同期してによる機
能試験を行なうことにより、障害処理機能の正確な検証
を行なうことができるので、実用的には極めてを用であ
る。
図において、
111は処理手段、
121は疑似障害通知手段、
131は機能試験手段、
210は電子交換機システム、
211.251は中央処理装置、
213は通話路系、
215は切替スイッチ、
220は試験装置、
221は制御装置、
231は試験回路、
241はメモリである。
第1図は本発明の障害処理機能検証方式の原理ブロック
図、 第2図は本発明の障害処理機能検証方式を適用した一実
施例の構成図である。
図、 第2図は本発明の障害処理機能検証方式を適用した一実
施例の構成図である。
Claims (1)
- (1)被試験装置の処理手段(111)に障害の発生を
知らせるための疑似障害信号を供給する疑似障害通知手
段(121)と、 前記疑似障害通知手段(121)による疑似障害信号の
供給動作に同期して動作し、前記処理手段(111)の
障害処理に関する機能試験を行なう機能試験手段(13
1)と、 を備えるように構成したことを特徴とする障害処理機能
検証方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63284994A JPH02130642A (ja) | 1988-11-11 | 1988-11-11 | 障害処理機能検証方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63284994A JPH02130642A (ja) | 1988-11-11 | 1988-11-11 | 障害処理機能検証方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02130642A true JPH02130642A (ja) | 1990-05-18 |
Family
ID=17685767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63284994A Pending JPH02130642A (ja) | 1988-11-11 | 1988-11-11 | 障害処理機能検証方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02130642A (ja) |
-
1988
- 1988-11-11 JP JP63284994A patent/JPH02130642A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02130642A (ja) | 障害処理機能検証方式 | |
JPH06242979A (ja) | 二重化コンピュータ装置 | |
JP2001175545A (ja) | サーバシステムおよび障害診断方法ならびに記録媒体 | |
JPH0415834A (ja) | コンピュータの試験方式 | |
KR19990052892A (ko) | 전전자 교환기의 스탠바이측 프로세서 테스트 기능구현 방법 | |
JP3062124B2 (ja) | マイクロプロセッサ開発支援装置 | |
JPH11265321A (ja) | 障害復旧方法、中央処理装置及び中央処理システム | |
JPH03253945A (ja) | データ処理システムの異常回復処理機能確認方式 | |
JP3231505B2 (ja) | Mpuエミュレータ装置 | |
JP2000322284A (ja) | 疑似多重障害発生装置 | |
JPH02140036A (ja) | 再開動作時のシステム構成決定方式 | |
JPS5872228A (ja) | デ−タ処理システムの障害処理方式 | |
JPH0879281A (ja) | バス故障診断方式 | |
JPH01286598A (ja) | 交換プログラムデバッグ方式 | |
JP3042034B2 (ja) | 障害処理方式 | |
JPH02220542A (ja) | マルチプロセッサ交換機における2重障害自動回復方法 | |
JPS5917918B2 (ja) | 障害処理方式 | |
JPH05250222A (ja) | Cpu監視装置 | |
KR20000039688A (ko) | 교환기의 에러 원인 정보 제공 방법 | |
JPS60165192A (ja) | 記憶装置異常書込み検出方式 | |
JPH0480835A (ja) | データ処理装置の試験方式 | |
JPH01314092A (ja) | 交換システムの信号装置毎の内部情報収集方式 | |
JPH0628218A (ja) | マイクロコンピュータのプログラム開発支援装置 | |
JPH03240833A (ja) | 二重化制御方式 | |
JPS59180776A (ja) | スタンバイ系制御装置強制ipl方式 |