JPH02126792A - Automatic switching system for network synchronizing clock - Google Patents
Automatic switching system for network synchronizing clockInfo
- Publication number
- JPH02126792A JPH02126792A JP27931888A JP27931888A JPH02126792A JP H02126792 A JPH02126792 A JP H02126792A JP 27931888 A JP27931888 A JP 27931888A JP 27931888 A JP27931888 A JP 27931888A JP H02126792 A JPH02126792 A JP H02126792A
- Authority
- JP
- Japan
- Prior art keywords
- network
- digital
- signal
- line
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 30
- 101001063978 Drosophila melanogaster Homeobox protein extradenticle Proteins 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 102100022298 Divergent paired-related homeobox Human genes 0.000 description 1
- 101000902412 Homo sapiens Divergent paired-related homeobox Proteins 0.000 description 1
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はデジタル電子交換機(以下、DPBXという)
において、複数のデジタル回線からの網同期クロックを
自動的に選択し、網同期回路に供給できるようにするた
めの網同期クロック自動切換方式に関する。[Detailed Description of the Invention] (Industrial Application Field) The present invention is a digital electronic exchange (hereinafter referred to as DPBX).
The present invention relates to an automatic network synchronization clock switching system for automatically selecting network synchronization clocks from a plurality of digital lines and supplying them to a network synchronization circuit.
(従来の技術)
DPBXをデジタル回線に接続した場合、DPI(Xの
内部クロックをデジタル回線のクロックに合わせること
が必要である。(Prior Art) When a DPBX is connected to a digital line, it is necessary to synchronize the internal clock of the DPI (X) with the clock of the digital line.
第3図は従来、r)PBXをデジタル回線に接続した場
合のクロックの流れを示すブロック図である。第3図に
おいて、31はDPBX、32はデジタル回線に接続さ
れるデジタルトランク、33は網同期回路(PI、L)
、:34は時分割スイッチ回路、35は内線電話機に接
続されている内線カードである。FIG. 3 is a block diagram showing the flow of clocks when a conventional r)PBX is connected to a digital line. In Fig. 3, 31 is a DPBX, 32 is a digital trunk connected to a digital line, and 33 is a network synchronization circuit (PI, L).
, :34 is a time division switch circuit, and 35 is an extension card connected to an extension telephone.
次に上記従来例の動作について説明する。第3図におい
て、デジタルトランク32で抽出された網同期クロック
に同期して網同期回路(PLL)33でDPBX内の基
本クロックを生成し、時分割スイッチ回路(NW)34
に供給している。時分割スイッチ回路34は網同期回路
33から供給された基本クロックをもとに、PCMクロ
ックをデジタルトランク32および内線カード35に供
給している。このようにして、D P I3 X31内
のクロックは全てデジタル回線のクロックと同期するこ
とになり、従来のクロック供給方式でも、内線電話機か
らデジタル回線で接続された相手と問題なく通話するこ
とができろ。Next, the operation of the above conventional example will be explained. In FIG. 3, a network synchronization circuit (PLL) 33 generates a basic clock in the DPBX in synchronization with a network synchronization clock extracted by a digital trunk 32, and a time division switch circuit (NW) 34 generates a basic clock in the DPBX.
is supplied to. The time division switch circuit 34 supplies a PCM clock to the digital trunk 32 and the extension card 35 based on the basic clock supplied from the network synchronization circuit 33. In this way, all the clocks in the DPI3 reactor.
(発明が解決しようとする課題)
しかしながら、上記従来のクロック供給方式では、デジ
タル回線を複数収容する場合、網同期クロックは1木で
よいので、網同期クロックのもとどなるデジタル回線を
どれか1回線に決める必要がある。複数のデジタル回線
が全てNTTの回線であれば、全てのデジタル回線のク
ロックは同期しているので何れの1回線にしてもよいの
であるが、もし網同期クロックのもととなるデジタル回
線がダウンあるいは断線した場合等において、その他の
デジタル回線とは網同期がとれなくなるという問題があ
る。(Problem to be Solved by the Invention) However, in the above-mentioned conventional clock supply system, when accommodating a plurality of digital lines, only one network synchronized clock is required. You need to decide on the line. If the multiple digital lines are all NTT lines, the clocks of all the digital lines are synchronized, so you can use any one line, but if the digital line that is the source of the network synchronized clock goes down. Alternatively, in the case of a disconnection, there is a problem that network synchronization with other digital lines cannot be achieved.
本発明はこのような従来の問題を解決するものであり、
網同期のもとになっていたデジタル回線がダウンあるい
は断線しても自動的にその他のデジタル回線のどれかと
網同期ができる優れた網同期クロック自動切換方式を提
供することを目的とするものである。The present invention solves these conventional problems,
The purpose of this system is to provide an excellent network synchronization clock automatic switching system that can automatically synchronize the network with any other digital line even if the digital line that is the source of network synchronization goes down or is disconnected. be.
(課題を解決するための手段)
本発明は上記目的を達成するために、複数の網同期クロ
ックをバス形式で接続し、バスーヒには必ずどれか1つ
の網同期クロックが供給され、該網同期クロックが停止
した場合、その他のどれか1つの網同期クロックに自動
的に切り換わるようにしたものである。(Means for Solving the Problems) In order to achieve the above object, the present invention connects a plurality of network synchronized clocks in a bus format, so that each bus is always supplied with one of the network synchronized clocks, and the network synchronization When the clock stops, it automatically switches to one of the other network synchronized clocks.
(作 用)
したがって、本発明よれば、DPRXに収容された複数
のデジタル回線の内、網同期のもとになっているデジタ
ル回線がダウンあるいは断線しても、自動的に他のデジ
タル回線のクロックに網同期が切り換わることにより、
他のデジタル回線とは途切れることなく通話を続けるこ
とができる。(Function) Therefore, according to the present invention, even if the digital line that is the source of network synchronization among the plurality of digital lines accommodated in the DPRX goes down or is disconnected, the other digital lines are automatically synchronized. By switching network synchronization to the clock,
You can continue talking to other digital lines without interruption.
(実施例)
第1図は本発明の一実施例の網同期クロック自動切換回
路の構成を示すものである。第1piilにおいて、2
はデジタルトランクで、デジタル回線。(Embodiment) FIG. 1 shows the configuration of a network synchronized clock automatic switching circuit according to an embodiment of the present invention. In the first piil, 2
is a digital trunk, a digital line.
PCMハイウェイおよびクロックと接続される回線イン
タフェース201と、回線インタフェース201でデジ
タル回線の信号から抽出したクロックを網同期クロック
と同じ周波数に分周する分周回路202と、分周回路2
02からの出力を検出する検出手段203と、網同期ク
ロック供給ライン6上の信号を検出する信号検出手段2
04と1分周回路202からの出力と網同期クロック供
給ライン6上の信号の位相を比較する位相比較手段20
5と、信号検出手段203.204および位相比較手段
205からの出力によりスイッチ207をオン・オフし
て1分周回路202からの出力を網同期クロック供給ラ
イン6に出力するか否かを制御する制御部206と、ス
イッチ207で構成される。7はデジタルトランク2と
同じ回路構成を有する他のデジタルトランクである。第
2図は第1図の実施例の動作を示すフローチャートであ
る。A line interface 201 connected to the PCM highway and the clock, a frequency divider circuit 202 that divides the clock extracted from the digital line signal by the line interface 201 to the same frequency as the network synchronized clock, and a frequency divider circuit 2.
Detection means 203 for detecting the output from 02, and signal detection means 2 for detecting the signal on the network synchronization clock supply line 6.
04 and 1 frequency divider circuit 202 and the phase of the signal on the network synchronized clock supply line 6.
5, and outputs from the signal detection means 203 and 204 and the phase comparison means 205 turn on and off the switch 207 to control whether or not the output from the divide-by-1 circuit 202 is output to the network synchronized clock supply line 6. It is composed of a control section 206 and a switch 207. 7 is another digital trunk having the same circuit configuration as digital trunk 2; FIG. 2 is a flowchart showing the operation of the embodiment shown in FIG.
次に上記実施例の動作を第1図および第2図によって説
明する。第1図において1分周回路202の出力点をA
点、網同期クロック供給うイン6に接続される点をB点
とすると、まず制御部206は信号検出手段204によ
り網同期クロック供給ライン上(B点)に信号があるか
否かをチエツクする(第3図St)。電源投入直後はB
点に信号がないから信号検出手段203により分周回路
202の出力(A点)に信号があるかどうかをチエツク
する(第2図S、)。デジタルトランク2がデジタル回
線に接続されていれば信号が出力されているはずである
。Next, the operation of the above embodiment will be explained with reference to FIGS. 1 and 2. In FIG. 1, the output point of the divide-by-1 circuit 202 is set to A
Assuming that the point connected to the network synchronization clock supply line 6 is the point B, the control unit 206 first uses the signal detection means 204 to check whether there is a signal on the network synchronization clock supply line (point B). (Fig. 3 St). B immediately after power on
Since there is no signal at the point, the signal detecting means 203 checks whether there is a signal at the output of the frequency dividing circuit 202 (point A) (FIG. 2, S). If the digital trunk 2 is connected to a digital line, a signal should be output.
A点に信号があれば再びB点に信号があるか否かをチエ
ツクする(第2図St)。このとき、他のデジタルトラ
ンクがない、あるいはまだ網同期クロックを網同期クロ
ック供給ライン6に出力していなければ、B点には信号
がないと判断され、スイッチ207をオンにしく第2図
84)、自分の網同期クロックを網同期クロック供給ラ
イン6に出力し第2図のS□に戻る。今後はB点には自
分の出力した信号があるので、A点に信号があるか否か
を(i量検出手段203によりチエツクする(第2図8
2)と、このときA点にも当然信号があるので、位相比
較手段205によりA点とB点の信号の位相を比較する
(第2図S3)。位相が同じならば同一信号(つまり自
分が出力している信号)と判断し、スイッチ207はオ
ンのままとなる(第2図84)。If there is a signal at point A, it is checked again whether there is a signal at point B (St in Fig. 2). At this time, if there is no other digital trunk or if the network synchronized clock has not yet been output to the network synchronized clock supply line 6, it is determined that there is no signal at point B, and the switch 207 is not turned on. ), outputs its own network synchronization clock to the network synchronization clock supply line 6, and returns to S□ in FIG. From now on, since there will be a signal output from point B, the i quantity detection means 203 will check whether there is a signal at point A (see Fig. 2).
2), since there is naturally a signal at point A at this time, the phase comparison means 205 compares the phases of the signals at point A and point B (S3 in FIG. 2). If the phases are the same, it is determined that they are the same signal (that is, the signal that they are outputting), and the switch 207 remains on (FIG. 2, 84).
もし、デジタルトランク2へ接続されているデジタル回
線が断線した場合は、A点の信号もB点の信号もなくな
るため、スイッチ207はオフされる(第2図S、)、
この後、他のデジタルトランクが」−記と同様なシーケ
ンスで網同期クロックを供給し始めることになる。この
ときデジタルトランク2へ接続されているデジタル回線
の断線が修復されたとしても、デジタルトランク2でA
点とB点の位相を位相比較手段205で比較したとき(
第2図SJ)位相が同じにならないのでスイッチ207
はオフのままである(第2図S、)。If the digital line connected to the digital trunk 2 is disconnected, there will be no signal at point A or point B, so the switch 207 will be turned off (S, Fig. 2).
After this, other digital trunks will start providing network synchronized clocks in a similar sequence as described above. At this time, even if the disconnection of the digital line connected to digital trunk 2 is repaired, the
When the phases of point and point B are compared by the phase comparison means 205 (
Figure 2 SJ) Since the phases are not the same, switch 207
remains off (Fig. 2S,).
このように上記実施例によれば、DPBXに収容された
複数のデジタル回線の内、網同期のもとになっているデ
ジタル回線がダウンあるいは断線しても、自動的に他の
デジタル回線のクロックに網同期が切り換わることによ
り、ダウンしたデジタル回線以外に途切れることなく通
話を続けることができる。In this way, according to the above embodiment, even if the digital line that is the source of network synchronization among the plurality of digital lines accommodated in the DPBX goes down or is disconnected, the clocks of the other digital lines are automatically updated. By switching to network synchronization, calls can continue without interruption except for the digital line that is down.
(発明の効果)
本発明は上記実施例より明らかなように、DPBxに収
容された複数のデジタル回線の内、網同期のもとになっ
ているデジタル回線がダウンあるいは断線しても、自動
的に他のデジタル回線のクロックに網同期が切り換わる
ことによりダウンしたデジタル回線以外は途切れること
なく通話を続けることができるという効果を有する。(Effects of the Invention) As is clear from the above embodiments, the present invention provides automatic synchronization even if the digital line on which network synchronization is based among the plurality of digital lines accommodated in the DPBx goes down or is disconnected. By switching the network synchronization to the clock of another digital line, it has the effect that calls can be continued without interruption except for the digital line that is down.
第1図は本発明の一実施例におけるデジタルトランク中
に位置する網同期クロック切換回路、第2図は第1図の
回路の動作を示すフローチャート。
第3図は従来のDPBXをデジタル回線に接続した場合
のクロックの流れを示すブロック図である。
2.7.32・・・デジタルトランク、6 ・・・網同
期クロック供給ライン、31・・・デジタル電子交換機
(D P RX)、33・・・網同期回路、34・・・
時分割スイッチ回路(NW)、35 ・・内線カード
、201・・・回線インタフェース、202・・・分周
回路、203.204・・・信号検出手段、205・・
・位相比較手段、206・・・制御部。
207・・・スイッチ。
特許出願人 松下電器産業株式会社
卓
図
第
ス
第
図FIG. 1 is a network synchronized clock switching circuit located in a digital trunk in one embodiment of the present invention, and FIG. 2 is a flowchart showing the operation of the circuit of FIG. 1. FIG. 3 is a block diagram showing the flow of clocks when a conventional DPBX is connected to a digital line. 2.7.32...Digital trunk, 6...Network synchronization clock supply line, 31...Digital electronic exchange (DP RX), 33...Network synchronization circuit, 34...
Time division switch circuit (NW), 35... Extension card, 201... Line interface, 202... Frequency dividing circuit, 203.204... Signal detection means, 205...
- Phase comparison means, 206...control unit. 207...Switch. Patent applicant: Matsushita Electric Industrial Co., Ltd.
Claims (1)
要となる網同期回路への網同期クロック供給ラインに、
複数のデジタルトランクの網同期クロック出力をバス形
式で接続し、それぞれのデジタルトランクにおいて、デ
ジタル回線からの網同期クロックを検出する手段と、網
同期クロック供給ライン上の信号を検出する手段と、網
同期クロック供給ライン上の信号とデジタル回線からの
網同期クロックの位相を比較する手段とを設け、網同期
クロック供給ライン上に信号がある場合は網同期クロッ
クを出さない、ない場合は出力する、ぶつかった場合は
位相が同じでなければ出力をやめるという制御を行うこ
とにより複数の網同期クロックを自動的に切り換えるこ
とを特徴とする網同期クロック自動切換方式。For the network synchronization clock supply line to the network synchronization circuit, which is required when a digital electronic exchange is connected to a digital line,
Network synchronized clock outputs of a plurality of digital trunks are connected in a bus form, and in each digital trunk, means for detecting a network synchronized clock from a digital line, means for detecting a signal on a network synchronized clock supply line, and a network means for comparing the phase of the signal on the synchronized clock supply line and the network synchronized clock from the digital line; if there is a signal on the network synchronized clock supply line, the network synchronized clock is not output; otherwise, the network synchronized clock is output; A network synchronized clock automatic switching system characterized by automatically switching between multiple network synchronized clocks by controlling the output to stop if the phases are not the same in the event of a collision.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27931888A JPH02126792A (en) | 1988-11-07 | 1988-11-07 | Automatic switching system for network synchronizing clock |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27931888A JPH02126792A (en) | 1988-11-07 | 1988-11-07 | Automatic switching system for network synchronizing clock |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02126792A true JPH02126792A (en) | 1990-05-15 |
Family
ID=17609501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27931888A Pending JPH02126792A (en) | 1988-11-07 | 1988-11-07 | Automatic switching system for network synchronizing clock |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02126792A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04165729A (en) * | 1990-10-29 | 1992-06-11 | Iwatsu Electric Co Ltd | Synchronization equipment for digital communication line |
-
1988
- 1988-11-07 JP JP27931888A patent/JPH02126792A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04165729A (en) * | 1990-10-29 | 1992-06-11 | Iwatsu Electric Co Ltd | Synchronization equipment for digital communication line |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU710653B2 (en) | Frame synchronization on multi-cell systems | |
JP3120994B2 (en) | Digital switching equipment | |
US4680779A (en) | Distributed clock synchronization in a digital data switching system | |
JPH02126792A (en) | Automatic switching system for network synchronizing clock | |
EP0210799B1 (en) | Access port clock synchronizer | |
CN100349469C (en) | Special small ISON exchange selecting synchronous pulse source automatically | |
JP2543138B2 (en) | Network synchronization device and network synchronization method | |
EP0909491B1 (en) | Device and method for maintaining synchronization and frequency stability in a wireless telecommunication system | |
JP3034395B2 (en) | Transmission / reception synchronization signal generation circuit | |
KR100224107B1 (en) | Circuit for supplying clock in exchanger | |
JP2001169372A (en) | Synchronous system between private branch exchanges | |
JPH0697926A (en) | Digital telephone system | |
EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
KR100492891B1 (en) | Apparatus For Selecting Reference Clock In The RAM System | |
KR19990056020A (en) | Network Synchronous Clock Control Method in Private Switching System | |
GB2120499A (en) | Clocking arrangement | |
US20020175721A1 (en) | Frame synchronism detection circuit | |
KR100306161B1 (en) | A circuit for synchronizing clock between exchange station systems | |
JPH04290348A (en) | System for switching dual type information transfer processor | |
JPH02309797A (en) | Network synchronizing circuit of digital electronic exchange | |
JPH03192993A (en) | Key telephone system | |
KR19990020659U (en) | Output Signal Synchronizer of Redundancy Time / Frequency Generation Card of Mobile Communication System Base Station | |
JPH08288959A (en) | Lock changeover method in ring network | |
JPH04298199A (en) | Clock supply device and communication network system | |
KR19980061853A (en) | Device for testing the motor of the electronic exchanger |