JPH02123136U - - Google Patents
Info
- Publication number
- JPH02123136U JPH02123136U JP3225789U JP3225789U JPH02123136U JP H02123136 U JPH02123136 U JP H02123136U JP 3225789 U JP3225789 U JP 3225789U JP 3225789 U JP3225789 U JP 3225789U JP H02123136 U JPH02123136 U JP H02123136U
- Authority
- JP
- Japan
- Prior art keywords
- dac
- voltage output
- output circuit
- memory
- setting signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Description
第１図は本考案に係る多チヤネル電圧出力装置
の構成例を示す図、第２図は電圧出力回路の出力
電圧とオフセツトの関係を示す図である。 １…メモリ、２…加算器、３１〜３ｎ…ＤＡＣ
、４１〜４ｎ…増幅器、６１〜６ｎ…電圧出力回
路。
の構成例を示す図、第２図は電圧出力回路の出力
電圧とオフセツトの関係を示す図である。 １…メモリ、２…加算器、３１〜３ｎ…ＤＡＣ
、４１〜４ｎ…増幅器、６１〜６ｎ…電圧出力回
路。
Claims (1)
- 【実用新案登録請求の範囲】 加えられたデジタル設定信号に応じたアナログ
電圧を出力するＤＡ変換器（以下単にＤＡＣと記
す）と、このＤＡＣの出力を増幅する増幅器とか
ら構成される複数個の電圧出力回路と、 予め測定された各電圧出力回路のオフセツト値
と逆極性の値をそれぞれ記憶するメモリ１と、 各ＤＡＣへ加える前記デジタル設定信号と、前
記メモリに記憶された当該電圧出力回路のオフセ
ツト値と逆極性の値を加算して各ＤＡＣへ加える
加算器と、 を備えた多チヤネル電圧出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3225789U JPH02123136U (ja) | 1989-03-22 | 1989-03-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3225789U JPH02123136U (ja) | 1989-03-22 | 1989-03-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02123136U true JPH02123136U (ja) | 1990-10-09 |
Family
ID=31258638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3225789U Pending JPH02123136U (ja) | 1989-03-22 | 1989-03-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02123136U (ja) |
-
1989
- 1989-03-22 JP JP3225789U patent/JPH02123136U/ja active Pending