JPS61189628U - - Google Patents
Info
- Publication number
- JPS61189628U JPS61189628U JP7345085U JP7345085U JPS61189628U JP S61189628 U JPS61189628 U JP S61189628U JP 7345085 U JP7345085 U JP 7345085U JP 7345085 U JP7345085 U JP 7345085U JP S61189628 U JPS61189628 U JP S61189628U
- Authority
- JP
- Japan
- Prior art keywords
- inverting input
- amplifier
- input terminal
- resistor connected
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Description
第１図は本考案の一実施例を示す回路図、第２
図は従来技術を説明する回路図、第３図は本実施
例の具体的動作を説明するための図である。 ＯＰ……演算増幅器、Ｒ１〜Ｒ４……抵抗器、
ＶＲ１，ＶＲ２……可変抵抗器、ＡＤＣ……Ａ／
Ｄ変換器。
図は従来技術を説明する回路図、第３図は本実施
例の具体的動作を説明するための図である。 ＯＰ……演算増幅器、Ｒ１〜Ｒ４……抵抗器、
ＶＲ１，ＶＲ２……可変抵抗器、ＡＤＣ……Ａ／
Ｄ変換器。
Claims (1)
- 非反転入力端子に入力電圧を導入する演算増幅
器と、前記増幅器の反転入力端子と該増幅器の出
力端子との間に接続した第１の抵抗器と、前記反
転入力端子と基準電圧源との間に接続した第２の
抵抗器とを具え、所定範囲内の出力電圧を得るよ
うにしたことを特徴とするアナログ入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345085U JPS61189628U (ja) | 1985-05-20 | 1985-05-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345085U JPS61189628U (ja) | 1985-05-20 | 1985-05-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61189628U true JPS61189628U (ja) | 1986-11-26 |
Family
ID=30612828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7345085U Pending JPS61189628U (ja) | 1985-05-20 | 1985-05-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61189628U (ja) |
-
1985
- 1985-05-20 JP JP7345085U patent/JPS61189628U/ja active Pending