JPH02121343A - Film carrier - Google Patents
Film carrierInfo
- Publication number
- JPH02121343A JPH02121343A JP63274141A JP27414188A JPH02121343A JP H02121343 A JPH02121343 A JP H02121343A JP 63274141 A JP63274141 A JP 63274141A JP 27414188 A JP27414188 A JP 27414188A JP H02121343 A JPH02121343 A JP H02121343A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- lead
- leads
- bump
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 8
- 239000010931 gold Substances 0.000 abstract description 8
- 229910052737 gold Inorganic materials 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 6
- 238000007747 plating Methods 0.000 abstract description 4
- 239000011347 resin Substances 0.000 abstract description 4
- 229920005989 resin Polymers 0.000 abstract description 4
- 238000007789 sealing Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、電子部品を、実装するために使用されるフィ
ルムキャリアに関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a film carrier used for mounting electronic components.
（従来の技術）
半導体素子等の電子部品は、非常に高密度化されて小さ
いものであるから、これをリート７レーム、マザーボー
ド、ピングリットアレイあるいはチップキャリア等に電
気的に接続する場合は、第４１７Ｉまたは第５図に示す
ようなパッケージ化が行なわれる。すなわち、第４図ま
たは第５図に示したパッケージ（２０）においては、ア
イランド部（２４）またはダメバッド部（３４）に実装
した電子部品をボンディングワイヤ（２５）によって各
リードフレーム（２２）または各ポンディングパッド（
３２）に接続し、全体を樹脂（２３）等によって射出す
ることにより、一つの電子部品パッケージ（２０）とし
て構成されるものである。(Prior Art) Electronic components such as semiconductor devices are extremely dense and small, so when electrically connecting them to a REIT 7 frame, motherboard, pin grid array, chip carrier, etc. Packaging as shown in FIG. 417I or FIG. 5 is performed. That is, in the package (20) shown in FIG. 4 or FIG. Ponding pad (
32), and the entire electronic component package (20) is constructed by injecting resin (23) or the like.
ところが、第４図または第５図に示したような実装形態
をとった場合には、電子部品（２１）等の良否を検査し
ようとすると、リードフレーム等（２２）を介して行な
わなければなうなす、ボンディングワイヤ（２５）をう
ってからでないと行なえない、そこで第６図または第７
図に示すように、半導体素子をリードフレーム等Ｃ２２
）（３２）とは別体のフィルムキャリアに実装しておき
、このフィルムキャリアをリードフレーム等（２２）（
３２）に接続する方法か開発された。このフィルムキャ
リアは、基材（フィルム）によって多数のインナーリー
ド（１２）を支持し、このインナーリード（１２）の先
端に半導体素子（２１）との接続を行なうための半田な
どからなるバンブを形成したものである。また、このフ
ィルムキャリアは、インナーリード（１２）と一体重な
アウターリードをリードフレーム等（２２）（３２）に
対して熱圧着等によって接続するようにしたものである
。このようなフィルムキャリアによれば、そのアウター
リードにて半導体素子（２１）の検査を行なうことがで
きるから、前述した検査１の問題は回避できる。However, when the mounting configuration shown in FIG. 4 or FIG. 5 is used, if the electronic components (21), etc. are to be inspected for quality, they must be inspected via a lead frame, etc. (22). This can only be done after the bonding wire (25) has been inserted.
As shown in the figure, the semiconductor element is mounted on a lead frame, etc. C22.
) (32) is mounted on a separate film carrier, and this film carrier is mounted on a lead frame etc. (22) (
32) was developed. This film carrier supports a large number of inner leads (12) with a base material (film), and a bump made of solder or the like is formed at the tip of the inner lead (12) for connection with a semiconductor element (21). This is what I did. Further, in this film carrier, an inner lead (12) and an integral outer lead are connected to a lead frame or the like (22) (32) by thermocompression bonding or the like. According to such a film carrier, the semiconductor element (21) can be inspected using its outer leads, so that the problem of inspection 1 described above can be avoided.
しかしながら、第６図または第７図に示したフィルムキ
ャリアにあっては、そのアウターリードとリードフレー
ム等（２２）（３２）とを特別な装置による熱圧着等に
よって接続しなければならないから、その熱圧着等によ
る電気的接続を確実にするためには、例えばリードフレ
ーム等（２２）（３２）に金めっきを施さなければなら
ない。このことは、完成された電子部品装置のコストを
高くする一つの要因となることは当然である。However, in the case of the film carrier shown in FIG. 6 or FIG. 7, the outer leads and the lead frames (22), (32) must be connected by thermocompression bonding or the like using special equipment. In order to ensure electrical connection by thermocompression bonding or the like, for example, the lead frames (22) and (32) must be plated with gold. Naturally, this becomes one factor that increases the cost of the completed electronic component device.
すなわち、熱圧着による接続信頼性を高めるためには、
金メツキを相当厚く施さなければならないものであり、
これによって全体的にコストが高くなるだけでなく、熱
圧着という接続法の場合には種々な条件か完全に揃わな
いとその信頼性か高くならないものてもある。In other words, in order to increase the connection reliability by thermocompression bonding,
It requires a fairly thick layer of gold plating,
Not only does this increase the overall cost, but in the case of a connection method such as thermocompression bonding, the reliability may not be high unless various conditions are perfectly met.
そこで、発明者等は、フィルムキャリアの利点を十分生
かしながら、そのアウターリードとリードフレーム等（
２２）（３２）とを確実かつ容易に接続できるフィルム
キャリアを低コストのものとして完成すべく検討を重ね
てきた結果、本発明を完成したのである。Therefore, the inventors took full advantage of the advantages of the film carrier while developing its outer leads, lead frame, etc.
As a result of repeated studies to create a low-cost film carrier that can connect 22) and 32 reliably and easily, the present invention was completed.
（５Ｍ明か解決しようとする課８）
本発明は以上のような経健に基づいてなされたもので、
その解決しようとする課題は、従来のフィルムキャリア
におけるコスト高及び接続信頼性の欠如である。(5M clearly trying to solve lesson 8) The present invention was made based on the above-mentioned economic health.
The problem to be solved is the high cost and lack of connection reliability in conventional film carriers.
そして１本発明の目的とするところは、アウターリード
とリードフレーム等との接続を熱圧着等に必要な特別な
装置によらずに行なうことができて、これにより金めつ
きによるコスト高をおさえることができ、しかも接続信
頼性を高くすることのできるフィルムキャリアを簡単な
構成によって提供することにある。One object of the present invention is to be able to connect an outer lead to a lead frame, etc. without using any special equipment required for thermocompression bonding, etc., thereby reducing the cost increase due to gold plating. To provide a film carrier with a simple structure that can increase connection reliability and improve connection reliability.
（ｆｆ題を解決するための手段）
以上の課題を解決するために１本発明の採った手段は、
実施例に対応する図面を参照して説明すると。(Means for solving the ff problem) One of the means taken by the present invention to solve the above problems is as follows.
This will be explained with reference to the drawings corresponding to the embodiments.
「電子部品（２１）の端子部に接続されるインナーリー
ド（１２）をフィルム（１１）によって支持し、このイ
ンナーリード（１２）と一体重なアクタ−リート（１１
）を外部接続端子としたフィルムキャリア（１０）にお
いて、
インナーリード（１２）と一体重なアウターリド（１３
）にハング（Ｉ４）を形成したことを特徴とするフィル
ムキャリア（１０）Ｊ
である。"The inner lead (12) connected to the terminal part of the electronic component (21) is supported by the film (11), and the actuator lead (11) is integral with the inner lead (12).
) is used as an external connection terminal in the film carrier (10), and the outer lead (13) is integrated with the inner lead (12).
) is a film carrier (10) J characterized in that a hang (I4) is formed on the film carrier (10).
すなわち１本発明に係るフィルムキャリア（ｌＯ）は、
フィルム（１１）によって支持されているインナーリー
ド（１２）と一体重なアウターリード（［３）にアウタ
ーバンブ（１４）を形成したものであり、このアウター
バンブ（１４）をパッケージ（２０）を構成するリード
フレーム（２２）や配線基板（３２）等に当接させて溶
融させ電気的接続を行なうようにしたものである。なお
、以下に示す実施例においては、フィルムキャリア（］
Ｏ）を構成しているインナーリード（１２）にもバンブ
、すなわちインナーバンブ（１５）を形成したものを示
しているが、このインナーバンブ（１５）は電子部品（
２１）の端子部側に形成してあれば、省略してもよいも
のである。That is, the film carrier (lO) according to the present invention is
An outer bump (14) is formed on the outer lead ([3)] which is integral with the inner lead (12) supported by the film (11), and the outer bump (14) constitutes the package (20). The lead frame (22), wiring board (32), etc. are brought into contact and melted to establish an electrical connection. In addition, in the examples shown below, the film carrier (]
The inner lead (12) constituting the electronic component (O) also has a bump, that is, an inner bump (15) formed thereon.
21) may be omitted as long as it is formed on the terminal side.
（発明の作用）
本発明に係るフィルムキャリア（１０）は、これを以上
のように構成したことによって、以下のような作用かあ
る。この作用については、フィルムキャリア（ｌＯ）を
採用してパッケージ（２０）をＭＩｊ成する工程に合わ
せて説明する。(Actions of the Invention) The film carrier (10) according to the present invention has the following effects by configuring it as described above. This effect will be explained in conjunction with the process of forming the package (20) using the film carrier (1O).
すなわち、本発明に係るフィルムキャリア（ｌＯ）を使
用してパッケージ（２０）を構成する場合、第２図に示
すように、まずこのフィルムキャリア（ｌＯ）の各イン
ナーリード（１２）に対してこのインナーリー１４（＋
２）または電子部品（２１）側に設けたバンブ（１５）
によつて電子部品（２１）の端子部とを電気的に接続す
るのである。これにより、フィルムキャリア（ＩＵ）の
アウターリード（１コ）と電子部品（２１）の端子部と
は電気的に接続されるから、電子部品（２１）の検査を
行なう場合には各アウターリード（＋３）を使用すれば
よいことになる。That is, when constructing a package (20) using the film carrier (lO) according to the present invention, as shown in FIG. Innerly 14 (+
2) or a bump (15) provided on the electronic component (21) side
This electrically connects the terminal portion of the electronic component (21). As a result, the outer lead (1 piece) of the film carrier (IU) and the terminal part of the electronic component (21) are electrically connected, so when inspecting the electronic component (21), each outer lead ( +3).
以上のように電子部品（２１）を接続したフィルムキャ
リア（１０）は、パッケージ（２０）を構成するための
リードフレーム等（２２）（：１２）に対して各アウタ
ーリード（１３）に設けたアウターバンプ（１４）か対
応するように位置決めしてから、このアウターバンプ（
＋４）を溶融させるのである。このアウターバンブ（１
４）を溶融させる方法としては、フィルムキャリア（１
０）及びリードフレーム等（２２）（：１２）の全体を
加熱する方法、アクタ−バンブ（Ｉ４）に該当する部分
のみを加熱治具によって加熱する方法等適宜採用される
。The film carrier (10) to which the electronic components (21) are connected as described above is attached to each outer lead (13) with respect to the lead frame (22) (:12) for configuring the package (20). Position the outer bump (14) so that it corresponds to the outer bump (14).
+4) is melted. This outer bump (1
4) As a method of melting the film carrier (1
0) and the lead frame (22) (:12), a method of heating only the part corresponding to the actuator bump (I4) using a heating jig, etc. may be adopted as appropriate.
このように、各アクタ−バンブ（１４）を溶融すれば、
アウターバンブ（１４）を構成している半田等の接続金
属がアクタ−リード（１３）とリードフレーム等（２２
）（３２）との間に浸透するから、これを硬化させるこ
とにより、アウターリード（１３）とリードフレーム等
（２２）（３２）との電気的ｖｉ続が完了するのである
。その後は、−例として封止樹脂（２コ）によってフィ
ルムキャリア（１０）及び電子部品（２１）の全体を封
止することにより、パッケージ（２０）とされるのであ
る。In this way, if each actor bump (14) is melted,
The connecting metal such as solder that makes up the outer bump (14) is connected to the actor lead (13) and the lead frame (22).
) (32), so by curing it, the electrical connection between the outer lead (13) and the lead frame etc. (22) (32) is completed. Thereafter, the film carrier (10) and the electronic component (21) are entirely sealed with, for example, two sealing resins to form a package (20).
第３図に示したフィルムキャリア（１０）においては、
上記の作用の他１次のような格別な作用を有している。In the film carrier (10) shown in FIG.
In addition to the above-mentioned effects, it has the following special effects.
すなわち、この第３図のフィルムキャリア（１０）にお
いては、その基材であるフィルム（１１）が各インナー
リード（１２）及びアウターリード（１コ）の全体を覆
っているから、パッケージ（２０）として構成されるま
での間の各インナーリード（１２）及びアクタ−リード
（１３）の保護を確実に行なっているのである。That is, in the film carrier (10) shown in FIG. 3, since the film (11) which is the base material covers each inner lead (12) and the outer lead (1 piece), the package (20) This reliably protects each inner lead (12) and actor lead (13) until they are constructed as a controller.
（実施例）
次に、本発明に係るフィルムキャリア（１０）を、図面
に示した実施例に従って説明する。(Example) Next, a film carrier (10) according to the present invention will be described according to an example shown in the drawings.
実施例１
第１図は本発明の第一実施例に係るフィルムキャリア（
ｌＯ）の裏面を示すものであり、第２図はこのフィルム
キャリア（１０）を採用して構成したパッケージ（２０
）の断面図を示している。このフィルムキャリア（１０
）は、多数のインナーリード（１２）及びこれと一体重
なアウターリード（１３）を絶縁性を有する基材、すな
わちフィルム（１１）によって言わば表打ちすることに
より、その各アウターソード（１３）かそれぞれ電気的
に独立した状態となるように一体化したものである。そ
して、各アウターリード（１３）の裏面には第１図に示
したようにアウターバンプ（１４）がそれぞれ設けであ
る。なお１本実施例においては、インナーリード（１２
）の裏面にもアウターバンブ（１４）と同様なインナー
バンブ（１５）が設けである。勿論、これらのアウター
バンブ（１４）及びインナーバンブ（１５）は、これを
溶融することによってアウターリード（１３）とリード
フレーム（２２）及びインナーリード（１２）と電子部
品（２１）とをそれぞれ接続するものであるから、イン
ナーリード（１２）及びアウターリード（１３）から突
出した状態で形成しである。このアウターバンブと電子
部品の接続には市販のアウターボンダーを使用してもよ
いし、アウタ、−ボンターがない場合には、ワイヤーボ
ンダーを用いてワイヤーを使用せず個々に接続すること
もできる。Example 1 FIG. 1 shows a film carrier (
Figure 2 shows a package (20) constructed using this film carrier (10).
) is shown. This film carrier (10
), by covering a large number of inner leads (12) and outer leads (13) which are integrated with the inner leads (13) with an insulating base material, that is, a film (11), each of the outer leads (13) They are integrated so that they are electrically independent. As shown in FIG. 1, an outer bump (14) is provided on the back surface of each outer lead (13). Note that in this embodiment, the inner lead (12
) is also provided with an inner bump (15) similar to the outer bump (14). Of course, these outer bumps (14) and inner bumps (15) can be melted to connect the outer lead (13) to the lead frame (22) and the inner lead (12) to the electronic component (21), respectively. Therefore, it is formed so as to protrude from the inner lead (12) and outer lead (13). A commercially available outer bonder may be used to connect the outer bump and the electronic component, or if an outer bumper and an electronic component are not available, they may be connected individually using a wire bonder without using wires.
よって、接続方法は何ら限定されるものではない。Therefore, the connection method is not limited at all.
実施例２
第３図には本発明の第二実施例に係るフィルムキャリア
（ｌＯ）を採用したパッケージ（２０）が示しであるか
、この実施例におけるフィルムキャリア（ｌＯ）は次の
点で上記第一実施例に係るフィルムキャリア（１０）と
異っている。Embodiment 2 FIG. 3 shows a package (20) employing a film carrier (IO) according to a second embodiment of the present invention. This is different from the film carrier (10) according to the first embodiment.
すなわち、このフィルムキャリア（１０）においては１
、フィルム（１１）かインナーリード（Ｉ２）及びアウ
ターリード、（１３）の全体を裏打ちするような大きな
ものであり、このフィルム（ＩＩ）には各アウターバン
ブ（１４）及びインナーバンブ（１５）を形成するため
の穴が設けである。つまり、アウターバンプ（１４）及
びインナーバンブ（Ｉ５）は、アウターリード（１３）
及びインナーリード（１２）にそれぞれ接触した状態で
アウターリード（１３）の各穴内に設けてあり、その外
端はフィルム（１１）より突出させて形成しである。That is, in this film carrier (10), 1
, the film (11) is large enough to line the entire inner lead (I2) and outer lead (13), and this film (II) has each outer bump (14) and inner bump (15). Holes are provided for forming. In other words, the outer bump (14) and the inner bump (I5) are the outer lead (13).
and the inner lead (12), respectively, and are provided in each hole of the outer lead (13), and the outer end thereof is formed to protrude from the film (11).
以上の第−及び第二実施例に係るフィルムキャリア（ｌ
Ｏ）の少なくともアウターバンブ（１４）は、アウター
リード（１３）とリードフレーム（２２）あるいはポン
ディングパッド（３２）、すなわち金属と金属とを接続
するものであるから、一般的には半［Ｂをその材料とし
ている。しかしながら、アウターリード（１３）または
リードフレーム（２２）あるいはポンディングパッド（
３２）を構成している金属によっては、半田よりも金を
材料として構成した方がよい場合もあるから、このアウ
ターバンプ（］４）の材料は状況に応じて適宜選択され
るものである。なお、このアウターバンブ（１４）の材
料として金を採用した場合てあっても、リードフレーム
（２２）あるいはポンディングパッド（３２）自体を金
めっきし、それぞれをポンデイ〉・グワイヤーで接続す
る場合に比較すれば、その全体的なコストを低くするこ
とができるものである。一般に、アウターリード（１３
）は非常に細いものであり、これをアウターバンブ（Ｉ
４）によってリードフレーム（２２）あるいはポンディ
ングパッド（３２）に接続するには、アウターバンプ（
１４）は小さなもので十分だからである。The film carrier (l) according to the above-mentioned first and second embodiments
Since at least the outer bump (14) of O) connects the outer lead (13) and the lead frame (22) or the bonding pad (32), that is, metal to metal, it is generally a half-[B is used as its material. However, the outer lead (13) or the lead frame (22) or the bonding pad (
Depending on the metal forming the outer bump (32), it may be better to use gold rather than solder, so the material for the outer bump (4) is selected as appropriate depending on the situation. Note that even if gold is used as the material for the outer bump (14), if the lead frame (22) or the bonding pad (32) itself is gold plated and each is connected with a bonding wire. By comparison, the overall cost can be lowered. Generally, the outer lead (13
) is very thin, and this is called the outer bump (I
4) to the lead frame (22) or bonding pad (32), the outer bump (
14), a small one is sufficient.
以上のような各実施例において示したフィルムキャリア
（１０）をそのアウターバンプ（１４）側から見れば第
１図に示したような状態になる。When the film carrier (10) shown in each of the above embodiments is viewed from the outer bump (14) side, the state is as shown in FIG. 1.
（発明の効果）
以上詳述した通り、本発明においては、上記各実施例に
て例示した如く、
「電子部品（２］）の端子部に接続されるインナーリー
ド（１２）をフィルム（１１）によって支持し、このイ
ンナーリード（１２）と一体重なアウターリードを外部
接続端子としたフィルムキャリア（１０）において
インナーリード（１２）と一体重なアウターリード（１
３）にバンブ（１４）を形成したこと」にその構成−ヒ
の特徴があり、これにより、アウターリードとリードフ
レーム等との接続を熱圧着に限定せず、半田、９Ａ等を
用いて、リフローあるいは共晶ボンディングによって行
なうことかてきて、これにより金めつきおよびボンディ
ングワイヤーによるコスト高をおさえることかでき、し
かもｍ続信頼性を高くすることができるフィルムキャリ
ア（ｌＯ）を簡単な構成によって提供することができる
のである。(Effects of the Invention) As detailed above, in the present invention, as exemplified in each of the above embodiments, the inner lead (12) connected to the terminal portion of the electronic component (2) is connected to the film (11). In the film carrier (10), the outer lead (12), which is integral with the inner lead (12), is used as an external connection terminal.
3) Forming a bump (14) on the top is the characteristic of its configuration.This allows the connection between the outer lead and the lead frame etc. to be not limited to thermocompression bonding, but also using solder, 9A, etc. This can be done by reflow or eutectic bonding, which can reduce the high cost of gold plating and bonding wires, and can improve the reliability of m-sequence. It can be provided.
第１図は本発明に係るフィルムキャリアを示す裏面図、
第２図は本発明の第一実施例に係るフィルムキャリアを
使用して構成したパッケージの断面図、第３図は第二実
施例に係るフィルムキャリアを使用して構成したパッケ
ージの断面ＩＡである。
なお、第４図及び第５図は従来のパッケージを示す断面
図、第６図及び第７図は従来のフィルムキャリアを使用
して構成したパッケージを示す断面図である。
符 号 の 説 明
１０・・・フィルムキャリア、 １１・・・フィルム、
１２・・・インナーリード、１３・・・アウターソート
、１４・・・アウターバンプ、Ｉ５・・・インナーバン
ブ、２０・・・パッケージ、２１・・・電子部品、２２
・・・リードフレーム。
以 上FIG. 1 is a back view showing a film carrier according to the present invention;
FIG. 2 is a cross-sectional view of a package constructed using the film carrier according to the first embodiment of the present invention, and FIG. 3 is a cross-sectional view IA of the package constructed using the film carrier according to the second embodiment. . Note that FIGS. 4 and 5 are sectional views showing a conventional package, and FIGS. 6 and 7 are sectional views showing a package constructed using a conventional film carrier. Explanation of symbols 10...Film carrier, 11...Film,
12... Inner lead, 13... Outer sort, 14... Outer bump, I5... Inner bump, 20... Package, 21... Electronic component, 22
···Lead frame. that's all
Claims (1)
ムによって支持し、このインナーリードと一体的なアウ
ターリードを外部接続端子としたフィルムキャリアにお
いて、 前記インナーリードと一体的なアウターリードにバンプ
を形成したことを特徴とするフィルムキャリア。[Scope of Claims] A film carrier in which an inner lead connected to a terminal portion of an electronic component is supported by a film, and an outer lead integrated with the inner lead is used as an external connection terminal, comprising: an outer lead integrated with the inner lead; A film carrier characterized by having bumps formed on the leads.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63274141A JPH02121343A (en) | 1988-10-28 | 1988-10-28 | Film carrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63274141A JPH02121343A (en) | 1988-10-28 | 1988-10-28 | Film carrier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02121343A true JPH02121343A (en) | 1990-05-09 |
Family
ID=17537596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63274141A Pending JPH02121343A (en) | 1988-10-28 | 1988-10-28 | Film carrier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02121343A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5245215A (en) * | 1982-01-11 | 1993-09-14 | Kabushiki Kaisha Toshiba | Multichip packaged semiconductor device and method for manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50134577A (en) * | 1974-04-11 | 1975-10-24 | ||
| JPS5552250A (en) * | 1978-10-11 | 1980-04-16 | Nippon Telegr & Teleph Corp <Ntt> | Connecting structure in semiconductor integrated circuit |
| JPS62281341A (en) * | 1986-05-29 | 1987-12-07 | Nec Corp | Film carrier tape |
-
1988
- 1988-10-28 JP JP63274141A patent/JPH02121343A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50134577A (en) * | 1974-04-11 | 1975-10-24 | ||
| JPS5552250A (en) * | 1978-10-11 | 1980-04-16 | Nippon Telegr & Teleph Corp <Ntt> | Connecting structure in semiconductor integrated circuit |
| JPS62281341A (en) * | 1986-05-29 | 1987-12-07 | Nec Corp | Film carrier tape |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5245215A (en) * | 1982-01-11 | 1993-09-14 | Kabushiki Kaisha Toshiba | Multichip packaged semiconductor device and method for manufacturing the same |
| US5352632A (en) * | 1991-02-08 | 1994-10-04 | Kabushiki Kaisha Toshiba | Multichip packaged semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100470897B1 (en) | Method for manufacturing dual die package | |
| US6201707B1 (en) | Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate | |
| JPH11312712A (en) | Semiconductor device and its manufacture | |
| US20020104874A1 (en) | Semiconductor chip package comprising enhanced pads | |
| JPH0870084A (en) | Semiconductor package and its preparation | |
| JP2915282B2 (en) | Plastic molded integrated circuit package | |
| KR100214544B1 (en) | Ball grid array semiconductor package | |
| JPH08316364A (en) | Semiconductor device | |
| JPH04273451A (en) | Semiconductor device | |
| KR101474189B1 (en) | Integrated circuit package | |
| JPH01303730A (en) | Mounting structure of semiconductor element and manufacture thereof | |
| JPH1074887A (en) | Electronic part and its manufacture | |
| JPH02121343A (en) | Film carrier | |
| JP4038021B2 (en) | Manufacturing method of semiconductor device | |
| JP2622862B2 (en) | Substrate for mounting electronic components with leads | |
| JPH034543A (en) | Semiconductor device | |
| JPH09129796A (en) | Semiconductor device | |
| KR20140045248A (en) | Integrated circuit package and method for manufacturing the same | |
| JP2944586B2 (en) | BGA type semiconductor device and manufacturing method thereof | |
| JPH0437050A (en) | Resin seal type semiconductor device | |
| KR20070079654A (en) | Printed circuit board for flip chip bonding and ball grid array package manufacturing method using the same | |
| JPH1084055A (en) | Semiconductor device and its manufacturing method | |
| JPH03231435A (en) | Semiconductor integrated circuit device | |
| JPS62219531A (en) | Semiconductor integrated circuit device | |
| JPH02244746A (en) | Resin sealing type semiconductor device |