JPH02116952A - 情報処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分！ＦＦ］ 本発明はマルチプロセッサシステムの排他制御に関した
ものである。

［従来の技術］ マルチプロセッサでシステムを構成する目的には、シス
テムの総合スルーブツトを高めることが−ａ的であるが
、場合によっては、あるジョブのターンアラウンドタイ
ムを短くすることも要求される。この場合、そのジョブ
のタスクの内、依存関係のないものは複数のプロセッサ
で該タスクを並行して実行、あるいは、あるタスクの一
部を複数のプロセッサで並行して実行させることにより
達成可能である。

並行して実行する場合、タスク間での同期、あるいはタ
スク間で共通に参照するデータでそのデータの使用は排
他的に使用するべきのらのもある。

この排他的に使用すべきデータである時には、ロックワ
ードを決めておいて、そのリードがアンロック状態であ
れば、そのワードにロックをかけ、ロックをかけたプロ
セッサのみが排他的に使用可能なデータを参照する。プ
ロセッサがロックワードを参照した時、ロック状態にあ
る時、ロックワードがアンロックされるまで排他的に使
用すべきデータのアクセスは禁止される。また逆に、並
行して実行する場合、同じデータを参照してもよい場合
もある。これらのデータは一般に主記憶に置かれている
。

［発明が解決しようとする課題］ しかしながら、上述した従来の情報システムでは、プロ
セッサ間での排他制御は主記憶装置上のワードを使用し
て行っているので、速度が遅いという欠点がある。

そこで、本発明の技術的課題は、上記欠点に鑑み、プロ
セッサ間での排他制御を高速に実行することができる情
報処理システムを提供することである。

［課題を解決するための手段］ 本発明によれば、複数のプロセッサよりアクセスされる
通信レジスタを含み、前記プロセッサより前記通信レジ
スタのテスト及セット命令実行時、アクセスされた前記
通信レジスタの内容をプロセッサに送出する手段と、前
記通信レジスタのワードがロックされていなければ、ロ
ックビットをオンに、ワードのカウント部を既定値に、
データ部にプロセッサからのデータをセットし、通信レ
ジスタの元の位置に書く手段と、ワードがロックされて
いれば前記カウント部の内容より定められた値だけ減じ
、通信レジスタの元の位置に書く手段とを有しているこ
とを特徴とする情報処理システムが得られる。

［実施例］ 次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例を示すシステム構成図である
。

プロセッサ＃０（１）、プロセッサ＃１　（２）、プロ
セッサ＃２（３）、プロセッサ＃３（４）は通常の処理
装置であり、全て同じものである。主記憶５はプロセッ
サ＃０〜３（１〜４）の間のデータの授受を行なう９通
信レジスタ６とプロセッサ＃０〜３（１〜４）の間ので
もデータの授受を行なう。

通信レジスタ（ＣＲ）６はプロセッサ＃０〜３（１〜４
）の間で通信する情報の格納場所として使用される。

第２図は通信レジスタ６の一実施例を示す図である６通
信レジスタ６は２５６ワード（６４ビツト／ワード）で
構成され、群Ａはワード０〜１２７、群Ｂはワード１２
８〜１５９、群Ｃはワード１６０〜１９１、群りはワー
ド１９２〜２２３、群Ｅはワード２２４〜２５５に分け
られている０通信レジスタの群Ｂ〜Ｅの各々に対し各４
ビツトの通信レジスタディレクトリ８があり、その各ビ
ットは各プロセッサに、対応している。

例えば第２図に示す如く最左端ビットよりプロセッサ０
，１，２．３　（１〜４）に対応する。あるプロセッサ
より通信レジスタへのアクセス要求があった場合、通信
レジスタディレクトリ８を調べ、そのプロセッサ番号に
対応するビットが“１”の通信レジスタ群内の指定され
た通信レジスタへのアクセスが行なわれる。

第３図は通信レジスタ８へのアクセス例を示したもので
ある。プロセッサからのリクエストを受信した時、リク
エストしたプロセッサ番号をプロセッサ番号レジスタ１
４に、プロセッサの動作モードをモードレジスタ９に、
アドレス情報をアドレスレジスタ１０に受信する。動作
モードレジスタ９が１″ならば特権モードを示しており
、リクエストを送出したプロセッサはシステムプログラ
ムを実行している。動作モードレジスタ９が“０”なら
ば非特権モードを示しており、リクエスト送出プロセッ
サはユーザープログラムを実行している。

もし動作モードレジスタ９が“１”の時、アドレスレジ
スタ１０のビット５６〜６３で示すエントリー即ち２５
６ワードの任意のものがアクセスされる。動作モードレ
ジスタ９が“Ｏ″の時、プロセッサ番号レジスタ８の内
容は、デコーダ１１でデコードされ、その出力結果と通
信レジスタの群Ｂ−Ｈに対応する通信レジスタデイレク
トリフの各ビットとが比較器１２で比較される。各比較
器１２の出力はエンコーダ１３で２ビツトに変換される
。この２ビツトの左にモードレジスタ８が非特権モード
であることにより“１”を、前記エンコードされた２ビ
ツトの右側にアドレスレジスタ１０のビット５９〜６３
を結合することにより目的とする通信レジスタがアクセ
スされる。

第４図は２５６ワードの容量をもつ通信レジスタの各ワ
ードの使い方を示したものである。第４図の（ａ）は情
報を格納するデータレジスタとして使う形式である。（
ｂ）は排他制御を行うためのロックワードとして使う形
式である０通信レジスタのどのワードをデータレジスタ
として使うか、ロックワードとして使うかは、ソフトウ
ェアまかせである。ロックワードとして使う場合、ビッ
ト０はロック表示部であり、“１”はロック状態を“０
″はアンロック状態を示す、ビット８〜３１はカウント
部である。ビット３２〜６３は、ロックされた時、プロ
セッサから送られて来ているデータのビット３２〜６３
を格納している。

プロセッサから通信レジスタをアクセスする３種の命令
が準備されている０通信レジスタの内容をリードする通
信レジスタセーブ命令、通信レジスタにプロセッサから
送られて来たデータを格納する通信レジスタロード命令
、それと通信レジスタテスト及セット命令である。

第５図は通信レジスタに関する命令動作を示したブロッ
ク図である。命令レジスタ２０はプロセッサは命令コー
ドをデータレジスタ１５にデータをプロセッサより受信
する。命令レジスタ１４の内容をデコーダ１９でデコー
ドする。デコード結果が通信レジスタへのロード命令で
あると指定された通信レジスタにデータレジスタ１５の
内容を書込む、命令レジスタ１４のデコードの結果、通
信レジスタのセーブ命令であると指定された通信レジス
タの内容は、通信レジスタリードレジスタ１６に読出さ
れ、リクエストしたプロセッサに送られる。命令レジス
タ２０のデコードの結果、通信レジスタのテスト及セッ
ト命令であると指定された通信レジスタの内容は、通信
リードレジスタ１６に読出されリクエストしたプロセッ
サに送られる０通信リードレジスタ１６のビット０の内
容が調べられビット０が′０″だとアンロック状態であ
るため、ビット０を“１″、ビット８〜３１にオール“
１′′、ビット３２〜６３にデータレジスタ１５のビッ
ト３２〜６３を指定された通信レジスタに格納する。即
ちロックが成功した事を示し、第４図の（ｂ）に示ずカ
ウンタ部は最大値にセットされている。プロセッサはロ
ックワードを受信し、そのビット０をテスト及セット命
令の後続命令でテストすることでロックが成功した事を
知ることができる。

通信レジスタのテス命令セット命会で通信レジスタリー
ドレジスタ１６に読出されたデータのビットＯが“１”
の場合もデータはリクエストしたプロセッサに送られる
０通信レジスタリードレジスタ１６のビットＯが１″で
あるとビット８〜３１のカウント部の内容はデクリメン
ト回路１７で１減じられその結果は元の通信レジスタに
戻される。ビット８〜３１のカウント部の内容よりデク
リメント回路１７で１減じた結果が、“０”であること
をデッドロック検出回路１８が検出すると、デッドロッ
ク検出信号をプロセッサに通知する。プロセッサはこの
信号を受信するとデッドロック例外処理に入る。即ちロ
ックワードに対して２２４回アクセスされる間口ツクが
解除されない事となり、異常状態であるため、その処理
ルーチンに分岐する。

プロセッサがテスト及セット命令の実行の結果のデータ
を受取り、後続命令でそのビット０を調べ“１“であっ
た事よりロック不成功を知る。この時は再びテスト及セ
ット命令を送出しロックが解除されるまでこの動作をく
り返す。

第２図、第３図に示した通信レジスタデイレクートリ８
のビットをセットしたりリセットしたりするディレクト
リ制御命令がある。第６図はそのデータ形式を示してい
る。

とット５５はディレクトリの制御を示しており、ビット
６０〜６３でマスタープロセッサを示している。ビット
６０が“１“であればマスクプロセッサはプロセッサ＃
０（１）で、ビット６１が“１″であればマスタープロ
セッサはプロセッサ＃１　（２）であることを示してい
る。

とット５５のＣビットが１であると、先ずリクエストし
たプロセッサ番号で通信レジスタディレクトリを調べ一
致するディレクトリのプロセッサ番号に相当するビット
をリセットする。続いてビット６０〜６３のマスタープ
ロセッサデータで通信レジスタディレクトリを調べ一致
するディレクトリにプロセッサ番号に相当するビットを
セットする。

とット５５のＣビットが０であると、先ず、ビット６０
〜６３のマスター１０セッサ番号で通信レジスタディレ
クトリを調べ、一致するディレクトリよりリクエストし
たプロセッサ番号に相当するビットをリセットする。続
いて、空、即ち、いずれのビットもセットされていない
通信レジスタディレクトリを調べその１つのディレクト
リにリクエストしたプロセッサ番号に相当するビットを
セットする。

通信レジスタを利用してマルチ（マイクロ）タスキング
を実行する手順の例を以下に示す。各プロセッサは別個
の仕事をしているものとし通信レジスタの群Ｂはプロセ
ッサ＃０に群Ｃはプロセッサ＃１（２）、群りはプロセ
ッサ＃２（３）、群Ｅはプロセッサ＃３（４）に割当て
られているものとする。

プロセッサ＃１　（２）で実行しているプログラムがマ
ルチタスクを実行することを示しているとシステムプロ
グラムは現在アイドル中のプロセッサあるいは現在勤（
ｊ　しているがレベル（プライオリティ）の低いジョブ
を実行しているプセッサを確保する。ここでは、プロセ
ッサ＃２　（３）がアイドルであったためマルチタスク
を実行するなめ確保したとする。

確保されたプロセッサ＃２　＜３）はＣビットが１であ
るディレクトリ制御命令を実行する。この時のマスター
プロセッサはプロセッサ＃１　（２）である。

従って、ディレクトリ制御命令の実行の結果、ＷＤのデ
ィレクトリは空となり群Ｃのディレクトリにはプロセッ
サ＃１　（２）とプロセッサ＃２（３）のビットがセッ
トされる。従ってプロセッサ＃１　（２）とプロセッサ
＃２（３）は通信レジスタの群Ｃをアクセスできること
になる。即ち、群Ｃの通信レジスタに格納される情報を
参照しながらプロセッサ＃１　（２＞とプロセッサ＃２
　（３）は並行してタスクを実行する。

マルチタスクの必要性がなくなるとプロセッサ＃２（３
）はＣビットがＯであるディレクトリ制御命令を実行す
る。その結果群Ｃのディレクトリのプロセッサ＃２　（
３）のビットはリセットされ空であった群りのディレク
トリのプロセッサ＃２（３）に相当するビットはセット
される。

［発明の効果〕 以上説明したように本発明は、複数のプロセッサよりア
クセスされる通信レジスタを、ロックワードとして使用
することも可能であり、この場合、排他制御をプロセッ
サ間で高速に実行できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すシステム構成図、第２
図は通信レジスタの一実施例を示ず構成図、第３図は通
信レジスタへのアクセス手順例を示した図、第４図は通
信レジスタのワードの使い方の形式を示した図、第５図
は通信レジスタに関する命令動作を示した図、第６図は
通信レジスタディレクトリ制御命令の制御データ形式を
示した図である。 １〜４・・・プロセッサ、５・・・記憶制御装置、６・
・・通１８レジスタ（ＣＲ）、７・・・主記憶、８・・
・通信レジスタディレクトリ、９・・・モードレジスタ
、１０・・・アドレスレジスタ、１１・・・デコーダ、
１２・・・比較器、１３・・・エンコーダ、１４・・・
プロセッサ番号レジスタ、１６・・・通信レジスタリー
ドレジスタ、１７・・・デクリメント回路、１８・・・
デッドロック検出回路、１９・・・デコーダ、２０・・
・命令レジスタ。 ゛ｌミ理人（７７８３）弁理士ン亀田憲保第 図 ロック表示部 第 図 第 図 セントする。

Claims (1)

1. 【特許請求の範囲】 １）複数のプロセッサと、該複数のプロセッサよりアク
   セスされる複数のエントリより構成される通信レジスタ
   を含む情報処理システムに於て、前記通信レジスタに対
   するシステム＆セット命令をプロセッサより受信すると
   共に、前記通信レジスタの指定情報、格納データ情報を
   受信し、指定された通信レジスタの内容をプロセッサに
   送出する手段と、 該アクセスされた通信レジスタのワードは制御情報部と
   カウント部とデータ部とから構成されていると解釈し、 該ワードの制御情報部が第一の状態にある時、該ワード
   の制御情報部を第二の状態にする手段、カウント部を既
   定値とする手段、データ部をプロセッサより受信した格
   納データ情報にする手段と、該ワードの制御情報部が第
   二の状態にある時、該ワードのカウント部を定められた
   値だけ減（あるいは増）じた値とする手段とを有するこ
   とを特徴とする情報処理システム。