JPH02116091A - ジョセフソンメモリ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 ジョセフソン素子を用いたメモリ回・路特にその読出し
回路に関し、 可及的に簡単な構成で、従ってゲート数や設置面積の増
加が少なくて、複数ポートジョセフソンメモリを実現す
ることを目的とし、 ジョセフソン素子を含み、アドレス信号により選択され
るとき記憶データに従って超伝導ループに周回電流を流
しまたは流さないようにする書き込み回路と、該超伝導
ループに電磁結合し、アドレス信号により選択されると
き、周回電流の有無を検出して読み出しデータを出力す
る読み出し回路を備えるジョセフソンメモリ回路におい
て、該読み出し回路が１つの前記超伝導ループに２つ以
上設置されており、２つ以上の該読み出し回路がそれぞ
れ独立の読み出しアドレス信号線および読み出しデータ
出力線を持ち、１つの記憶データに対して独立に２つ以
上の読み出しデータ出力端子から読み出しが可能なよう
に構成する。

〔産業上の利用分野〕

本発明は、ジョセフソン素子を用いたメモリ回路特にそ
の読出し回路に関する。

近年、ニオブ（Ｎｂ）ジョセフソン接合素子を用いた論
理ゲートまたはメモリなどの集積回路が数多く報告され
ている。ジョセフソン接合素子を用いた論理ゲートは高
速で動作し、しかも、低消費電力であるため、高速プロ
セッサが実現可能である。論理ゲートの高速化に伴い、
メモリ回路も高速動作が要求される。メモリにはシリコ
ン半導体メモリが一般的であるが、ジョセフソン素子利
用メモリ回路は高速、低消費電力が特徴である。

メモリの読出しデータの出力端は通常１つであるが、シ
リコン半導体メモリではデュアルポートなどと呼ばれて
これが複数のものがある０本発明は特にジョセフソンメ
モリの読出しボートに係るものである。

〔従来の技術〕

第３図にジョセフソンメモリ回路の１例を示す。

これはジョセフソン接合を含む書き込み回路１０、同読
み出し回路２０、超伝導閉ループａｂｃｄを備える。メ
モリデータはジョセフソン接合を含む（書き込み回路１
０を含む）該超伝導ループを周回する電流ｉとして保持
される０例えば電流ｉが有れば記憶データ１、無ければ
記憶データＯである。この超伝導ループに磁界結合して
いる読み出し回路２０は、周回電流有りの場合スイッチ
してデータ１を出力する。

書き込みは次のようにしてなされる。即ち、最初、書き
込み回路１０の抵抗（ａ、ｂ間の抵抗）は０であり、デ
ータＤ（電源）により流れる電流Ｉは書き込み回路（ａ
、ｂ間）を流れ、ループ（ｃ、ｄ）のインダクタンスが
大なので該ループには流れない。次に書き込みアドレス
ＷＡにより電流１ｗを流すと書き込み回路のジョセフソ
ン接合は電圧状態になり、この結果電流Ｉはａ、ｂでは
な（ｄ、ｃを流れるようになる。この状態でデータＤが
なくなり（ｌ＝０になる）ＩｗもＯになると、書き込み
回路のジョセフソン素子は抵抗０に戻り、ｄ、ｃを流れ
ていた電流ｉがｄｃｂａｄＣ・・・・・・と循環するよ
うになる。この状態では電流ｉは、電源を遮断されても
超伝導ループを永久に周回する。これがデータ“１”の
書き込みである。

データＤが０１従ってＩ＝Ｏであり、そして超伝導ルー
プを流れる電流ｉもないと、書込みアドレスＷＡを与え
て書き込み回路１０のジョセフソン素子を電圧状態にし
ても、ａ、ｂ開電流がｄ。

０間電流に変るようなことはなく、そして書込まれたｉ
があったとすればこれは電圧状態のジョセフソン素子に
より消滅してしまい、いずれにしても超伝導ループを周
回する電流ｉはない。これが０書き込みである。

このジョセフソンメモリでは１つのループに１つのデー
タが保持され、１つのループに１つの読み出し回路が設
置され、シングルボートである。

〔発明が解決しようとする課題〕

高速な半導体集積回路では、論理回路の高速性能に対し
てメモリ回路の読み出し時間を速くする目的で、一つの
メモリ回路から同時に、独立に２つ、或いは３つのデー
タを読み出すことのできる、２ポートメモリ、３ボート
メモリが多用されるが、従来のジョセフソンメモリ回路
で２ポートメモリ、３ボートメモリを実現しようとする
と、メモリ回路を独立に２つ、或いは３つ設置し、同じ
データを保持させておく必要がある。この場合、ゲート
数、設置面積などは２倍或いは３倍必要になる。

ゲート数や設置面積を増やすことは、回路全体の歩留り
を低下させるので好ましくない。さらに、消費電力の増
加、チップ面積の増大に伴う配線遅延の増加につながり
、高速性能を低下させる。よってゲート数、設置面積の
増加を極力抑えて複数ボートメモリを実現することが望
ましい。

本発明は、可及的に簡単な構成で、従ってゲート数や設
置面積の増加が少なくて、複数ボートジョセフソンメモ
リを実現することを目的とするものである。

〔課題を解決するための手段〕

第１図は、本発明の原理説明図である。従来、一つのル
ープに一つの読み出し回路が設置されていたのに対し、
本発明では２つ以上の読み出し回路を設置する。２０と
３０が該複数の読み出し回路である。それぞれの読み出
し回路には、独立した読み出しアドレスデコーダ、デー
タ出力ポートを設置する。

他の図と同じ部分には同じ符号が付してあり、１０は書
き込み回路、ａｂｃｄは超伝導ループ、ＷＡは書き込み
アドレス、ＲＡＩ、ＲＡ２は読み出しアドレス、Ｄは書
き込みデータ、ＲＤＩ、ＲＤ２は読み出しデータである
。

〔作用〕

本発明では、１つのデータを保持する超伝導閉ループａ
　−ｄに対して、２つ以上の読み出し回路２０．３０が
設置されているので、超伝導閉ループの個数を増加させ
ることなく、読み出し回路部分の増加のみで、複数ボー
トメモリを実現できる。

〔実施例〕

第２図に本発明の実施例を示す、書き込み回路１０はジ
ョセフソン接合ＪＩ−Ｊｓと、これらの回路に電磁結合
する書き込みアドレス線ＷＡ　（アドレス信号もその信
号線も同じ符号で示す、以下同じ）で構成される。また
読み出し回路２０はジョセフソン接合Ｊ４．Ｊ、とこれ
らの回路に電磁結合する超伝導ループａ　−ｄ及び電流
を供給する読み出しアドレス線ＲＡＩで構成され、読み
出し回路３０はジョセフソン接合Ｊ６１Ｊ？％これらの
回路に電磁結合する超伝導ループａ　−ｄ及び電流を供
給する読み出しアドレス線ＲＡ２で構成される。

本例ではジョセフソン接合Ｊ８の臨界電流値は０．２ｍ
Ａ、他のジョセフソン接合ＪＩ、Ｊｓ、Ｊａ〜Ｊ、の臨
界電流値は０．１ｍＡである。

動作を説明すると、データ線りより電流が供給されてい
る状態では、ループａ−ｄ−ｃ−ｂのインダクタンスは
太きく　（２０ｐＨなと）、ジョセフソン接合側のバス
ａ−ｂのインダクタンスは小さい（１〜２ｐＨ）ので、
電流はパスａ−ｂに流れる。接合内では臨界電流値がＪ
２で０．２ｍＡ、Ｊ＋、Ｊｓで０．１ｍＡなので、Ｊ、
、Ｊ、にｔＳＪｔに２　ｓ　、合計４１が流れる。

書き込みアドレス線ＷＡに電流が流れるとミ゛電磁誘導
で例えば左・側のブランチ（Ｊａの電流が減少し、これ
により右側のブランチ（Ｊ、）の電流が増加し、接合Ｊ
、は電圧状態（有限の抵抗を持つ状Ｂ）になる。この結
果Ｊ、の電流が減少し、つれてＪ２の電流が増加してＪ
２も電圧状態になり、電流はａ−ｄ−ｃ−ｂの径路を流
れるようになる。

データ線りの電流が断たれ書き込みアドレス線ＷＡの電
流もなくなると電流はａ−ｄ−ｃ−ｂ−ａと循環するよ
うになり、このループの抵抗は０であるから該循環は恒
久的に行なわれる。これがデータ“１”の書き込み状態
である。

データ“０”の書き込みは上記電流を消滅させることで
ある。書き込みアドレス線ＷＡに電流を流すと上記のよ
うに接合ＪＩ−Ｊｚの電圧状態化、電流径路のシフトが
生じ、超伝導ループに流れていた電流は電圧状態（有限
抵抗状ＪＩｑ）のジョセフソン接合Ｊ、〜Ｊ、により消
滅する。

次に読み出しは、例えばＲＡＩをグランドに落とし、電
流源Ｃ３Ｉより０．２ｍＡの電流を流すことにより行な
う、超伝導ループに電流が流れていると、電磁誘導で、
ループＪ、、Ｊｓに例えばＪ４→Ｊ、−Ｊ、の方向で電
流が流れている。この状態でＣ３ｌ−ＲＡＩの方向で電
流を流すと、接合Ｊ、の電流が増加して該接合は有限抵
抗状態になり、この結果電流が流れにく＼なって、その
流れにく−なった分は読み出し電流ＲＤＩとして出力さ
れる。これが記憶データ“１゛°の読み出しである。超
伝導ループに電流が流れていないと電磁誘導はな（、Ｊ
ａ、Ｊｓを周回する電流はない、この状態でＣ３１→Ｒ
ＡＩの方向に電流を流すと、該電流はＪａ、Ｊｓに分流
し、これらのブランチのインダクタンスは等しくしてお
くと、Ｃ３１よりの０、２　ｍ　Ａの電流がＪ４に０．
１ｍＡ、ＪｓにＯ，ｌ　ｍＡ、均等に分流して流れ、こ
れらの接合は電圧状態にならず、つれてＲＤＩは０であ
る。これが記憶データ“０″の読み出しである。

ジョセフソン接合Ｊ＆、Ｊ’ｌを含む読み出し回路３０
の動作も上記と同様であり、ＲＤ２がその読み出し出力
である。

データを保持する超伝導閉ループのインダクタンスは、
そのループを周回する電流値との関係で決定される。こ
れは、超伝導現象に固有な条件としてループ内の磁束、
つまりループのインダクタンスＬと電流値ｌとの積は、
磁束量子Φ＠　　（２，０７×１Ｑ−１ｓ％＃ｅｂｅｒ
）の整数倍に限定されているためである。何倍に設定す
るかについては動作の安定性からの制限がある０周回電
流の有無でデータの１゜０を判定するのであるから大き
い方が良いが、あまり大きい値に設定するとスイッチす
る際にその途中で止まってしまう現象が生じ、不都合で
ある。

例えば上記のＬＩ−ｎ−１においてｎ＝５にすると１−
０が記憶データ“０”　Ｉ＝５φ。／Ｌが記憶データ“
１”になるが、スイッチする際にループはｎ−１，２，
３，４のいずれかでも落ち付いてしまい、Ｉ−φ。／Ｌ
１２φ。／Ｌ、・・・・・・４φ。／Ｌの状態もあって
データ１．Ｏの読み出しに対する閾値の設定に支障があ
る０通常はｎ−２程度が選択される。

保持する磁束を２Φ。として、周回する電流値を書き込
み回路の臨界電流値０．４ｍＡの１７２とすると、ルー
プのインダクタンスは１０．４　ｐ　Ｈとなる。この大
きさのインダクタンスを、線幅３μｍ、接地面との間の
誘電体厚０．３μｍのＮｂ配線で実現する場合、線の長
さは約７４μｍになる。この長さは、１つの読み出し回
路の磁界結合線の２倍相当であるから、この設計におい
ては、１つのループに二つの読み出し回路が設置できる
。より多数の読み出し回路を設置する場合は、配線幅を
広げ、誘電体厚を薄くすることによって単位長当りのイ
ンダクタンスを小さくして、より長い配線を確保する必
要がある。勿論これらは集積度を低下させる。従ってｎ
＝２程度が適当である。

メモリセルはワードアドレスとコラムアドレスでマトリ
クス式に選択するのが一般的であり、従って書き込みア
ドレス線ＷＡ及び読み出しアドレス線ＲＡは、図では各
１本のみ示すが実際は、ワード用とコラム用に計２本ず
つ設けられる−なおもう１本のＲＡ線はＪａ＝Ｊｓルー
プなどと電磁結合するもう１本の信号線である。

〔発明の効果〕

以上説明したように本発明によれば、ゲート数、回路面
積の増大を抑えて、複数の読み出しボートを持つメモリ
回路が実現でき、高速ジョセフソン集積回路の実現が可
能となる。

【図面の簡単な説明】

第１図は本発明の原理を示すブロック図、第２図は本発
明の実施例を示す回路図、第３図は従来例の説明図であ
る。 本発明の原理を示すブｃＩツク図 第１図

Claims (1)

1. 【特許請求の範囲】 １、ジョセフソン素子を含み、アドレス信号により選択
   されるとき記憶データに従って超伝導ループ（ａ〜ｄ）
   に周回電流を流しまたは流さないようにする書き込み回
   路（１０）と、 該超伝導ループに電磁結合し、アドレス信号により選択
   されるとき、周回電流の有無を検出して読み出しデータ
   を出力する読み出し回路（２０）を備えるジョセフソン
   メモリ回路において、 該読み出し回路が１つの前記超伝導ループに２つ以上（
   ２０、３０）設置されており、 ２つ以上の該読み出し回路がそれぞれ独立の読み出しア
   ドレス信号線（ＲＡ１、ＲＡ２）および読み出しデータ
   出力線（ＲＤ１、ＲＤ２）を持ち、１つの記憶データに
   対して独立に２つ以上の読み出しデータ出力端子から読
   み出しが可能なことを特徴とするジョセフソンメモリ回
   路。