JPH02113468A - Detector for optical disk synchronizing signal - Google Patents

Detector for optical disk synchronizing signal

Info

Publication number
JPH02113468A
JPH02113468A JP26410588A JP26410588A JPH02113468A JP H02113468 A JPH02113468 A JP H02113468A JP 26410588 A JP26410588 A JP 26410588A JP 26410588 A JP26410588 A JP 26410588A JP H02113468 A JPH02113468 A JP H02113468A
Authority
JP
Japan
Prior art keywords
circuit
signal
synchronization signal
output
slice level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26410588A
Other languages
Japanese (ja)
Inventor
Hiroshi Kaneda
宏 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daicel Corp
Original Assignee
Daicel Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daicel Chemical Industries Ltd filed Critical Daicel Chemical Industries Ltd
Priority to JP26410588A priority Critical patent/JPH02113468A/en
Publication of JPH02113468A publication Critical patent/JPH02113468A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To accurately detect a synchronizing signal even at the time of drop- out or drop-in on an optical disk by using the signal resulting from OR between synchronizing signals, which are detected with a normal slice level and a lower slice level respectively, as the synchronizing signal. CONSTITUTION:A regenerative signal b' is outputted as a binarization output C' noise-gated by the normal slice level and a binarization output (j) gated by the lower slice level by binarization circuits 2a and 2b respectively. At the time of drop-out or drop-in of the regenerative signal b', AND between the binarization output (j) due to the lower slice level and a synchronizing signal gate (k) is operated by an AND circuit 13 to detect a synchronizing signal (l). Consequently, OR between the detection signal from a circuit C1 and that from the circuit 13 is operated by an OR circuit 14 to accurately detect the synchronizing signal even at the time of drop-in or drop-out.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は光ディスクにおけるサンプルドフォーマットデ
ィスク装置の同期信号の検出に係り、特にフェーズロッ
クドループのための同期信号の検出を高信頼化した、光
ディスク同期信号の検出装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to the detection of a synchronization signal for a sampled format disc device in an optical disc, and in particular to an optical disc that has highly reliable detection of a synchronization signal for a phase-locked loop. The present invention relates to a synchronization signal detection device.

[従来の技術] サンプルドフォーマットディスク装置においては、ディ
スクの同期信号の抽出はサーボの安定化および信号の記
録・再生の高信頼化に必須であり、信号系およびサーボ
系は、この同期信号から得られるPLL (フェーズロ
ックドループ)クロック(チャンネルクロック)に同期
して動作する。
[Prior Art] In a sampled format disk device, extraction of a disk synchronization signal is essential for stabilizing the servo and increasing the reliability of signal recording and reproduction.The signal system and servo system are extracted from this synchronization signal. It operates in synchronization with the obtained PLL (phase locked loop) clock (channel clock).

第3図は従来の同期信号検出装置の構成を示すブロック
図である。同図において、1は光ディスクからの再生信
号入力端、2aは2値化回路、C1はサーボパターン認
識回路、3,4.6および7はリトリガブルモノマルチ
回路、5および8はAND (論理積)回路、9は同期
信号出力端である。そして、第4図は第3図の各所にお
ける信号b −iについてのディスクのサーボパターン
に対するタイミングを示すタイミングチャートである。
FIG. 3 is a block diagram showing the configuration of a conventional synchronization signal detection device. In the figure, 1 is an input terminal for playback signals from an optical disc, 2a is a binarization circuit, C1 is a servo pattern recognition circuit, 3, 4.6 and 7 are retriggerable monomulti circuits, and 5 and 8 are AND (logical product) circuit, 9 is a synchronization signal output terminal. FIG. 4 is a timing chart showing the timing of the signal b-i at various points in FIG. 3 with respect to the servo pattern of the disk.

第4図のaはサンプルドフォーマットにおけるプレピッ
トのサーボパターンを示しており、このパターン中のa
、は第1つオープル、a2は第2ウオーブル、a3は同
期信号(クロックピット)である。bはサーボパターン
aの再生信号である。
A in Figure 4 shows the pre-pit servo pattern in the sampled format, and a in this pattern
, is the first wobble, a2 is the second wobble, and a3 is a synchronization signal (clock pit). b is a reproduction signal of servo pattern a.

次に、この装置の動作を第3および4図を用いて説明す
る。
Next, the operation of this device will be explained using FIGS. 3 and 4.

光ディスクからの再生信号すは2値化回路2aによって
2値化され2値化信号Cとしてサーボパターン認識回路
C1へ出力されるが、サーボパターン認識回路CIにお
いてはまず、リトリガブルモノマルチ回路3でこの2値
化信号Cをトリガとして第2つオープルa2と同期信号
83間のユニークデイスタンス長に応じたパルス幅の信
号dを発生させ、さらにこれら各パルスの終端をトリガ
として同期信号a3をゲートするための信号eをリトリ
ガブルモノマルチ回路4で発生させる。次に、信号eと
2値化出力化号CとのAND (論理積)をとることに
より、同期信号fを検出する。
The reproduced signal from the optical disk is binarized by the binarization circuit 2a and output as a binarized signal C to the servo pattern recognition circuit C1. Then, using this binary signal C as a trigger, a signal d having a pulse width corresponding to the unique distance length between the second open pulse a2 and the synchronization signal 83 is generated, and further, using the end of each of these pulses as a trigger, a synchronization signal a3 is generated. A signal e for gating is generated by a retriggerable monomulti circuit 4. Next, the synchronization signal f is detected by ANDing the signal e and the binarized output signal C.

そして、同期信号fをトリガとし次の同期信号パルスま
でのパルスgをリトリガブルモノマルチ回路6で発生さ
せ、さらにこのパルスの終端をトリガとして同期信号f
をゲートするための信号りをリトリガブルモノマルチ回
路7で発生させて、信号りと同期信号fとのANDをと
ることにより、同期信号iのみを検出する。
Using the synchronization signal f as a trigger, the retriggerable monomulti circuit 6 generates a pulse g up to the next synchronization signal pulse, and further uses the end of this pulse as a trigger to generate the synchronization signal f.
A retriggerable mono multi-circuit 7 generates a signal for gating the synchronous signal f, and by ANDing the signal and the synchronous signal f, only the synchronous signal i is detected.

[発明が解決しようとする課題] しかしながら、前記従来の同期信号検出装置では、プレ
ピット自体に欠陥がある場合、例えば木来在るべきピッ
トが欠落していたり、逆に無いピットが存在した場合、
あるいは反射膜のドロップアウトやドロップインがある
場合には、同期信号を正確に検出することができないと
いう問題があった。
[Problems to be Solved by the Invention] However, in the conventional synchronization signal detection device, if there is a defect in the pre-pit itself, for example, if a pit that should have been present is missing, or if there is a pit that does not exist,
Alternatively, if there is a dropout or dropin in the reflective film, there is a problem that the synchronization signal cannot be detected accurately.

本発明は前述の如き従来の問題点に鑑み、より正確な同
期信号を検出できる光ディスク同期信号の検出装置を提
供することを目的とするものである。
SUMMARY OF THE INVENTION In view of the above-mentioned conventional problems, it is an object of the present invention to provide an optical disc synchronization signal detection device that can detect a more accurate synchronization signal.

[課題を解決するための手段] 本発明の光ディスク同期信号の検出装置は、前記目的を
達成するために、再生信号を2値化する第1の2値化回
路と、該第1の2値化回路の出力に基づき同期信号を検
出するサーボパターン認識回路と、該同期信号に基づき
チャンネルクロックを発生させるフェーズロックドルー
プ回路と、該チャンネルクロックに基づき同期信号をゲ
ートするためのゲート信号を出力する同期信号ゲート発
生回路と、該再生信号を該第1の2値化回路よりも低い
スライスレベルで2値化する第2の2値化回路とを備え
、該第2の2値化回路の出力を該同期信号ゲート発生回
路が出力するゲート信号でゲートして得た同期信号と該
サーボパターン認識回路が出力する同期信号とを併用す
るようにしている。
[Means for Solving the Problems] In order to achieve the above object, an optical disc synchronization signal detection device of the present invention includes a first binarization circuit that binarizes a playback signal, and a first binarization circuit that binarizes a reproduction signal; a servo pattern recognition circuit that detects a synchronization signal based on the output of the synchronization circuit; a phase-locked loop circuit that generates a channel clock based on the synchronization signal; and a gate signal for gating the synchronization signal based on the channel clock. comprising a synchronization signal gate generation circuit and a second binarization circuit that binarizes the reproduced signal at a slice level lower than that of the first binarization circuit, and an output of the second binarization circuit. The synchronization signal obtained by gating with the gate signal output from the synchronization signal gate generation circuit and the synchronization signal output from the servo pattern recognition circuit are used together.

[作用コ この構成において、サンプルドフォーマット光ディスク
にデータを記録または再生する際のサーボパターンの再
生信号は、一方では、第1の2値化回路により通常のス
ライスレベルで2値化されサーボパターン認識回路によ
って同期信号のみが抽出されるが、他方では、第2の2
値化回路により、より低いスライスレベルで2値化され
それに含まれる同期信号が抽出される。後者の同期信号
の抽出は、主にサーボパターン認識回路が抽出した同期
信号によって位相ロックがかかった、フェーズロックド
ループ回路のチャンネルクロックに基き、同期信号ゲー
ト発生回路が出力するゲート信号によって例えば論理積
回路を介して抽出される。そして、このようにして抽出
した通常および通常より低いスライスレベルによる同期
信号を例えば論理和した信号が、より信頼性のある同期
信号として出力される。すなわち、ドロップアウト等に
より、本来検出されるべきサーボパターンの信号強度が
弱くてサーボパターン認識回路によっては同期信号が検
出されない場合でも、低いスライスレベルにより2値化
した第2の2値化回路の出力には同期信号が含まれてお
り、この同期信号が検出され出力されて補われる。
[Operation] In this configuration, the reproduction signal of the servo pattern when recording or reproducing data on a sampled format optical disk is, on the one hand, binarized at the normal slice level by the first binarization circuit and used for servo pattern recognition. Only the synchronization signal is extracted by the circuit, but on the other hand, the second
The digitization circuit binarizes the signal at a lower slice level and extracts the synchronization signal contained therein. The latter extraction of the synchronization signal is mainly based on the channel clock of the phase-locked loop circuit, which is phase-locked by the synchronization signal extracted by the servo pattern recognition circuit, and the gate signal output from the synchronization signal gate generation circuit is used to perform the logical product, for example. Extracted via circuit. Then, a signal obtained by ORing the normal and lower-than-normal slice level synchronization signals extracted in this way is output as a more reliable synchronization signal. In other words, even if the signal strength of the servo pattern that should originally be detected is weak due to dropout or the like and the servo pattern recognition circuit does not detect the synchronization signal, the second binarization circuit that binarizes with a low slice level The output includes a synchronization signal, which is detected and output for supplementation.

[実施例コ 以下、図面を用いて本発明の詳細な説明する。[Example code] Hereinafter, the present invention will be explained in detail using the drawings.

第1図は本発明の一実施例に係る同期信号検出装置の構
成を示す回路ブロック図である。
FIG. 1 is a circuit block diagram showing the configuration of a synchronization signal detection device according to an embodiment of the present invention.

同図において、1は再生信号入力端、C3は上述従来の
第3図で示した回路、C1がサーボパターン認識回路で
ある。2bは通常のスライスレベルより低いレベルでス
ライスした信号をノイズゲートとした再生信号2値化回
路、9は同期信号出力端、11はフェーズロックドルー
プ回路、12は同期信号ゲート発生回路、13はAND
回路、14はOR(論理和)回路である。
In the figure, 1 is a reproduced signal input terminal, C3 is the conventional circuit shown in FIG. 3, and C1 is a servo pattern recognition circuit. 2b is a reproduction signal binarization circuit using a signal sliced at a level lower than the normal slice level as a noise gate, 9 is a synchronization signal output terminal, 11 is a phase-locked loop circuit, 12 is a synchronization signal gate generation circuit, and 13 is an AND
The circuit 14 is an OR (logical sum) circuit.

第2図は第1図の回路の各部における信号のサーボパタ
ーンに対するタイミングチャートである。同図において
、a′はサンプルサーボにおける実際のサーボパターン
を示し、b’   cj、i’ 、に、It、mは第1
図に同じ符号で示した各部の信号を示している。
FIG. 2 is a timing chart for the servo pattern of signals in each part of the circuit shown in FIG. In the same figure, a' indicates the actual servo pattern in the sample servo, b' cj, i', It, m
The signals of each part indicated by the same reference numerals in the figure are shown.

次に、この装置の動作について説明する。Next, the operation of this device will be explained.

前記構成において、再生信号b′は2値化回路2aによ
り通常のスライスレベルAでノイズゲートされた2値化
出力Cおよび2値化回路2bにより通常よりも低いスラ
イスレベルBでゲートされた2値化出力jとして出力さ
れる。通常、ディスクに欠陥のない場合、第4図の同期
信号iが第1図のAND回路8の出力として得られ、O
R回路14を通過したこの信号に基いてフェーズロック
ドループ回路11により位相ロックのかかフだチャンネ
ルクロックが生成され、そしてこのチャンネルクロック
に基づいて同期信号ゲート発生回路12により同期信号
ゲートkが生成される。
In the above configuration, the reproduced signal b' is a binary output C which is noise gated by the binarization circuit 2a at a normal slice level A, and a binary output C which is gated by the binarization circuit 2b at a slice level B lower than normal. It is output as converted output j. Normally, when there is no defect in the disk, the synchronizing signal i shown in FIG. 4 is obtained as the output of the AND circuit 8 shown in FIG.
Based on this signal that has passed through the R circuit 14, the phase-locked loop circuit 11 generates a phase-locked or left channel clock, and based on this channel clock, the synchronization signal gate generation circuit 12 generates a synchronization signal gate k. Ru.

ここでもし、再生信号に信号b′のようにドロップイン
あるいはドロップアウトによる影響があるとすると、従
来の回路C1によればユニークデイスタンスが検出され
ないため信号i′のように同期信号が出力されないが、
スライスレベルを下げた2値化回路2bからの2値化出
力jと同期信号ゲートにとのANDをAND回路13に
よってとることにより同期信号1が検出される。
Here, if the playback signal is affected by drop-in or drop-out like signal b', the conventional circuit C1 would not detect a unique distance and therefore would not output a synchronization signal like signal i'. but,
The synchronization signal 1 is detected by ANDing the binary output j from the binarization circuit 2b whose slice level has been lowered and the synchronization signal gate using the AND circuit 13.

したがって、さらに、回路C2からの通常スライスレベ
ルによる検出出力信号とこれより低いスライスレベルに
よるAND回路13からの検出出力信号λとのORをO
R回路14によってとることにより、ディスクに上述の
ような欠陥があっても確実に同期信号の検出が行なわれ
る。
Therefore, the OR of the detection output signal from the circuit C2 at the normal slice level and the detection output signal λ from the AND circuit 13 at a lower slice level is performed.
By using the R circuit 14, the synchronization signal can be reliably detected even if the disk has the above-mentioned defect.

なお、この実施例では再生信号を直接スライスしてノイ
ズゲート信号を作っているが、この信号を微分した後ス
ライスし遅延させてゲート信号を作ってもよい。
In this embodiment, the noise gate signal is created by directly slicing the reproduced signal, but the gate signal may also be created by differentiating this signal, then slicing and delaying the signal.

[発明の効果] 以上説明したように本発明によれば、通常および通常よ
り低いスライスレベルにより検出した同期信号を論理和
した信号をより信頼性のある同期信号として用いるよう
にしたため、光ディスクにおけるビットの成形むら、反
射膜むらなどに起因するドロップアウトあるいはドロッ
プインによる同期信号の検出不能が解消される。そして
、さらに、サンプルサーボの安定化に必須なフェーズロ
ックドループ回路をより安定にすることができるという
効果も有する。
[Effects of the Invention] As explained above, according to the present invention, a signal obtained by ORing the synchronization signals detected at normal and lower slice levels than normal is used as a more reliable synchronization signal. This eliminates the inability to detect synchronization signals due to drop-outs or drop-ins caused by uneven molding or uneven reflective films. Furthermore, there is also the effect that the phase-locked loop circuit, which is essential for stabilizing the sample servo, can be made more stable.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例に係る同期信号検出装置の
構成を示す回路ブロック図、 第2図は、第1図の回路の各部における信号のサーボパ
ターンに対するタイミングチャート、第3図は、従来の
同期信号検出装置の構成を示す回路ブロック図、そして 第4図は、第3図の各所における信号についてのディス
クのサーボパターンに対するタイミングを示すタイミン
グチャートである。 1:再生信号入力端、 2a、2b:2値化回路、 3.4,6,7:リトリガブルモノマルチ回路、 8.13:AND回路、 一同期信号出力端、 1:フェーズロックドループ回路、 2:同期信号ゲート発生回路、 4・OR回路。 特 許 出 願 人
FIG. 1 is a circuit block diagram showing the configuration of a synchronization signal detection device according to an embodiment of the present invention, FIG. 2 is a timing chart for signal servo patterns in each part of the circuit in FIG. 1, and FIG. , a circuit block diagram showing the configuration of a conventional synchronization signal detection device, and FIG. 4 is a timing chart showing the timing of signals at various locations in FIG. 3 with respect to the servo pattern of the disk. 1: Reproduction signal input terminal, 2a, 2b: Binarization circuit, 3.4, 6, 7: Retriggerable mono multi circuit, 8.13: AND circuit, 1 synchronization signal output terminal, 1: Phase-locked loop circuit , 2: Synchronous signal gate generation circuit, 4.OR circuit. patent applicant

Claims (1)

【特許請求の範囲】[Claims] 1、再生信号を2値化する第1の2値化回路と、該第1
の2値化回路の出力に基づき同期信号を検出するサーボ
パターン認識回路と、該同期信号に基づきチャンネルク
ロックを発生させるフェーズロックドループ回路と、該
チャンネルクロックに基づき同期信号をゲートするため
のゲート信号を出力する同期信号ゲート発生回路と、該
再生信号を該第1の2値化回路よりも低いスライスレベ
ルで2値化する第2の2値化回路とを備え、該第2の2
値化回路の出力を該同期信号ゲート発生回路が出力する
ゲート信号でゲートして得た同期信号と該サーボパター
ン認識回路が出力する同期信号とを併用することを特徴
とする光ディスク同期信号の検出装置。
1. A first binarization circuit that binarizes a reproduced signal;
a servo pattern recognition circuit that detects a synchronization signal based on the output of the binarization circuit, a phase-locked loop circuit that generates a channel clock based on the synchronization signal, and a gate signal for gating the synchronization signal based on the channel clock. and a second binarization circuit that binarizes the reproduced signal at a slice level lower than that of the first binarization circuit,
Detection of an optical disc synchronization signal, characterized in that a synchronization signal obtained by gating the output of a value converting circuit with a gate signal output by the synchronization signal gate generation circuit and a synchronization signal output from the servo pattern recognition circuit are used together. Device.
JP26410588A 1988-10-21 1988-10-21 Detector for optical disk synchronizing signal Pending JPH02113468A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26410588A JPH02113468A (en) 1988-10-21 1988-10-21 Detector for optical disk synchronizing signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26410588A JPH02113468A (en) 1988-10-21 1988-10-21 Detector for optical disk synchronizing signal

Publications (1)

Publication Number Publication Date
JPH02113468A true JPH02113468A (en) 1990-04-25

Family

ID=17398580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26410588A Pending JPH02113468A (en) 1988-10-21 1988-10-21 Detector for optical disk synchronizing signal

Country Status (1)

Country Link
JP (1) JPH02113468A (en)

Similar Documents

Publication Publication Date Title
JP2619381B2 (en) Optical information reproducing device
KR940001446B1 (en) Method and apparatus for compensating variation of read data in an optical data storage
US4685098A (en) Apparatus for reproducing data signal
JPH02183471A (en) Signal recording and reproducing system
JP3395210B2 (en) Synchronous signal detector and synchronous signal detection method
US6097777A (en) Phase locked loop circuit
JP2810270B2 (en) Signal playback method
JPH02113468A (en) Detector for optical disk synchronizing signal
JPH02113469A (en) Detector for optical disk synchronizing signal
US5365501A (en) Information recording and reproducing device
JP3956525B2 (en) Sync signal detection protection circuit
JP3366658B2 (en) Magneto-optical disk playback device
JPH02306472A (en) Synchronizing circuit
JPH0127490B2 (en)
JPH0793904A (en) Information recording apparatus, information reproducing apparatus and optical disk
JP2817899B2 (en) Information playback device
JPH083942B2 (en) Information recording / reproducing device
JPS63311672A (en) Dropout detection circuit
JPH06131824A (en) Information reproducing device and information recording and reproducing device
JP3467050B2 (en) Track cross detector for optical disk drive
JP3092555B2 (en) Clock generation circuit for reproduction of zone bit recording type disk storage device
JPH08212718A (en) Apparatus and method for reproducing information
JP2618219B2 (en) Disc-shaped recording medium recording method
JPH07109981B2 (en) Sync signal detection circuit
JPH08180588A (en) Reproduced data extracting apparatus