JPH021067A - Picture display device - Google Patents

Picture display device

Info

Publication number
JPH021067A
JPH021067A JP63329746A JP32974688A JPH021067A JP H021067 A JPH021067 A JP H021067A JP 63329746 A JP63329746 A JP 63329746A JP 32974688 A JP32974688 A JP 32974688A JP H021067 A JPH021067 A JP H021067A
Authority
JP
Japan
Prior art keywords
size
image information
display
picture
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63329746A
Other languages
Japanese (ja)
Inventor
Kazuhiko Iida
和彦 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63329746A priority Critical patent/JPH021067A/en
Publication of JPH021067A publication Critical patent/JPH021067A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To display a read picture on the whole of the display area of a display part by storing the read picture, after that converting the size of the read picture regardless of the original size of the read picture, storing the size-converted read picture again, and displaying the picture. CONSTITUTION:The picture of an original 8 having various original sizes is read by a two-dimensional scanner 7, and read picture information is stored in the page buffer memory of a main control unit 1. According to designation from a keyboard 10, the CPU of the main control unit 1 outputs the picture information stored in the page buffer memory to a display device 13 and sets the size converting ratio of a size converting circuit 14 so that the whole of the picture to be displayed on a CRT display 16 can be displayed with an approximately fixed size regardless of the original size of the picture read by the scanner 7. The picture size-converted in the converting circuit 14 is stored in a refresh memory in an interface 15 for display, and the picture information in the refresh memory is displayed on the CRT display 16. Thus, the display area can be effectively used.

Description

【発明の詳細な説明】 [発明の技術分野] この発明は文書などの画像情報を記憶装置に記憶し、か
つこの記憶装置に記憶された各種画像情報のうちから必
要に応じて所要の画像情報を検索して読出し、それを目
視し得る状態に出力する画像情報記憶検索装置の画像表
示装置に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] This invention stores image information such as documents in a storage device, and extracts required image information from among various image information stored in the storage device as needed. The present invention relates to an image display device of an image information storage and retrieval device that searches for and reads out the information, and outputs it in a visible state.

[発明の技術的背景とその問題点] 最近、多量に発生する文書などの画像情報を光学的な2
次元走査によって読取り、この読取った画像情報を記憶
装置たとえば光デイスク装置に記憶しておくとともに、
この記憶装置に記憶されている各種画像情報のうちから
必要に応じて所要の画像情報を検索して読出し、それを
ハードコピー装置で目視し得る状態に出力する画像情報
記憶検索装置が開発され、実用化されている。
[Technical background of the invention and its problems] Recently, image information such as documents, etc., which is generated in large quantities, is
The image information is read by dimensional scanning, and the read image information is stored in a storage device such as an optical disk device.
An image information storage and retrieval device has been developed that searches and reads out required image information as needed from among the various types of image information stored in this storage device, and outputs it in a state that can be viewed with a hard copy device. It has been put into practical use.

そして、このような画像tV報記憶検索装置においては
、読取速度と記憶速度との相違あるいは読出速度と記憶
速度との相違に対処するため、読増った一単位分(−負
号)の画像情報あるいは読出された−革位分の画像情報
を一旦ページ・ぐラフアメモリに記憶するようにしてい
る。また、表示用・インターフェースおよびCRTデイ
スプレィなどがb成る画像情報表示装置を備えており、
イージノ9ソフアメモリ内の画像情報をモニタ表示でき
るようになっている。
In such an image tV information storage and retrieval device, in order to deal with the difference between the reading speed and the storage speed or the difference between the reading speed and the storage speed, the image corresponding to one unit of reading (-negative sign) is The information or read image information is temporarily stored in the page/graph memory. In addition, it is equipped with an image information display device consisting of a display interface, CRT display, etc.
The image information in the Easy9 software memory can be displayed on the monitor.

ところで、第1図に示すように、上記4−シバソファメ
モリは2048 bit X 2800ラインの記憶領
域を有するものであるのに対し、上記表示用インタフェ
ース内のリフレッシュメモリは1024 bHx 70
0ラインの記憶領域しかン上く、このため< −X) 
/々ツファメモリ内の全ての画像情報を一括してCRT
デイスプレィに表示することは不可能である。
By the way, as shown in FIG. 1, the 4-shiba sofa memory has a storage area of 2048 bits x 2800 lines, whereas the refresh memory in the display interface has a storage area of 1024 bH x 70.
Only the storage area of the 0th line goes up, so < -X)
All image information in the tsufa memory is transferred to the CRT at once.
It is impossible to display it on the display.

そこで、従来では、表示用インタフェース内にサイズ変
換回路を設け、ページバッファメモリから読出される画
像情報を1/4 !(C縮小してリフレッシュメモリに
記憶することにより、第2図に示すようにに−・ゾバッ
ファメモリ内の全ての画像情報l CRTデイスプレィ
に一括して表示するようにしていた。
Therefore, in the past, a size conversion circuit was provided in the display interface to reduce the image information read from the page buffer memory to 1/4! (By reducing the image size and storing it in the refresh memory, all the image information in the buffer memory is displayed on the CRT display at once, as shown in FIG. 2.)

しかしながら、この場合、画像情報のサイズにかかわら
ず縮小率が一定であるため、CRTデイスプレィに表示
される画像情報の大きさはまちまちであり、CRTデイ
スプレィ上の表示領域が有効に利用されないという欠点
があった。
However, in this case, since the reduction ratio is constant regardless of the size of the image information, the size of the image information displayed on the CRT display varies, and the display area on the CRT display is not used effectively. there were.

[発明の目的] この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、表示部の表示領域全体に画像
を表示し得るよう画像のサイズを変えることができ、表
示部の表示領域を有効に利用することができるすぐれた
画像表示装置を提供することにある。
[Object of the invention] This invention was made in view of the above circumstances,
The purpose is to provide an excellent image display device that can change the size of an image so that the image can be displayed on the entire display area of the display unit, and that can effectively utilize the display area of the display unit. There is a particular thing.

[発明の概要コ この発明は第1の記憶手段に記憶された画像情報をサイ
ズ変換手段で変換して第2の記憶手段に記憶し、かつこ
の第2の記憶手段内の画像情報を表示手段で表示するも
のにおいて、画像情報が記録された原稿のサイズと表示
手段の表示領域との対応関係に基づいてサイズ変換手段
の変換率を設定するとともに、制御手段によって原稿サ
イズに係わりなくサイズ変換率を設定することにより、
画像情報を一定のサイズでしかも全体を表示手段の表示
領域いっばいに表示せしめるものである。
[Summary of the Invention] This invention converts image information stored in a first storage means by a size conversion means and stores it in a second storage means, and displays the image information in the second storage means. The conversion rate of the size conversion means is set based on the correspondence between the size of the document in which image information is recorded and the display area of the display means, and the size conversion rate is set by the control means regardless of the document size. By setting
The image information is displayed in a constant size and in its entirety in the display area of the display means.

[発明の実施例] 以下、この発明の一実施例について図面を参照して説明
する。第3図および第4図において、1は主制御装置で
あり、各種制御を行なうCPU 2、各種ファイルセッ
ト(後述する光ディスクの集合)および各種ファイル(
光ディスク)を管理するための管理情報が記憶された管
理情報記憶装置たとえばフロッピーディスク装置3、後
述する光デイスク装置9から読出されるタイトル情報を
一時記憶するだめのタイトルメモリ4、少なくとも一単
位分(原稿−負号)の画像情報に対応する記憶領域(2
048ピツトX2800ライン)を有するページバッフ
ァメモリ5、文字や記号などのパターン情報が格納され
たパターンジェネレータ6などから成っている。また、
7は読取装置たとえば2次元走査装置で、原稿(文書)
8上を2次元走査することにより原稿8上の画像情報て
応じたビデオ信号を得るものである。9は大容量記憶装
置であるところの光デイスク装置で、上記2次元走査装
置で読取られる画像情報および主制御装置1で作成され
る画像情報を記憶媒体つまり光ディスクの専用記憶領域
にそれぞれ順次記憶するものである。10はキー?−ド
で、画像情報に対応する個有のタイトルおよび各種動作
指令などを入力するものである。11は出力装置である
ところの21−トコビー装置で、2次元走査装置7で読
取られる画像情報あるいは光デイスク装置9から読出さ
れる画像情報をハードコピー12として出力するもので
ある。13は出力装置であるところの画像表示装置で、
サイズ変換回路14、表示用インタフェース15、陰極
線管表示装置(以下CRTデイスプレィと称す)16な
どから成り、2次元走査装置7で読取られる画像情報あ
るいは光デイスク装置9から読出される画像情報を表示
するものである。
[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described with reference to the drawings. In FIGS. 3 and 4, 1 is a main control device, which includes a CPU 2 that performs various controls, various file sets (a collection of optical discs to be described later), and various files (
A management information storage device, such as a floppy disk device 3, which stores management information for managing optical disks (optical disks); a title memory 4, which temporarily stores title information read from an optical disk device 9 (to be described later); The storage area (2) corresponding to the image information of the original (minus sign)
It consists of a page buffer memory 5 having 048 pits x 2800 lines), a pattern generator 6 in which pattern information such as characters and symbols is stored, and the like. Also,
7 is a reading device, for example, a two-dimensional scanning device, which scans originals (documents);
By performing two-dimensional scanning over the document 8, a video signal corresponding to the image information on the document 8 is obtained. Reference numeral 9 denotes an optical disk device which is a large-capacity storage device, and sequentially stores image information read by the two-dimensional scanning device and image information created by the main controller 1 in a storage medium, that is, a dedicated storage area of an optical disk. It is something. Is 10 the key? - input a unique title and various operation commands corresponding to the image information. Reference numeral 11 denotes an output device 21-Tocoby device, which outputs image information read by the two-dimensional scanning device 7 or image information read from the optical disk device 9 as a hard copy 12. 13 is an image display device which is an output device;
It consists of a size conversion circuit 14, a display interface 15, a cathode ray tube display device (hereinafter referred to as CRT display) 16, etc., and displays image information read by the two-dimensional scanning device 7 or image information read from the optical disk device 9. It is something.

しかして、フロッピーディスク装置3、タイトルメモI
) 4、−s! −シハッファメモリ5、ノぜターンノ
エネレータ6.2次元走査装置7、光ディスク支置9、
キーゲート10、ハードコピー装置11、サイズ変換回
路14、表示用インタフェース15はそれぞれCPU 
2からのデータバス20に接続される。また、タイトル
メモリ4、ページバッファメモリ5、・ぐターン・クエ
ネレータ6.2次元走査袋#7、光デイスク装置9、ハ
ードコピー装置11、サイズ変換回路14、表示用イン
タフェース15はそれぞれイメージパス21だ接続され
ており、互いに情報の転送がなされるようになってい乙
However, floppy disk device 3, title memo I
) 4, -s! - Schaffer memory 5, nozzle generator 6, two-dimensional scanning device 7, optical disk holder 9,
The key gate 10, hard copy device 11, size conversion circuit 14, and display interface 15 are each CPU
2 is connected to the data bus 20 from 2. In addition, the title memory 4, page buffer memory 5, turn quenerator 6, two-dimensional scanning bag #7, optical disk device 9, hard copy device 11, size conversion circuit 14, and display interface 15 are each image paths 21. The parties are connected and information is transferred to each other.

ここで、第5図は上記2次元走査装置f7を具体的に示
すものである。すなわち、31は給紙トレイで、このト
レイ31上にセットされる原稿は取込みローラ32.3
2によって本体内に取込まれ、さらに搬送ローラ33,
33によって原稿台(ガラス板)34上へ供給される。
Here, FIG. 5 specifically shows the two-dimensional scanning device f7. That is, 31 is a paper feed tray, and the document set on this tray 31 is taken in by a take-in roller 32.3.
2 into the main body, and further conveyed by conveying rollers 33,
33 onto a document table (glass plate) 34.

そして、この原稿台34を経た原稿は搬送ローラ35,
35および排紙ローラ36,36によって排紙トレイ3
7上に排出される。上記原稿台34と対応する位置には
1対の露光ランf38.38が設けられており、このラ
ンプ38.38から発せられる光は搬送されてくる原稿
上に照射され、その反射光はミラー39および投影レン
ズ40を介してCCDラインセンサ4ノに投影される。
The original that has passed through the original platen 34 is transferred to a transport roller 35,
35 and paper ejection rollers 36, 36, the paper ejection tray 3
7 is discharged on top. A pair of exposure runs f38.38 are provided at positions corresponding to the document table 34, and the light emitted from these lamps 38.38 is irradiated onto the document being conveyed, and the reflected light is reflected by the mirror 39. and is projected onto the CCD line sensor 4 via the projection lens 40.

こうして、ラインセンサ41から原稿上の画像情報に応
じたビデオ信号が得られるようになっている。なお、上
記取込みローラ32.32の近傍には、取込まれる原稿
を検知するための発光ダイオード42およびフォトトラ
ンジスタ43から成るフォトカプラが配設されるととも
に、取込捷れた原稿のサイズを検知するための発光ダイ
オード44a(44b、44c。
In this way, a video signal corresponding to the image information on the document can be obtained from the line sensor 41. A photocoupler consisting of a light emitting diode 42 and a phototransistor 43 is disposed near the taking-in rollers 32 and 32 to detect the taken-in original, and also to detect the size of the taken-in original. Light emitting diodes 44a (44b, 44c) for

44d)およびフォトトランジスタ45 a (45b
44d) and phototransistor 45a (45b
.

44c、44d)から成るフォトカプラが配設される。44c, 44d) are provided.

第6図(a) (b)は上記フォトトランジスタ43の
出力に基づく動作制御回路の構成および動作を示すもの
である。すなわち、フォトトランジスタ43の出力はイ
ンバータ45を介して第1タイマ46、第2タイマ42
、第3タイマ48に供給される。
6(a) and 6(b) show the structure and operation of an operation control circuit based on the output of the phototransistor 43. FIG. That is, the output of the phototransistor 43 is sent to the first timer 46 and the second timer 42 via the inverter 45.
, is supplied to the third timer 48.

第1タイマ46は、原稿の先端が検知されてから一定時
間だけ上記各ローラおよびランプ38゜38を動作させ
るための駆動信号を出力する。第2タイマ47は、原稿
の先端が検知されてから所定時間後にラインセンサ41
を動作させるための読取開始信号を出力する。第3タイ
マ48は、原稿の先端が検知されてから所定時間後にラ
インセンサ41の動作を停止するだめの読取終了信号を
出力するようになっている。
The first timer 46 outputs a drive signal for operating the rollers and lamps 38 and 38 for a certain period of time after the leading edge of the document is detected. The second timer 47 starts the line sensor 41 after a predetermined time after the leading edge of the document is detected.
Outputs a reading start signal to operate. The third timer 48 is configured to output a reading end signal to stop the operation of the line sensor 41 after a predetermined period of time after the leading edge of the document is detected.

また、第7図(、) (b)は上記フォトトランジスタ
45h(45b、45c、45d)の配設状態およびそ
の出力に基づくサイズ検知回路の構成を示すものである
。すなわち、原稿の搬送方向と直交する方向に各発光ダ
イオードおよびそれに対応するフォトトランジスタ45
m、45b、45e。
Further, FIG. 7(,)(b) shows the arrangement of the phototransistors 45h (45b, 45c, 45d) and the configuration of a size detection circuit based on their outputs. That is, each light emitting diode and its corresponding phototransistor 45 are arranged in a direction perpendicular to the conveying direction of the document.
m, 45b, 45e.

45dを一定間隔をもって配設しておシ、搬送路上の側
端を基準として投入される原稿のサイズに応じて各フォ
トトランジスタの出力が異なることにより、アンド回路
49,50,51.52からそれぞれA3検知信号、B
4検知信号、A4検知信号、B5検知信号を得るように
なっている。
45d are arranged at regular intervals, and the output of each phototransistor differs depending on the size of the document input with reference to the side edge on the conveyance path, so that the output from the AND circuits 49, 50, 51, and 52 is different. A3 detection signal, B
4 detection signal, A4 detection signal, and B5 detection signal are obtained.

ここで、上記のような構成においてどのような動作がな
されるかを簡単に説明しておく。
Here, we will briefly explain what kind of operation is performed in the above configuration.

2次元走査装置7に原稿8をセットすると、その原稿8
上の画像情報が読取られ、それがページバッファメモリ
5に順次記憶される。このとき、2次元走査袋B7で検
知される原稿サイズはCPU2へ供給され、そのCPU
 R内のRAMに記憶される。
When a document 8 is set on the two-dimensional scanning device 7, the document 8
The above image information is read and sequentially stored in the page buffer memory 5. At this time, the document size detected by the two-dimensional scanning bag B7 is supplied to the CPU 2.
Stored in RAM within R.

しかして、−単位分の画像情報がページ・ぐソファメモ
リ5に記憶されると、CPU 2は検知された原稿サイ
ズに対応するサイズ変換率(縮小率)をROMから読出
し、それをサイズ変換回路14に設定する。こうして、
ページバッファメモリ5内の画像情報はサイズ変換回路
14で所定のサイズ寸で縮小され、表示用インタフェー
ス15内のリフレッシュメモリに記憶される。そして、
そのリフレッシ−メモリ内の画像情報がCRTデイスプ
レィ16で表示される。
When the - unit of image information is stored in the page/gusa memory 5, the CPU 2 reads out the size conversion rate (reduction rate) corresponding to the detected document size from the ROM and converts it into the size conversion circuit. Set to 14. thus,
The image information in the page buffer memory 5 is reduced to a predetermined size by the size conversion circuit 14 and stored in the refresh memory in the display interface 15. and,
The image information in the refresh memory is displayed on the CRT display 16.

また、光デイスク装置9から画像情報が読出されると、
その読出された画像情報はページ・ぐラフアメモリ5に
順次記憶される。このとき、続出さ−た画像情報に対応
するインデックス情報に予め含まれている原稿サイズ情
報がCPU 2へ供給され、tのCPU R内のRAM
に記憶される。しかして、単位分の画像情報がページバ
ッファメモリ5に記はされると、CPU 2は記憶して
いる原稿サイズ情報に対応するサイズ変換率(縮小率)
をROMから読出し、それをサイズ変換回路14に設定
する。
Further, when image information is read from the optical disk device 9,
The read image information is sequentially stored in the page/graph memory 5. At this time, document size information included in advance in the index information corresponding to the image information that has been successively displayed is supplied to the CPU 2, and is stored in the RAM in the CPU R at t.
is memorized. When the unit of image information is written in the page buffer memory 5, the CPU 2 converts the size conversion rate (reduction rate) corresponding to the stored document size information.
is read from the ROM and set in the size conversion circuit 14.

こうして、被−ノ・ぐラフアメモリ5内の画像情報はサ
イズ変換回路14で所定のサイズまで縮小さし、表示用
インタフェース15内のリフレッシュメモリに記憶され
る。そして、そのリフレッシュメモリ内の画像情報がC
RTデイスプレィ16で表示される。
In this way, the image information in the graph memory 5 is reduced to a predetermined size by the size conversion circuit 14 and stored in the refresh memory in the display interface 15. Then, the image information in the refresh memory is C
It is displayed on the RT display 16.

次に、上記したサイズ変換回路14、表示用インタフェ
ース15について詳しく説明する。1ず、第8図はサイ
ズ変換回路14を示すものである。
Next, the above-mentioned size conversion circuit 14 and display interface 15 will be explained in detail. First, FIG. 8 shows the size conversion circuit 14.

すなわち、ベージノ々ツファメモリ5の1ラインの画像
情報はデータ入力端子400に供給される。
That is, one line of image information in the page buffer memory 5 is supplied to the data input terminal 400.

この場合、1ラインの画像情報は2048ビツトから成
る。端子400に供給される画像情報はRAM 401
と6ビツトのラッチ回路406に供給される。RAM 
401ば2に×1ビットのものでありそのアドレスはカ
ウンタ413の出力によって指定残れる。しかして、5
つのRAM 401〜405並びに7つのラッチ回路4
06〜412が設けられる。これらRAM 401〜4
05並びにラッチ回路406〜412は、全て実線によ
って示される信号路または二点鎖線で示される信号路を
介して主クロツク発生器414から供給されるクロック
信号により作動する。この場合、実線の信号路は縮小回
路として働くとき用いられ、二点鎖線の信号路は拡大回
路として働くとき用いられる。
In this case, one line of image information consists of 2048 bits. Image information supplied to the terminal 400 is stored in the RAM 401
and is supplied to a 6-bit latch circuit 406. RAM
401 is of 2×1 bits, and its address remains designated by the output of the counter 413. However, 5
1 RAM 401-405 and 7 latch circuits 4
06 to 412 are provided. These RAMs 401-4
05 and latch circuits 406-412 are all operated by a clock signal supplied from a main clock generator 414 via a signal path shown by a solid line or a signal path shown by a dash-dotted line. In this case, the signal path indicated by the solid line is used when the circuit functions as a reduction circuit, and the signal path indicated by the two-dot chain line is used when the circuit functions as an expansion circuit.

カウンタ413のアドレス制御下において、2048ビ
ツトの最初の1ラインの画像情報は最初のRAM 40
1 K格納される。次いで、第2ラインの画像情報の最
初のビットがRAM 401に供給されるとき、RAM
 401に格納された最初のライン画像情報の最初のビ
ットはそこから読出され、ラッチ回路406でラッチさ
れる。一方、第2ラインの最初のビットはRAM 40
1の最初のメモリ・ロケーションに格納される。次いで
、第2ラインの第2ビツトはRAM 401に格納され
、第1ラインの第2ビツトはそこから続出されてラッチ
回路406にラッチされる。同時に、ラッチ回路406
にラッチされた第1ラインの第1ピツトはRAM402
に読出され、そこに格納される。このように、第2ライ
ンの最後(2048番目)のビットがRAMに格納され
ると、2048ビツトの最初の1ライン画像情報はRA
M 402にシフトされる。
Under the address control of the counter 413, the image information of the first line of 2048 bits is stored in the first RAM 40.
1K is stored. Then, when the first bit of the second line of image information is provided to RAM 401, the RAM
The first bit of the first line image information stored in 401 is read therefrom and latched in latch circuit 406. On the other hand, the first bit of the second line is RAM 40
1 first memory location. The second bit of the second line is then stored in RAM 401, and the second bit of the first line is sequentially output therefrom and latched into latch circuit 406. At the same time, latch circuit 406
The first pit of the first line latched to is RAM402.
and stored there. In this way, when the last (2048th) bit of the second line is stored in the RAM, the first line of image information of 2048 bits is stored in the RAM.
Shifted to M 402.

したがって、2048ビツトの各1ライン画像情報はR
AM 401〜405で順次シフトされる。最後に、第
1ライン〜第5ラインの画像情報はそれぞれRAM 4
05〜401に格納され、各第1ライン〜第5ラインの
画像情報の最初のビットがラッチ回路406にラッチさ
れ、同時に端子400に供給される第6ライン画像情報
の毀初のビットと共にラッチ回路=107に供給される
Therefore, each line of image information of 2048 bits is R
AM 401-405 are shifted sequentially. Finally, the image information of the first to fifth lines is stored in RAM 4.
05 to 401, the first bit of the image information of each of the first to fifth lines is latched by the latch circuit 406, and the first bit of the image information of the sixth line, which is simultaneously supplied to the terminal 400, is latched by the latch circuit. =107.

第6ラインの第2ビツトが端子400に供給されると、
ラッチ回路407でラッチされた第1ライン〜第6ライ
ンの各最初のビットは次のラッチ回路408へ供給され
、第1ライン〜第6ラインの各第2ビツトはラッチ回路
407にラッチされる。同様にして、第6ラインの画像
情報の第7ビツトが端子400に供給されると、各第1
〜第6ラインの最初のビットはラッチ回路412でラッ
チされ、その第2ビツトはラッチ回路411にラッチさ
れ、第3ピツトはラッチ回路410にラッチされ、第4
ビツトはラッチ回路409にラッチされ、第5ピツトは
ラッチ回路408にラッチされ、そして第6ビツトはラ
ッチ回路407にラッチされる。したがって、ラッチ回
路407〜412にラッチされたそれぞれのビットがマ
トリックス・アレーに再配置されると、原画は第9図に
示すようにドツト画像として再生される。第9図では、
黒色ドツトは1ビツトを表わし、白色ドツトはOピット
を表わす。したがって、6ピツト(X方向)×6ライン
(X方向)の局部画像情報がラッチ回路405〜412
から演算ROM 415に供給される。
When the second bit of the sixth line is supplied to terminal 400,
The first bits of the first to sixth lines latched by the latch circuit 407 are supplied to the next latch circuit 408, and the second bits of the first to sixth lines are latched by the latch circuit 407. Similarly, when the seventh bit of the image information of the sixth line is supplied to the terminal 400, each of the first
~The first bit of the sixth line is latched by the latch circuit 412, its second bit is latched by the latch circuit 411, the third bit is latched by the latch circuit 410, and the fourth bit is latched by the latch circuit 410.
The bit is latched into latch circuit 409, the fifth bit is latched into latch circuit 408, and the sixth bit is latched into latch circuit 407. Therefore, when the respective bits latched by latch circuits 407-412 are rearranged into a matrix array, the original image is reproduced as a dot image as shown in FIG. In Figure 9,
A black dot represents one bit, and a white dot represents an O pit. Therefore, the local image information of 6 pits (X direction) x 6 lines (X direction) is transmitted to the latch circuits 405 to 412.
The data is supplied to the arithmetic ROM 415 from the ROM 415.

2つの加算器416,417と、2つのラッチ回路41
8,419と、比較器420と、カウンタ413とでX
方向の距離計算回路430を構成乙、2の加算器421
.422と、2つのラッチ回路423,424と、比較
器425と、カウンタ426とでX方向の距離計算回路
431を構成する。これらの距離計算回路430,43
1はX。
Two adders 416, 417 and two latch circuits 41
8,419, comparator 420, and counter 413
A second adder 421 constitutes the direction distance calculation circuit 430.
.. 422, two latch circuits 423 and 424, a comparator 425, and a counter 426 constitute a distance calculation circuit 431 in the X direction. These distance calculation circuits 430, 43
1 is X.

X方向においてサイズ変換された画像ドツト位置を計算
するために用いられる。CPU 2から供給されるX、
X方向におけるサイズ変換(拡大、縮小)率設定データ
は、加算器416,417,421および422へ供給
される。第8図において、縮小率データは一例として示
されている。縮小率の整数部は加算器416,421お
よびデコーダ427へ供給され、その小数部分は加算器
417゜422へ供給される。加算器416,417゜
421.422の出力はラッチ回路418 、419゜
423.424へそれぞれ供給される。ラッチ回路41
8,423の出力は比較器420,425゜の−入力端
にそれぞれ供給され、加算器416゜421の入力側に
フィード・マツクされる。比較器420.425の他方
側はカウンタ413 、426からの入力を有する。ラ
ッチ回路419,424の出力はそれぞれ加算器417
,422の入力側圧フィードバックされる。
It is used to calculate the size-converted image dot position in the X direction. X supplied from CPU 2,
Size conversion (enlargement, reduction) rate setting data in the X direction is supplied to adders 416, 417, 421 and 422. In FIG. 8, reduction rate data is shown as an example. The integer part of the reduction ratio is provided to adders 416, 421 and decoder 427, and the fractional part is provided to adder 417.422. The outputs of adders 416, 417°421, and 422 are supplied to latch circuits 418 and 419°423, and 424, respectively. Latch circuit 41
The outputs of 8,423 are supplied to the negative input terminals of comparators 420, 425, respectively, and are feed-macked to the inputs of adders 416, 421. The other side of comparators 420, 425 has inputs from counters 413, 426. The outputs of the latch circuits 419 and 424 are output to the adder 417, respectively.
, 422 are fed back.

回路430の小数部分出力データの上位3ビツトと回路
431の小数部分出力データの上位3ビツトはそれぞれ
のラッチ回路419と424から取出され、アドレス指
定信号として演%Royx1sへ供給される。このRO
M 415には縮小前の画素レベルがメモリされている
。この演算ROM 415から読出された出力データは
比較器432の入力側へ供給され、比較器432の他端
にはスライスレベルデータ発振器433から得られるス
ライスレベルデータが供給される。比較器432の一致
信号はフリップフロップ434のD入力端子へ供給すれ
、アンドダート435の出力はフリップフロップのクロ
ック端子CLへ供給される。アンドゲート435の一入
力端子には比較器420の一致出力XC0Mが供給され
、その他方入力端子には比較器425からの入力YCO
Mが供給される。
The three most significant bits of the fractional output data of circuit 430 and the three most significant bits of the fractional output data of circuit 431 are taken from respective latch circuits 419 and 424 and provided as addressing signals to the %Royx1s. This R.O.
The pixel level before reduction is stored in M415. The output data read from the arithmetic ROM 415 is supplied to the input side of a comparator 432, and the other end of the comparator 432 is supplied with slice level data obtained from a slice level data oscillator 433. The match signal of comparator 432 is applied to the D input terminal of flip-flop 434, and the output of AND/DART 435 is applied to the clock terminal CL of the flip-flop. One input terminal of the AND gate 435 is supplied with the coincidence output XC0M of the comparator 420, and the other input terminal is supplied with the input YCOM from the comparator 425.
M is supplied.

ここで、このようなサイズ変換回路14の動作を第10
図にて詳しく説明する。CPU 2から指定される縮小
率が174.5であると仮定する。この場合、縮小率の
整数部は4であるのに対し、その小数部分は0.5であ
る。デジタル形成の数値データはそれぞれ加算器416
,417および421゜422にセットされる。
Here, the operation of such size conversion circuit 14 will be explained as follows.
This will be explained in detail using the figure. Assume that the reduction ratio specified by CPU 2 is 174.5. In this case, the integer part of the reduction ratio is 4, while the decimal part is 0.5. Each digitally formed numerical data is added to an adder 416.
, 417 and 421°422.

第10図では、原画の画像ドツト位置は記号″′X”で
指定されるのに対し、サイズ変換された画像の画像ドツ
ト位置は黒色ドツトで指定される。
In FIG. 10, the image dot positions of the original image are designated by the symbol "'X," whereas the image dot positions of the size-converted image are designated by black dots.

原画上の位置(i、j)の画像ドツトは、(PI、j 
) で定義される。
The image dot at position (i, j) on the original image is (PI, j
) is defined as

原画の2つの隣接画像ドツト間の距離は1として定義さ
れる。次いで、原画上の2つの縮小ドツト間の距離は縮
小率R7と等しい。
The distance between two adjacent image dots of the original image is defined as one. Then, the distance between the two reduced dots on the original image is equal to the reduction rate R7.

L = R。L = R.

この場合、定数りは4.5として設定される。中心位!
Q+、、を有するLXL、領域がSとして指定されると
、Sの平均グレーレベルは領域Sに属する画像ドラ) 
(PI、j )が存在するか否かの事実に基づいて計算
される。態位ipi、jと変換位[Q、、。
In this case, the constant value is set as 4.5. Center position!
LXL with Q+, , when a region is designated as S, the average gray level of S is the image driver belonging to region S)
It is calculated based on the fact whether (PI,j) exists or not. Posture ipi,j and transformation position [Q, .

との間の距離をr(、j  として定義すると、平均グ
レーレベルφ11.を計算する加重ファクタαs、jが
距離r l 、 j に逆比例するように決定される。
Defining the distance between r(,j), the weighting factor αs,j for calculating the average gray level φ11. is determined to be inversely proportional to the distance rl,j.

したがって、ファクタαi、」をQ12.の位置で1と
して設定し、V2だけ離れた位置で0.5として設定す
ると、ファクタαi、jは、 縮小された画像上の位置(I#J)の画像は、(Ql、
J) ・で定義される。
Therefore, factor αi,'' is Q12. If we set it as 1 at the position V2 and set it as 0.5 at the position V2 away, then the factor αi,j is
J) Defined by .

として表示できる。It can be displayed as

よっテ、平均グレーレベルφ、、J u、3=なる。次
いで、変換された画像ドラ)Qx、Jは、となり、所定
のスライスレベルθを用いることにより得られる。
Therefore, the average gray level φ, , J u,3=. Then, the transformed image (D) Qx,J is obtained by using a predetermined slice level θ.

しかして、CPU 2から供給される縮小率の整数部分
4は加算器416を介してラッチ回路418に供給され
る。カウンタ413の内容が4になると、一致信号XC
0M が比較器420から送出され、ラッチ回路418
,419およびアンドr−)435へ供給される。一方
、小数部分0.5は加算器417を介してラッチ回路4
19でラッチされる。したがって、信号XC0Mがラッ
チ回路418゜419に供給されると、0.5 + 0
.5 = 1の演算が加算器417で行なわれ、1の桁
上げが加算器416に供給される。よって、4+4+1
=9の演算が加算器416で行なわれ、新しいデータ″
′9”がラッチ回路418で設定される。このとき、カ
ウンタ413の内容が9になると、出力XC0Mが比較
器420の出力で得られる。次いで、9+4=13がラ
ッチ回路418で設定される。出力XC0Mはカウンタ
413が13に達すると得られる。このとき、13+4
+1の演算が加算器416で行なわれ、新しいデータ“
18”がラッチ回路418で設定される。
Thus, the integer part 4 of the reduction ratio supplied from the CPU 2 is supplied to the latch circuit 418 via the adder 416. When the content of the counter 413 becomes 4, the match signal XC
0M is sent out from comparator 420 and latch circuit 418
, 419 and andr-) 435. On the other hand, the decimal part 0.5 is sent to the latch circuit 4 via the adder 417.
It is latched at 19. Therefore, when the signal XC0M is supplied to the latch circuits 418 and 419, 0.5 + 0
.. An operation of 5=1 is performed in adder 417 and a carry of 1 is provided to adder 416. Therefore, 4+4+1
=9 is performed in the adder 416, and new data "
'9'' is set in the latch circuit 418. At this time, when the content of the counter 413 becomes 9, an output XC0M is obtained at the output of the comparator 420. Then, 9+4=13 is set in the latch circuit 418. The output XC0M is obtained when the counter 413 reaches 13. At this time, 13+4
An operation of +1 is performed in the adder 416, and new data "
18” is set by latch circuit 418.

こうして、カウンタ413の内容が4,9゜13.18
.22,27.・・・”になる毎に、出力XC0Mが比
較器420から出力される。この出力XC0Mは、アン
ドゲート435の一人カへ供給される。
In this way, the contents of the counter 413 are 4.9°13.18
.. 22, 27. .

そして、回路430と同一の動作が回路431にても行
なわれる。出力YCOMはカウンタ426の内容が4,
9,13,18,22,27.・・・”になる毎に、比
較器425からアンドダート435の他方入力へ供給さ
れる。入力XC0MとYCOMの両方がアンドダート4
35へ供給されると、出力はフリップフロップ434の
クロック端子に供給される。このとき、出力レベルφ1
1.がスライスレベル発生器433の出力レベルを越え
ると、出力は比較器432からフリップフロップ434
のD端子へ供給され、第10図に示す如く黒色ドツトの
出力QI Jはフリップフロップ434から得られる。
The same operation as circuit 430 is performed in circuit 431 as well. The output YCOM indicates that the contents of the counter 426 are 4,
9, 13, 18, 22, 27. ...'' is supplied from the comparator 425 to the other input of the AND dart 435. Both inputs XC0M and YCOM
35, the output is provided to the clock terminal of flip-flop 434. At this time, the output level φ1
1. exceeds the output level of slice level generator 433, the output is transferred from comparator 432 to flip-flop 434.
The black dot output QIJ is obtained from the flip-flop 434 as shown in FIG.

拡大動作において、たとえば0.5の拡大率はCPU 
2から加算器416 、417 、421 、422へ
供給される。この場合、Q12.の数はPi、」の数の
2倍であり、画浄情報は2倍に拡大される。
In the enlargement operation, for example, an enlargement rate of 0.5 is
2 to adders 416 , 417 , 421 , and 422 . In this case, Q12. The number of ``Pi'' is twice the number of ``Pi,'' and the image quality information is expanded twice.

つぎに、第11図は表示用インタフェース15を示した
ものである。60はリフレッシュメモリで、1024ビ
ツト(X方向)X1400ライン(Y方向)の記憶領域
を有している。(CRTデイスプレィ16は1024ピ
ツト×700ラインの表示領域を有する)。61は16
ビツトレジスタで、前記サイズ変換回路14で縮小され
且つ供給。
Next, FIG. 11 shows the display interface 15. A refresh memory 60 has a storage area of 1024 bits (X direction) x 1400 lines (Y direction). (The CRT display 16 has a display area of 1024 pits x 700 lines). 61 is 16
The bit register is reduced and supplied by the size conversion circuit 14.

される画像情報を16ビツト毎にリフレッシュメモリ6
0へ供給するものである。62はセレクタで、16ビツ
トレ・シスタロ1の出力または前記ノ4ターンジェネレ
ータ6からのパターン情報をセレクトするものである。
The image information to be displayed is refreshed every 16 bits in the memory 6.
0. Reference numeral 62 denotes a selector for selecting the output of the 16-bit register 1 or the pattern information from the 4-turn generator 6.

63は書込みアドレスカウンタで、CPU 2から供給
される画像情報書込みスタートアドレスを一旦保持し、
それをサイズ変換回路14(第8図に示すフリップフロ
y 7’ 434からのクロック)を1/16分周し、
カウンタ64およびアンド回路65を介して供給される
クロック信号によりカウントアツプしていくことにより
、リフレッシュメモリ60のX方向およびY方向アドレ
スを指定するものである。また、この書込みアドレスカ
ウンタ63は、画像情報の書込み終了時、リフレッシュ
メモリ60の図示右下端部の特定領域に対応するパター
ン情報書込みアドレスがCPU 2から供給される。こ
の場合、アンド回路65の他方の入力端にはCPU 2
からtt Os信号が供給され、これにより書込みアド
レスカウンタ63にクロック信号が供給されることはな
い。66はCRTコントローラで、カウンタ67、アド
レスレジスタ68および700ライン分検知回路69な
どから成り、リフレッシュメモリ60から画像情報を読
出す際、そのリフレッシ−メモリ60のX方向およびY
方向に対してアドレス指定を行なうものである。ここで
、カウンタ67は、発振回路10から1/16カウンタ
71を介して供給されるクロック信号をカウントする1
/64カウンタ67aとこのカウンタ67&の桁上げカ
ウントを行なうカウンタ67bから成り、そのカウンタ
67hの内容をX方向指定アドレスとし、カウンタ67
bの内容をX方向指定アドレスとしている。さらに、上
記アドレスレジスタ68は、CPU2から供給される読
出しスタートアドレス(ラインアドレス)を保持するも
のである。700ライン分検知回路69は、カウンタ6
7bが700”をカウントしたかどうかを検知し、70
0″をカウントしていればそのカウンタ67bに上記ア
ドレスレジスタ68のスタートアドレスを新たにセット
せしめるものである。72はセレクタで、書込み時と読
出し時とでアドレスカウンタ63のX方向指定アドレス
およびカウンタ67bのX方向指定アドレスのどちらか
をセレクトするものである。73はセレクタで、書込み
時と読出し時とでアドレスカウンタ63のX方向指定ア
ドレスおよびカウンタ67&のX方向指定アドレスのど
ちらかをセレクトするものである。74は16ビツトレ
ジスタで、リフレッシェメモリ60から読出される16
ビツトの画像情報を発振回路70の出力をクロック信号
としてシリアルに出力するものである。80はカーソル
設定回路で、上記CRTコントローラ66からCRTデ
イスプレィ16へ供給される水平同期信号Hsync、
垂直同期信号v8ync、および発振回路70からのク
ロック信号に同期して所定のカーソル(枠)K対応する
カーソルビデオ信号を発するものである。しかして、こ
のカーソル設定回路80から発せられるカーソルビデオ
信号および上記16ビツトレジスタ74から出力される
ビデオ信号はオア回路200を介してCRTデイスプレ
ィ16へ供給される。
63 is a write address counter that temporarily holds the image information write start address supplied from the CPU 2;
The size conversion circuit 14 (clock from the flip-flop y7' 434 shown in FIG. 8) divides it by 1/16, and
The X-direction and Y-direction addresses of the refresh memory 60 are designated by counting up using a clock signal supplied through the counter 64 and the AND circuit 65. Further, this write address counter 63 is supplied with a pattern information write address corresponding to a specific area at the lower right end of the refresh memory 60 from the CPU 2 when writing of the image information is completed. In this case, the other input terminal of the AND circuit 65 has the CPU 2
The tt Os signal is supplied from the write address counter 63, so that no clock signal is supplied to the write address counter 63. Reference numeral 66 denotes a CRT controller, which consists of a counter 67, an address register 68, a 700 line detection circuit 69, etc., and when reading image information from the refresh memory 60, it controls the X and Y directions of the refresh memory 60.
Addressing is performed in a direction. Here, the counter 67 counts the clock signal supplied from the oscillation circuit 10 via the 1/16 counter 71.
It consists of a /64 counter 67a and a counter 67b that performs a carry count of this counter 67&.
The contents of b are the X direction designation address. Further, the address register 68 holds a read start address (line address) supplied from the CPU 2. The 700 line detection circuit 69 has a counter 6
Detects whether 7b has counted 700" and
0'', the counter 67b is made to newly set the start address of the address register 68. 72 is a selector that selects the X-direction specified address of the address counter 63 and the counter at the time of writing and reading. It selects either the X-direction specified address of 67b. 73 is a selector that selects either the X-direction specified address of the address counter 63 or the X-direction specified address of the counter 67 & during writing and reading. 74 is a 16-bit register, and 16 bits are read from the refresh memory 60.
Bit image information is serially output using the output of the oscillation circuit 70 as a clock signal. 80 is a cursor setting circuit which receives a horizontal synchronization signal Hsync, which is supplied from the CRT controller 66 to the CRT display 16;
A cursor video signal corresponding to a predetermined cursor (frame) K is generated in synchronization with the vertical synchronization signal v8ync and the clock signal from the oscillation circuit 70. The cursor video signal generated from the cursor setting circuit 80 and the video signal output from the 16-bit register 74 are supplied to the CRT display 16 via the OR circuit 200.

ここで、第12図はカーソル設定回路80を示すもので
ある。第12図において、81ばX方向カーソルメモリ
で、CPU、2からの書込コード情報JK応じてカーソ
ルの左右両側辺の位置情報をそれぞれ保持するものであ
る。82はY方向カーソルメモリで、CPU 2からの
書込コード情報Jに応じてカーソルの上辺および下辺の
位置情報をそれぞれ保持するものである。83はX方向
アドレスカウンタであシ第14図(、)に示すクロック
信号(第11図に示す発振回路70より供給される)を
カウントするものである。84はY方向アドレスカウン
タで、CRTコントローラ66から供給される第14図
(b)に示す水平同期信号Hayneをカウントするも
のである。85はデコーダで、カウンタ83の内容が両
側辺の位置情報にそれぞれ一致したとき第14図(c)
に示す論理″1″信号を出力するものである。86はデ
コーダで、カウンタ84の内容が上辺および下辺の位置
情報にそれぞれ一致したとき第14図(d) K示す論
理“1″信号を出力するものである。87,118はT
−フリップフロッグであシ、それぞれ第14図(fHg
)に示す信号をそれぞれ出力する。89はオア回路であ
)、第14図0)に示す信号を出力する。90..90
2903はアンド回路であり、このうちアンド回路90
、.902は第14図(、) (h)に示す信号をそれ
ぞれ出力する。Wはプリング信号、Cvはカーソルビデ
オ信号である。
Here, FIG. 12 shows the cursor setting circuit 80. In FIG. 12, reference numeral 81 is an X-direction cursor memory, which holds position information on both left and right sides of the cursor in accordance with write code information JK from the CPU 2. Reference numeral 82 denotes a Y-direction cursor memory, which holds position information of the upper and lower sides of the cursor in accordance with the write code information J from the CPU 2, respectively. 83 is an X-direction address counter that counts the clock signal shown in FIG. 14 (,) (supplied from the oscillation circuit 70 shown in FIG. 11). A Y-direction address counter 84 counts the horizontal synchronizing signal Hayne shown in FIG. 14(b) supplied from the CRT controller 66. 85 is a decoder, and when the contents of the counter 83 match the position information on both sides respectively, as shown in FIG. 14(c)
It outputs a logic "1" signal shown in FIG. 86 is a decoder which outputs a logic "1" signal shown in FIG. 14(d) K when the contents of the counter 84 match the position information of the upper and lower sides, respectively. 87,118 is T
-Flip frog, respectively Fig. 14 (fHg
) are output respectively. 89 is an OR circuit), which outputs the signal shown in FIG. 14 (0). 90. .. 90
2903 is an AND circuit, among which AND circuit 90
,.. 902 outputs the signals shown in FIG. 14(,)(h). W is a pulling signal, and Cv is a cursor video signal.

一方、第13図において、92はカーソルキーで、キー
ボード10に設けられる。そして、93゜94.95.
96は移動キーで、押している間移動パルスが出る。C
PU 2はこのノ卆ルスを検出して画像またはカーソル
を矢印方向に移動させるようになっている。97はカー
ソルまたはりフレフシ−メモリ60内の画像情報に対す
るCRTデイスプレィ16の表示領域を左上端に移動さ
せるための移動キーである。98は拡大キー 99は縮
小キーである。
On the other hand, in FIG. 13, 92 is a cursor key provided on the keyboard 10. And 93°94.95.
Reference numeral 96 is a movement key, which emits a movement pulse while being pressed. C
The PU 2 detects this nozzle and moves the image or cursor in the direction of the arrow. 97 is a movement key for moving the cursor or the display area of the CRT display 16 for image information in the flexible memory 60 to the upper left end. 98 is an enlargement key, and 99 is a reduction key.

このような構成において、画像情報の表示がどのように
々されるかを説明する。
In such a configuration, how image information is displayed will be explained.

2次元走査装置7に原稿8がセットされると、その原稿
上の画像情報が読取られるとともに、原稿サイズが検知
される。そして、読取られたii!ii f&情報は第
15図に示すようにそれぞれのサイズに対応する大きさ
をもってページ・ぐラフアメモリ5C記憶される。この
とき、原稿サイズがB4であ、tば、CPU 2はサイ
ズ変換回路14の縮小率を1/4に設定する。A4であ
れば縮小率は1/3.3、BIIであれば縮小率は1/
2.7、ASであれば縮小率は1/2と設定する。こう
して、ページバッファ5内の画像情報はサイズ変換回路
14で縮小され、リフレッシュメモリ60に記憶される
。リフレッシ−メモリ60に画像情報が記憶されると、
CPU’はその画像情報の原稿サイズに対応する文字・
9ターンをパターンジェネレータ6から読出し、それを
リフレッシュメモリ60内の画像情報の特定領域て付加
する。したがって、第16図(a) (b) (c) 
(d)に示すように、反部サイズにかかわらず、各画像
情報の全体が一定のサイズにてCRTデイスプレィ16
に表示され、そのCRTデイスプレィ16の表示領域が
最大限に有効利用される。しかも、この場合1表示され
る画像情報の右下方部には原稿サイズが付加されている
ため、各画像情報の原稿サイズを容易に認識できる。な
お、−一ジバッファメモリ5、リフレッシュメモリ6ρ
および原稿8が横長の状態で用いられるものとすれば、
画像情報は第17図(、) (b) (c) (d)に
示すようにCRTデイスプレィ16の表示領域全体にわ
たって表示されることになシ、その表示領域をさらに有
効利用することができる。
When a document 8 is set on the two-dimensional scanning device 7, image information on the document is read and the size of the document is detected. And it was read ii! ii f& information is stored in the page/graph memory 5C with sizes corresponding to the respective sizes as shown in FIG. At this time, if the document size is B4, the CPU 2 sets the reduction rate of the size conversion circuit 14 to 1/4. For A4, the reduction rate is 1/3.3, and for BII, the reduction rate is 1/3.
2.7, if it is AS, the reduction rate is set to 1/2. In this way, the image information in the page buffer 5 is reduced by the size conversion circuit 14 and stored in the refresh memory 60. When image information is stored in the refresh memory 60,
CPU' displays the characters and characters corresponding to the original size of the image information.
Nine turns are read from the pattern generator 6 and added to a specific area of image information in the refresh memory 60. Therefore, Fig. 16 (a) (b) (c)
As shown in (d), the entire image information is displayed on the CRT display 16 at a constant size regardless of the size of the opposite side.
, and the display area of the CRT display 16 is used as effectively as possible. Moreover, in this case, since the document size is added to the lower right portion of the image information that is displayed once, the document size of each image information can be easily recognized. In addition, -1 buffer memory 5, refresh memory 6ρ
And if the manuscript 8 is used in landscape orientation,
Since the image information is displayed over the entire display area of the CRT display 16 as shown in FIGS. 17(a), (b), (c), and (d), the display area can be used more effectively.

ところで、このような画像情報の全体表示では、その画
像情報に対する縮小率がある程度小さくなるため、解像
度の点で問題がある。
By the way, when such image information is displayed in its entirety, the reduction ratio for the image information is reduced to a certain extent, so there is a problem in terms of resolution.

そこで、キーボード10のカーソルキー92を操作する
ことにより、表示されている画像およびカーソルを所要
の位置に移動し、この状態でカーソルによって所要の画
像を指定し、その指定した画像を拡大して表示すること
が可能となっている。
Therefore, by operating the cursor keys 92 of the keyboard 10, the displayed image and cursor are moved to the desired position, and in this state, the desired image is specified with the cursor, and the specified image is enlarged and displayed. It is now possible to do so.

この場合、CPU、’では第18図のフローチャートに
従って制御が行なわれる。CPU 2では先ず、CRT
コントローラ66のアドレスレジスタ68に′1”をセ
ットし、リフレッシュメモリ60の1ラインから700
ラインまでを読出し、それをCRTデイスプレィ16で
表示せしめる(ステラ7’S1)。
In this case, the CPU,' performs control according to the flowchart shown in FIG. In CPU 2, first, CRT
Set '1' in the address register 68 of the controller 66 and read 700 lines from 1 line of the refresh memory 60.
It reads out up to the line and displays it on the CRT display 16 (Stella 7'S1).

すなわち、第19図(、)に示すように、リフレッシュ
メモリ60の上半分の領域(図示実線)の画像情報が表
示される。また、CPU 2は第19図(、)に−点鎖
線で示すようにカーソルSのアドレスをカーソル設定回
路80に設定し、そのカーソルSをCRTデイスプレィ
16で表示せしめる。この状態においてカーソルキー9
2の移動キー96がオンされると(ステラ7’S2.S
3.S4.S5)、CPU 2 HCRTコントローラ
66のアドレスレジスタ68の内容をたとえば+10に
する(ステップ86)。こうして、移動キー96がオン
される毎にリフレッシュメモリ60内の画像情報に対す
る表示領域が第19図(b) (c)に示す如く順次下
降移動していく。この場合、表示領域とカーソルSとの
対応位置に変化はない。しかる後、Y方向スタートアド
レスが700”に達すると(ステップ35)、CPU 
2はカーソル設定回路80におけるカーソルSのY方向
アドレスをカーソルキー96がオンされるごとに−)替
えていく(ステラfs7)。
That is, as shown in FIG. 19(,), image information of the upper half area (solid line in the figure) of the refresh memory 60 is displayed. Further, the CPU 2 sets the address of the cursor S in the cursor setting circuit 80 as shown by the dashed line in FIG. In this state, cursor key 9
When the movement key 96 of 2 is turned on (Stella 7'S2.S
3. S4. S5), the contents of the address register 68 of the CPU 2 HCRT controller 66 are set to +10, for example (step 86). In this way, each time the movement key 96 is turned on, the display area for image information in the refresh memory 60 sequentially moves downward as shown in FIGS. 19(b) and 19(c). In this case, there is no change in the corresponding position between the display area and the cursor S. After that, when the Y direction start address reaches 700" (step 35), the CPU
2 changes the Y-direction address of the cursor S in the cursor setting circuit 80 (-) every time the cursor key 96 is turned on (Stella fs7).

こうして、移動キー96がオンされる毎に第19図(d
) (、)に示す如くカーソルSが下降移動していく。
In this way, each time the movement key 96 is turned on, FIG.
) The cursor S moves downward as shown in (,).

この状態から移動キー93をオンしていくと(ステップ
S2.S3゜84.S8.S9)、第20図(、) (
d) (c)の如く表示領域が上昇移動していき、つぎ
に第20図(b) (、)の如くカーソルSが上昇移動
していく(ステラfS 10 )。また、第21図(a
)の状態で移動キー95をオンすれば、(ステップ82
、S3)、表示領域に移動範囲がないため、カーソルS
が右方向に移動して第21図(b)の状態となる(ステ
ップ511)。さらに、第22図(、)の状態で移動キ
ー94をオンすれば(ステップ82.83)、カーソル
Sのみが左方向に移動して第22図(b)の状態となる
(ステップ511)。
When the movement key 93 is turned on from this state (steps S2.S3゜84.S8.S9), Fig. 20 (,) (
d) The display area moves upward as shown in FIG. 20(c), and then the cursor S moves upward as shown in FIG. 20(b) (, ) (Stella fS 10 ). In addition, Fig. 21 (a
), if you turn on the movement key 95, (step 82
, S3), since there is no movement range in the display area, the cursor S
moves to the right, resulting in the state shown in FIG. 21(b) (step 511). Further, if the movement key 94 is turned on in the state shown in FIG. 22(,) (step 82.83), only the cursor S moves to the left, resulting in the state shown in FIG. 22(b) (step 511).

そして、このような表示状態において拡大キー98をオ
ンすればカーソルS内の画像情報が拡大されて新たに表
示される。また、縮小キー99をオンすれば元の表示が
なされる。
If the enlargement key 98 is turned on in such a display state, the image information within the cursor S is enlarged and newly displayed. Moreover, if the reduction key 99 is turned on, the original display is made.

このように、リフレッシュメモリ60内の画像情報に対
して一定領域を移動指定することにょしその一定領域内
の画像情報を即時に表示できるものであり、よって従来
のようにイージパッファメ== リからの読出しが不要
となり、表示速度の大幅・を向上が計れる。しかも、上
記移動指定てよる表尺を行なうことてより、画像情報に
対する縮小率はりフレッシーメモリ60の記憶容量に合
わせればよく、つまりCRTデイスプレィの表示容量に
合わせる場合に比して縮小率を大きくすることができ、
よって解像度が高まって認識が容易である。
In this way, by specifying the movement of a certain area for the image information in the refresh memory 60, the image information within that certain area can be displayed immediately. There is no need to read data from the screen, and the display speed can be significantly improved. Furthermore, by performing the scale according to the above-mentioned movement specification, the reduction rate for the image information need only be adjusted to the storage capacity of the flexible memory 60. In other words, the reduction rate is larger than when it is adjusted to the display capacity of the CRT display. It is possible,
Therefore, the resolution is increased and recognition is easy.

しかも、一定須域の移動指定をズームアツプ領域の移動
指定よシも優先して行なうようにしたので、その各移動
指定に対する操作を1つの操作機構でまかなうことがで
き、実用上非常に便利である。
Furthermore, since the designation of movement of a fixed area is given priority over the movement of a zoom-up area, operations for each movement specification can be handled by a single operation mechanism, which is extremely convenient in practice. .

なお、上記実施例では一定領域の移動指定を優先して行
なうようにしたが、カーソルの移動指定を優先するよう
にしてもよい。その他、この発明は上記実施例に限定さ
れるものではなく、要旨を変えない範囲で種々変形実施
可能なことは勿論でちる。
In the above embodiment, priority is given to specifying movement of a certain area, but priority may be given to specifying movement of the cursor. In addition, the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various modifications can be made without changing the gist.

[発明の効果] 以上述べたようにこの発明によれば、表示部の表示領域
全体に画像を表示し得るよう画像のサイズを変えること
ができ、表示部の表示領域を有効に利用することができ
るすぐれた画像表示装置を提供できる。
[Effects of the Invention] As described above, according to the present invention, the size of the image can be changed so that the image can be displayed in the entire display area of the display unit, and the display area of the display unit can be used effectively. It is possible to provide an excellent image display device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はページバッファメモリの記憶領域を示す図、第
2図は第1図における画像情報の表示状態の一例を示す
図、第3図はこの発明の一実施例に係る画像情報記憶検
索装置の全体的な概略構成図、第4図は第3図を詳細に
示す構成図、第5図は2次元走査装置の具体的な構成図
、第6図(、)(b)は第5図の動作制御部を示すもの
で、同図(a)は回路構成図、同図(b)はタイムチャ
ート、第7図は第5図のサイズ検知部を示すもので、同
図(、)は平面構成図、同図(b)は回路構成図、第8
図はこの発明の一実施例におけるサイズ変換回路を具体
的に示す構成図、第9スおよび第10図は第8図の動作
を説明するだめの図、第11図はこの発明の一実施例に
おける表示用インタフェースを具体的に示す構成図、第
12図は第11図におけるカーソル設定回路を具体的に
示す構成図、第13図はカーソルキーの構成図、第14
図は第12図の動作を説明するためのタイムチャート、
第15図はに一ジパッファメモリとそこに記憶される各
種サイズのii!ili像情報との対応を示す構成図、
第16図(、)(b)(c)(d)および第17図(a
) (b) (c) (d)はこの発明の一実施例にお
けるiil!j像情報の全体表示状態を示す図、第18
図は同実施例における表示制御を示すフローチャート、
第19図(a) (b) (e) (d) (e) 、
第20図(a) (b)(C) (d) (e) 、第
21図(、) (b)および第22図(a) (b)は
同実施例における画像情報およびカーソル表示の一例を
示す図である。 2・・・CPU、5・・・KN バッファメモリ、6・
・・パターンジェネレータ、13・・・画像情報表示装
置、14・・・サイズ変換回路、15・・・表示用イン
タフェース、16・・・CRTデイスプレィ、60・・
・リフレッシ−メモリ、80・・・カーソル設定回路、
92・・・カーソルキー 第1図 第50 Aう 図 (a) (b) ケ才 3フ 7図 図面の浄書(内容に変更なし) 第9図 第10図 第13図 第14図 第15図 (a>’60 (b) (C) (d) (e) 第19図 第20図 第21図 第22図 手続補正書 (方式) %式% 発明の名称 両 像 表 小 装 置 3゜ ン市正をする者 事件との関係
FIG. 1 is a diagram showing a storage area of a page buffer memory, FIG. 2 is a diagram showing an example of a display state of image information in FIG. 1, and FIG. 3 is an image information storage and retrieval device according to an embodiment of the present invention. 4 is a detailed configuration diagram of FIG. 3, FIG. 5 is a detailed configuration diagram of the two-dimensional scanning device, and FIG. Figure 7(a) shows the circuit configuration diagram, Figure 7(b) shows the time chart, Figure 7 shows the size detection unit shown in Figure 5, and the figures (,) show the operation control unit of Figure 5. Planar configuration diagram, the same figure (b) is a circuit configuration diagram, No. 8
The figure is a block diagram specifically showing a size conversion circuit according to an embodiment of the present invention, Figures 9 and 10 are diagrams for explaining the operation of Figure 8, and Figure 11 is an embodiment of the present invention. FIG. 12 is a configuration diagram specifically showing the display interface in FIG. 11, FIG. 13 is a configuration diagram of the cursor keys, and FIG.
The figure is a time chart for explaining the operation of Fig. 12,
Figure 15 shows the zipper memory and the various sizes stored therein. A configuration diagram showing correspondence with ili image information,
Figure 16(,)(b)(c)(d) and Figure 17(a)
) (b) (c) (d) are iil! in one embodiment of this invention! Figure 18 showing the overall display state of image information
The figure is a flowchart showing display control in the same embodiment,
Figure 19 (a) (b) (e) (d) (e),
Figure 20 (a) (b) (C) (d) (e), Figure 21 (,) (b) and Figure 22 (a) (b) are examples of image information and cursor display in the same embodiment. FIG. 2...CPU, 5...KN buffer memory, 6...
... Pattern generator, 13... Image information display device, 14... Size conversion circuit, 15... Display interface, 16... CRT display, 60...
・Refresh memory, 80... cursor setting circuit,
92... Cursor key Figure 1 Figure 50 A (a) (b) Engraving of Figure 3 and Figure 7 (no changes in content) Figure 9 Figure 10 Figure 13 Figure 14 Figure 15 (a>'60 (b) (C) (d) (e) Fig. 19 Fig. 20 Fig. 21 Fig. 22 Procedural amendment (method) % formula % Name of the invention Double image table Small device 3゜n city Relationship with the person who corrects the case

Claims (1)

【特許請求の範囲】 各種の原稿サイズを有する画像を読取る読取手段と、 この読取手段で読取った画像を記憶する第1の記憶手段
と、 この第1の記憶手段に記載された画像のサイズを変換す
る変換手段と、 この変換手段によりサイズが変換された画像を記憶する
第2の記憶手段と、 この第2の記憶手段に記憶されている画像を表示する表
示領域を有した表示手段と、 前記読取手段で読取られた画像の原稿サイズに係わりな
く、前記表示手段に表示される画像全体が略一定の大き
さで表示されるように、前記変換手段によるサイズ変換
率を設定する制御手段と、を具備したことを特徴とする
画像表示装置。
[Scope of Claims] A reading means for reading images having various document sizes, a first storage means for storing images read by the reading means, and a size of the image written in the first storage means. A conversion means for converting, a second storage means for storing the image whose size has been converted by the conversion means, and a display means having a display area for displaying the image stored in the second storage means, control means for setting a size conversion rate by the conversion means so that the entire image displayed on the display means is displayed at a substantially constant size regardless of the original size of the image read by the reading means; An image display device comprising:
JP63329746A 1988-12-27 1988-12-27 Picture display device Pending JPH021067A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63329746A JPH021067A (en) 1988-12-27 1988-12-27 Picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63329746A JPH021067A (en) 1988-12-27 1988-12-27 Picture display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP57013166A Division JPS58129679A (en) 1982-01-29 1982-01-29 Picture information display

Publications (1)

Publication Number Publication Date
JPH021067A true JPH021067A (en) 1990-01-05

Family

ID=18224822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63329746A Pending JPH021067A (en) 1988-12-27 1988-12-27 Picture display device

Country Status (1)

Country Link
JP (1) JPH021067A (en)

Similar Documents

Publication Publication Date Title
US4520399A (en) Picture information display device
US5455906A (en) Electronic board system
JPS63178287A (en) Display device
JPH02121060A (en) Picture retrieving device
JPH0212570A (en) Picture processor
JPH0447351B2 (en)
JPH04337873A (en) Picture display device
JPH021067A (en) Picture display device
JPS6224834B2 (en)
JPH021068A (en) Picture display device
JPH042987B2 (en)
JPH021065A (en) Picture display device
JPS6329288B2 (en)
KR920005242B1 (en) Image processing apparatus
JPH04337800A (en) Image display device
JPH0512754B2 (en)
JPH02138667A (en) Information display device
JPH07152356A (en) Display controller
JP2710635B2 (en) Image reading device
JP2670260B2 (en) Information processing device
JP2904829B2 (en) Synthetic image forming device
JP2659710B2 (en) Image information display device for presentation
JPS60273Y2 (en) Monitor-display device in phototypesetting machine
JPH02148364A (en) Information processor
JPH0877333A (en) Electronic filing device