JPH02105425A

JPH02105425A - 半導体装置の製造方法

Info

Publication number: JPH02105425A
Application number: JP25696888A
Authority: JP
Inventors: Kazuo Mori; 一男森; Chiaki Sasaoka; 千秋笹岡
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-10-14
Filing date: 1988-10-14
Publication date: 1990-04-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は半導体装置の製造方法に関し、さらに詳しくは
ガリウムヒ素ショットキー障壁接合ゲート型電界効果ト
ランジスタの製造方法に関する。

［従来の技術］ガリウムヒ素ショットキー障壁接合ゲート型電界効果ト
ランジスタ（以後、ＧａＡＳ、ＭＥＳＦＥＴと記Ｖ）を
基本素子として用いたＧａＡＳ集積回路は、シリコン集
積回路よりも高速動作が可能であり、現在精力的に開発
か進められているものである。特に、駆動素子としてノ
ーマリオフ型のＧａＡｓ、ＭＥＳＦＥＴを用いると、消
費電力も少なくて済むという利点を持つため、大規模な
集積回路では有利となる。ノーマリオフ型のＧａＡｓ、
ＭＥＳＦＥＴの高性能化のためニハ、ゲート電極とソー
ス電極およびドレイン電極の間の表面空乏層の影響を抑
え、ソース抵抗およびトレイン抵抗を小さくすることが
重要でおる。

従来のＧａＡｓ、ＭＥＳＦＥＴの製造方法としては、例
えば特願昭６２−１２３７７５号による方法かあり、第
２図（ａ）〜ｍの工程により製）青されていた。

その方法は、まず第２図（ａ）に示すように、半、絶縁
性ＧａＡＳ阜仮１上に、例えばキャリア濃度１Ｘ　１０
１７ｃｍ−３、厚さ０．１ｐｍのｎ型ＧａＡＳ動作層５
が形成された基板−七に、第２図（ｂ）に示すように、
該「）型ＧａＡＳ動作層５とショットキー接合を形成す
る高融点金属のシリサイ１〜（例えばタングステンシリ
サイド）層２を形成する。

次に、第２図（Ｃ）に示すように、高融点金属のシワサ
イド層２をマスクとしてＳｌ　をイオン注入し、窒化ケ
イ素１漠で覆って熱処理、活性化した後、窒化ケイ素膜
を除去することでｎ型ＱａＡｓ動作層５より少したりキ
レリア濶度の高い導電１ｔｊ１或６ａ、６ｂを形成する
。この導小領戚６ａ。

６ｂのキャリア）開度を必まり高くしないのは短チヤネ
ル効果を抑制するためである。

次に、第２図（ｄ）に示すように、酸化ケイ素膜を形成
した後、リアクティブイオンエツチングにより酸化ケイ
素膜を異方性エツチングし、高融点金属のシリサイド閃
２の側面にのみ酸化ケイ素膜を残して側壁８を形成する
。

次に、第２図（ｅ）に示すように、ｎ型ＧａＡＳ動作層
５ａ、６ｂ上にのみ、例えばＭＯＣＶＤ法を用いて高温
度ｎ型ＧａへＳ層７ａ、７ｂを選択的にエピタキシャル
成長させる。

次に、第２図（ｆ）に示すように、全面にオーム性電極
用金属膜として金−ゲルマニウム合金およびニッケル（
以後、ＡｕＧｅ／’Ｎｉと記す）を真空蒸着した後、パ
ターニングし、熱処理することによってＡ　ｕ　Ｇ　ｅ
　／　Ｎ　ｌを合金化し、高濃度「）型ＧａＡＳ層７ａ
　、７ｂ上にオーム１生電）〜のソース電イヘ３および
トレイン電）へ４を形成する。

［発明か解決しようとする課題１しかしながら、上記の従来方法では、オーム斗のソース
およびトレイン電）〜を得るためにＡｕＱｅ／Ｎ　ｉの
全面真空蒸着後パターニングし、熱処理するという複雑
な工程を必要とする。そしてこの方法ではパターニング
時のマスク余裕が必要なため、ソースおよびトレイン電
極とゲート電極との間に大きな間隔がおいてしまい、こ
の間の奇生抵抗が大きくなる。奇生抵抗が大きいとＦＥ
Ｔ特性か悪化し、間隔のばらつき、即ち奇生抵抗のばら
つきによる特性のばらつきも大きくなる。

そのため上記従来方法では、この奇生抵抗を減らし、ま
た熱処理による合金化後のコンタクト抵抗も十分低く抑
えるために、ソースおよびトレイン領域に高濃度「］型
ＧａＡＳエピタキシャル選択成長層を設（プている。

しかしながら、その上に設ける蒸着金属の熱処理のため
には、例えば５．Ｏｘ　１１０１８Ｃ’以上の高濃度層
を用いても、少なくとも２０００〜３０００Å以上の厚
みの成長層が必要で、厚くするほどそれだけ成長時間が
長くかかり、スループットが悪くなる。またＦＥＴ上に
後工程で多層の構造物を設ける必要がおる場合、例えば
ゲート抵抗を減らすためゲート電極上に、例えばＴ型△
Ｕ電極を形成する場合などは、成長層か厚いと障害とな
る。

本発明の目的は、奇生抵抗か極めて低く、しかもソース
およびトレイン電極の製造プロセスの簡略化か可能なガ
リウムヒ素ショットキー障・壁接合ゲート型電界効果ト
ランジスタの製造方法を提供することにおる。

［課題を解決するための手段１本発明は、半絶縁性ガリウムヒ素基板上に設けられたｎ
型ガリウムヒ素動作層表面の所定箇所に、高融点金属あ
るいは高融点金属化合物よりなるショットキー障壁接合
グー１〜を設ける工程と、前記ショットキー障壁接合ゲ
ート側面に絶縁物で形成された側壁部を形成する工程と
、露呈している前記ｎ型ガリウムヒ素動作層上にのみ高
濃度「１型のインジウムガリウムヒ素グレーデッド層を
インジウムの組成を０％から少なくとも８０％以上まで
変化させて選択的にエピタキシャル成長させる工程と、
該高濃度ｎ型エピタキシャル層上にのみアルミニウム金
属層あるいはアルミニウム金属の化合物層を選択的に成
長させる工程とを備えてなることを特徴とする半導体装
置の製造方法である。

［作用］本発明によるガリウムヒ素ショットキー障壁接合ゲート
型電界効果トランジスタの製造方法は、高濃度ｎ先（の
インジウムガリウムヒ素グレーデッドエピタキシャルＮ
上にのみアルミニウム金属層あるいはアルミニウム金属
の化合物層を選択的に成長させ、ソースおよびトレイン
電極をゲート電極に近接してセルフ・アライン−Ｃ形成
する。このため、両者間の奇生抵抗か（〜めで低くなる
。

また、高濃度ｎ型のインシウムガリウムヒ素グレーデッ
ドエピタキシャル層の表面は８０％以上のインジウム組
成となっており、伝導体中への〕■ルミレベルのピンニ
ング効果によって、この上のアルミニウム金属層あるい
はアルミニウム金属の化合物層はノンアロイでオーム性
電極となる。

このため、製造プロセスか簡略化され、かつインジ［ク
ムガリウムヒ素グレーデッ１〜層も故百へ以下の厚みで
十分となり、スループットか向上する。

［実施例］次に本発明の実施例について図面を参照して説明する。

第１図（ａ）〜（［）は本発明の一実施例を工程順に示
した半導体装置の概略断面図である。

まず、第１図（ａ）に承りように、半絶縁性ＧａＡｓ基
板１上に、例えばキャリア濃度１×１０１７ｃｍ−３、
厚ざ０，１期の「）型ＧａＡｓ動作層５が形成された基
板上に、第１図（ｂ）に示すように、該ｒ）型ＧａＡｓ
動作層５とショットキー接合を形成する、例えば厚さ５
０００人の高融点金属のシリ１Ｊイト（例えばタングス
テンシリ９イド）層２を形成する。

次に、第１図（Ｃ）に示すように、高融点金属のシリサ
イド層２をマスクとして８１　を加速エネルギー５０ｋ
ｅＶ、６．　ＯＸ　１０１２ｃｍ−２でイオン注入して
ｎ型ＧａＡｓ動作層５より少しだけキャリア濃度の高い
導電領Ｖｉ６ａ　、６ｂを形成する。この後、窒化ケイ
素膜で覆い、８００°Ｃ１１５分間の熱処理を行い、イ
オン注入層であるところの導電領域ｆ３ａ。

６ｂを活性化し、窒化ケイ素膜を除去する。この導電領
域６ａ　、６ｂのキ（・リアｉａ度をあまり高くしない
のは短チヤネル効果を抑制するためである。

次に、第１図（ｄ）に示すように、例えば厚さ３５００
人の酸化ケイ素膜を形成した後、ＣＦ４カスを用いたり
アクティブイオンエツチングにより酸化ケイ素膜を異方
性エツチングし、高融点金属のシリサイド層２の側面に
のみ酸化ケイ素膜を残して側壁８を形成する。

次に、第１図（ｅ）　ニ示すように、「）型ＧａＡｓ動
作層６ａ、６ｂ上にのみ、例えばキャリア濃度５　Ｘ　
１０１８ｃｍ−３のｎ型インジウムガリウムヒ素（Ｉｎ
ｘＧａ１−ｘＡＳ）グレーデツド層１７ａ。

１７ｂを、インジウムの組成Ｘか○から表面で１になる
ように連続的に変化させて５００人選択的計上ピタキシ
ャル成長させる。このエピタキシセル成長層を形成する
方法としては、例えば１〜リメチルガリウム（ＴＭＧ）
、トリメチルインジウム（王Ｍ［）、アルシン（ＡＳＨ
３）　、セレン化水素（Ｈ２Ｓｅ）を原料カスとしたＭ
ＯＣＶＤ法を用いることができる。

次に、第１図（ｆ）に示すように、高濃度ｒ）型インジ
ウムガリウムヒ素エピタキシャル層１７ａ。

１７ｂ上にのみ厚さ５００人のアルミニウム金属層を選
択的に成長させ、オーム性のソース電極１３と１−レイ
ン電極１４を形成刃る。このオーム１生電極層を形成す
る方法としては、例えばトリイシブチルアルミニウム（
ＴＩＢＡ＞や、またはジエチルアルミニウムクロライド
（ＤＥＡＮ　Ｃｊ　＞を原料カスとしたＣＶＤ法を用い
ることができる。

なあ、上記の一実施例では、高濃度「）型ＩｎｘＧａ１
−ｘＡｓグレーデツト層を形成する方法としてＭＯＣＶ
Ｄ法を用いたが、選択的なエピタキシャル成長が可能な
方法ならばよく、例えばハイドライド気相成長法でも良
い。さらに原子層エピタキシャル成長法を適用すれば、
薄い膜を均一に、かつ再現性良く成長できるため高い信
頼性がｊｑられる。

また、高融点金属層２と高濃度ｎ型層１７ａ。

１７ｂおよびオーム導電％１３．１４との間にスペース
を設けるための物質として酸化ケイ素を用いたが、側壁
形成が可能な絶縁物質であればよく、例えば窒化ケイ素
を用いてもよい。

また、高融点金属としてタングステンを用いたか、他の
高融点金属あるいはこれらの化合物を用いてもよい。

［発明の効果］以上説明したように、本発明によれば、ソースおよびド
レイン電極をゲート電極に近接してセルフ・アラインで
形成できるため、奇生抵抗が極めて低く、しかもアルミ
ニウム金属層あるいはアルミニウム全屈の化合物層はノ
ン７０イでオーム導電（へとなるため、プロセスの簡略
化か可能なガリウムヒ素ショットキー障壁接合ゲート型
電界効果トランジスタの製造方法が１９られる。

【図面の簡単な説明】

第１図は本発明の一実施例を工程順に示す半導体装置の
概略断面図、第２図は従来の電界効果［・ランジスタの
製造方法の一例を工程順に示す半導体装置の概略断面図
である。１・・・半絶縁性ＧａＡＳ基板２・・・高融点金属シリサイド層３・・・ソース電極４・・・ドレイン電極５・・・ＧａＡＳ動作層６ａ、６ｂ・・・導電領域７ａ、７ｂ・・・高温度「）型Ｇ　ａ　Ａ　Ｓ　層８・
・・側壁１３・・・ソースへβ電４屯１４・・・ドレイン電極電（〜１７ａ　、　１７ｂ−・・高温度「）型ＩｎＧａ、Ａｓ
グレーデッ１〜層

Claims

【特許請求の範囲】

（１）半絶縁性ガリウムヒ素基板上に設けられたｎ型ガ
リウムヒ素動作層表面の所定箇所に、高融点金属あるい
は高融点金属化合物よりなるショットキー障壁接合ゲー
トを設ける工程と、前記ショットキー障壁接合ゲート側
面に絶縁物で形成された側壁部を形成する工程と、露呈
している前記ｎ型ガリウムヒ素動作層上にのみ高濃度ｎ
型のインジウムガリウムヒ素グレーデッド層をインジウ
ムの組成を０％から少なくとも８０％以上まで変化させ
て選択的にエピタキシャル成長させる工程と、該高濃度
ｎ型エピタキシャル層上にのみアルミニウム金属層ある
いはアルミニウム金属の化合物層を選択的に成長させる
工程とを備えてなることを特徴とする半導体装置の製造
方法。