JPH02103932U - - Google Patents
Info
- Publication number
- JPH02103932U JPH02103932U JP1192789U JP1192789U JPH02103932U JP H02103932 U JPH02103932 U JP H02103932U JP 1192789 U JP1192789 U JP 1192789U JP 1192789 U JP1192789 U JP 1192789U JP H02103932 U JPH02103932 U JP H02103932U
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog conversion
- circuit
- analog
- converts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims 20
- 238000010586 diagram Methods 0.000 description 1
Description
第１図は本考案によるデイジタル／アナログ変
換装置の第１の実施例を示すブロツク図、第２図
は第１図の動作説明に供するタイミングチヤート
、第３図は本考案によるデイジタル／アナログ変
換装置の第２の実施例、第４図は本考案によるデ
イジタル／アナログ変換装置の第３の実施例、第
５図は本考案によるデイジタル／アナログ変換装
置の第４の実施例、第６図及び第７図は従来のデ
イジタル／アナログ変換装置である。
符号の説明、１４，５１，６２，７３…ＲＯＭ
、１７，６３…論理演算回路、１９，２０，５５
，５６，６５，６６，７０，７１…ＤＡＣ，２１
，５７，６７，７２…ＤＡＣ部、２２，５３，６
８，７４…減衰回路、２３，５３，６４，７５…
アナログ加算回路。
FIG. 1 is a block diagram showing a first embodiment of the digital/analog converter according to the present invention, FIG. 2 is a timing chart for explaining the operation of FIG. 1, and FIG. 3 is a digital/analog converter according to the present invention. 4 shows a third embodiment of the digital/analog converter according to the present invention, FIG. 5 shows a fourth embodiment of the digital/analog converter according to the present invention, and FIGS. FIG. 7 shows a conventional digital/analog converter. Explanation of codes, 14, 51, 62, 73...ROM
, 17, 63...Logic operation circuit, 19, 20, 55
,56,65,66,70,71...DAC,21
, 57, 67, 72...DAC section, 22, 53, 6
8, 74...attenuation circuit, 23, 53, 64, 75...
Analog addition circuit.
Claims (1)
を変換する第１のデイジタル／アナログ変換回路
と、 前記第１のデイジタル／アナログ変換回路の出
力誤差補正データ入力デイジタル信号の下位ビツ
トのデータに基づくデイジタルデータを変換する
第２のデイジタル／アナログ変換回路と、 前記第１及び第２のデイジタル／アナログ変換
回路の出力を加算するアナログ加算回路とからな
るデイジタル／アナログ変換装置であり、 前記第１及び第２のデイジタル／アナログ変換
回路が、共に同一回路構成及び同一ビツト数であ
り、且つ一体に形成されていることを特徴とする
デイジタル／アナログ変換装置。 (2) 入力デイジタル信号の上位ビツトのデータ
を変換する第１のデイジタル／アナログ変換回路
と、 前記入力デイジタル信号の下位ビツトのデータ
に基づくデイジタルデータを変換する第２のデイ
ジタル／アナログ変換回路と、 前記第１及び第２のデイジタル／アナログ変換
回路の出力を加算するアナログ加算回路とからな
るデイジタル／アナログ変換回装置であり、 前記第１及び第２のデイジタル／アナログ変換
回路が、共に同一回路構成及び同一ビツト数であ
り、且つ一体に形成されていることを特徴とする
デイジタル／アナログ変換装置。 (3) 入力デイジタル信号を変換する第１のデイ
ジタル／アナログ変換回路と、 前記第１のデイジタル／アナログ変換回路の出
力誤差補正データを変換する第２のデイジタル／
アナログ変換回路と、 前記第１及び第２のデイジタル／アナログ変換
回路の出力を加算するアナログ加算回路とからな
るデイジタル／アナログ変換装置であり、 前記第１及び第２のデイジタル／アナログ変換
回路が、共に同一回路構成及び同一ビツト数であ
り、且つ一体に形成されていることを特徴とする
デイジタル／アナログ変換装置。[Claims for Utility Model Registration] (1) A first digital/analog conversion circuit that converts data of the upper bits of an input digital signal; and output error correction data of the first digital/analog conversion circuit of the input digital signal. A digital/analog conversion device comprising a second digital/analog conversion circuit that converts digital data based on lower bit data, and an analog addition circuit that adds the outputs of the first and second digital/analog conversion circuits. A digital/analog conversion device, wherein the first and second digital/analog conversion circuits have the same circuit configuration and the same number of bits, and are integrally formed. (2) a first digital/analog conversion circuit that converts the data of the upper bits of the input digital signal; a second digital/analog conversion circuit that converts the digital data based on the data of the lower bits of the input digital signal; A digital/analog conversion circuit device comprising an analog addition circuit that adds the outputs of the first and second digital/analog conversion circuits, wherein the first and second digital/analog conversion circuits both have the same circuit configuration. and a digital/analog converter having the same number of bits and being integrally formed. (3) a first digital/analog conversion circuit that converts an input digital signal; and a second digital/analog conversion circuit that converts output error correction data of the first digital/analog conversion circuit.
A digital/analog conversion device comprising an analog conversion circuit and an analog addition circuit that adds the outputs of the first and second digital/analog conversion circuits, the first and second digital/analog conversion circuits comprising: A digital/analog conversion device characterized in that both have the same circuit configuration and the same number of bits, and are integrally formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192789U JPH02103932U (en) | 1989-02-03 | 1989-02-03 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192789U JPH02103932U (en) | 1989-02-03 | 1989-02-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02103932U true JPH02103932U (en) | 1990-08-17 |
Family
ID=31220912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1192789U Pending JPH02103932U (en) | 1989-02-03 | 1989-02-03 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02103932U (en) |
-
1989
- 1989-02-03 JP JP1192789U patent/JPH02103932U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02103932U (en) | ||
| JPH02103933U (en) | ||
| JPH0276785U (en) | ||
| JPS5816934U (en) | Digital to analog conversion circuit | |
| JPS5999541U (en) | A/D conversion device | |
| JPS60103941U (en) | D/A converter device | |
| JPS6429926U (en) | ||
| JPS6146624U (en) | key input circuit | |
| JPH0246440U (en) | ||
| JPS6356826U (en) | ||
| JPS6061846U (en) | Digital counter malfunction prevention circuit | |
| JPH0286234U (en) | ||
| JPH024327U (en) | ||
| JPH0178436U (en) | ||
| JPS62121846U (en) | ||
| JPH0232244U (en) | ||
| JPS62121844U (en) | ||
| JPS60155231U (en) | Analog-digital converter | |
| JPS6433218U (en) | ||
| JPS61140639U (en) | ||
| JPH0475435U (en) | ||
| JPH01107226U (en) | ||
| JPS643224U (en) | ||
| JPH02101632U (en) | ||
| JPS5899931U (en) | Digital-to-analog conversion circuit |